CN108807287B - 可挠性电子装置及其制造方法 - Google Patents

Abstract

一种可挠性电子装置，包括可挠性基板、导线结构以及弹性层。可挠性基板具有第一表面以及相对于第一表面的第二表面。可挠性基板的第二表面上包括多个沟渠。导线结构位于可挠性基板的第一表面上。弹性层填充于可挠性基板的沟渠内。弹性层的杨氏模量小于可挠性基板的杨氏模量。另提出一种可挠性电子装置的制造方法。

Description

可挠性电子装置及其制造方法

技术领域

本发明涉及一种电子装置及其制造方法，且特别涉及一种可挠性(柔性)电子装置及其制造方法。

背景技术

随着电子技术的高度发展，电子产品不断推陈出新。电子产品为了可应用于不同领域，可挠曲、轻薄以及外型不受限的特性逐渐受到重视。也就是说，电子产品逐渐被要求需要依据不同的应用方式以及应用环境而有不同的外型，且常因为使用者需求而需被加以挠曲或弯曲。

然而，在可挠式电子产品在挠曲或弯曲的状态下，有可能会因为应力而造成结构上的断裂，而可能进一步造成内部线路的断路。因此，如何使可挠式电子产品仍具有良好的制造良率(yield)及产品可靠度(reliability)，实已成目前亟欲解决的课题。

发明内容

本发明提供一种可挠性电子装置及其制造方法，具有较佳的良率或可靠度。

本发明的可挠性电子装置包括可挠性基板、导线结构以及弹性层。可挠性基板具有第一表面以及相对于第一表面的第二表面，且可挠性基板的第二表面上包括多个沟渠。导线结构位于可挠性基板的第一表面上。弹性层填充于可挠性基板的沟渠内，且弹性层的杨氏模量(Young's Modulus)小于可挠性基板的杨氏模量。

本发明的可挠性电子装置的制造方法包括以下步骤。提供载板。于载板上形成离形层。于离形层上形成具有图案化的弹性层。弹性层为具有第一延伸方向且彼此平行的多个细长条状。于离形层上形成可挠性基板。可挠性基板包覆弹性层，且弹性层的杨氏模量小于可挠性基板的杨氏模量。于可挠性基板上形成图案化介电层，图案化介电层具有第一延伸方向的凹槽。于可挠性基板上形成导线结构于凹槽内并跨过凹槽两端。导线结构具有第二延伸方向，且第一延伸方向不同于第二延伸方向。分离载板和可挠性基板。

基于上述，在本发明的可挠性电子装置中，可挠性基板具有第一表面以及相对于第一表面的第二表面。可挠性基板在第二表面上具有沟渠，以降低位于可挠性基板的第一表面上的膜层或构件因应力而造成损坏的可能。另外，可挠性基板的沟渠内可以填入弹性层，以降低可挠性基板损坏的可能。如此一来，可以提升可挠性电子装置的挠曲性，也可以提升可挠性电子装置的良率或可靠度。

附图说明

图1A至图1F是依照本发明的第一实施例的一种可挠性电子装置的制造方法的部分剖面示意图。

图1G为图1E的部分俯视图。

图1H为图1F的部分俯视图。

图1I是沿图1H中剖线A-A’的剖面示意图。

图2A是依照本发明的第二实施例的一种可挠性电子装置的部分俯视图。

图2B是沿图2A中剖线B-B’的剖面示意图。

图2C是沿图2A中剖线C-C’的剖面示意图。

图3A是依照本发明的第三实施例的一种可挠性电子装置的部分俯视图。

图3B是沿图3A中剖线D-D’的剖面示意图。

图3C是沿图3A中剖线E-E’的剖面示意图。

图4A是依照本发明的第四实施例的一种可挠性电子装置的部分俯视图。

图4B是沿图4A中剖线F-F’的剖面示意图。

图5A至图5D是依照本发明的第五实施例的一种可挠性电子装置的制造方法的部分剖面示意图。

图6A是依照本发明的第一比较例的部分剖面示意图。

图6B是图6A的第一比较例的应力分布图。

图7A是依照本发明的第二比较例的部分剖面示意图。

图7B是图7A的第二比较例的应力分布图。

图8A是依照本发明的第一测试例的部分剖面示意图。

图8B是图8A的第一测试例的应力分布图。

图9A是依照本发明的第二测试例的部分剖面示意图。

图9B是图9A的第二测试例的应力分布图。

附图标记说明：

100、200、300、400、500：可挠性电子装置

10：载板

11：图案化光刻胶层

12：离型层

110、110'：可挠性基板

110a：第一表面

110b、110'b：第二表面

110c：基板厚度

111：沟渠

111a：沟渠深度

111b：沟渠宽度

111c：沟渠间距

112：元件区

113：可弯折区

114：周边区

120：弹性层

121：条状结构

120a：第一延伸方向

120'：硬质材料

130：介电层

130a：第一部分

130b：最小厚度

130c：第二部分

130d：最小厚度

131：第一介电层

132：第二介电层

133：第三介电层

134：第四介电层

140：主动元件

141：半导体层

141S：源极区

141D：漏极区

142：闸介电层

G：栅极

S：源极

D：漏极

O1：第一开口

O2：第一开口

O3：第三开口

O4：第四开口

20：第一绝缘层

30：导电层

40：第二绝缘层

41：绝缘表面

150：凹槽

151：底部

160、260、360、460：导线结构

160a、460：第二延伸方向

261、361：条型导线

262、362：转折点

263、363：相交点

461：弯曲型导线

462：鞍点

463：反曲点

50：第三绝缘层

61：第一保护层

62：第二保护层

171：第一电极

172：第二电极

70：电子装置

71：保护膜

R1、R2：区域

X、Y、Z：方向

P1、P2、P3、P4：最大应力处

P3'、P4'：局部应力最大处

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而不脱离本发明的精神或范围。

在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。

应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。

这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括多个形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。

此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。

本文使用的“约”、“实质上”、或“近似”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

本文参考作为理想化实施例的示意图的剖面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。

参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大或缩小，举例来说，于后续实施例的于剖面图中，为了清楚表示载板10或可挠性基板110上的模层或构件，而对应的将载板10或可挠性基板110的厚度缩小，或是将位于其上的介电层130或主动元件140放大。另外，相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。

图1A至图1F是依照本发明的第一实施例的一种可挠性电子装置的制造方法的部分剖面示意图。图1G为图1E的部分俯视图。具体而言，图1G为图1E中区域R1的俯视图，且为清楚表示，于图1G中仅示出了可挠性基板110上的第二介电层132、第三介电层133、第四介电层134、闸介电层142、第一绝缘层20、第二绝缘层40与导线结构160，以及未与第三介电层133重叠的部分弹性层120的投影位置。图1H为图1F的部分俯视图。具体而言，图1H为图1F中区域R2的俯视图。图1I是沿图1H中剖线A-A’的剖面示意图。并且，为求精简以简单表示，于图1H与图1I中仅示出了可挠性基板110、导线结构160以及位于可挠性基板110的沟渠111内的弹性层120。

首先，请参照图1A，提供载板10。载板10的材质可为玻璃、石英、晶圆、有机聚合物或是金属等等。其他合适的材料也可以作为载板10，只要前述的材料能够承载在其之上所形成的膜层或构件，且能够承受后续的工艺即可，于本发明中并不加以限制。

接着，于载板10上形成图案化光刻胶层(光阻层)11，且图案化光刻胶层11暴露出部分载板10。图案化光刻胶层11的材质可以包括硅氧树脂。相较于一般以环氧树脂(epoxyresin)、酚醛树脂(phenol-formaldehyde resin)或聚异戊二烯(polyisoprene)等以碳基(carbon-based)材质作为基础的光刻胶层，具有硅氧树脂的图案化光刻胶层11具有较佳的热稳定性或化学稳定性。在本实施例中，具有硅氧树脂的图案化光刻胶层11在400℃且持温三小时的情况下，因高温而减少的重量比率可以小于1.5％。也就是说，通过具有硅氧树脂的图案化光刻胶层11，本实施例仍可以在后续的工艺中仍可以进行高温工艺。因此，可挠性电子装置70的制造过程不会过于复杂，且也可以提升良率或产品的可制造性。具体而言，硅氧树脂例如可以包括由以下化学式1表示的聚合物：

[化学式1]

在化学式1中，x为1或2，且R₁及R₂各自独立地为具有1至40个碳原子的直链烷基、支链烷基、环烷基或上述的组合。

接着，请参照图1B，于载板10上形成离型层12。离型层12例如是由弱接着力的材质所组成，或是，组成离型层的材质在经由热工艺、紫外光(UV)工艺或其他类似的工艺后会使其接着力会下降，以于之后的工艺中可以提升载板10与载板10上的膜层/元件之间的离型性(releasability)。

在本实施例中，离型层12可以共型(conformal)覆盖位于载板10上的图案化光刻胶层11。也就是说，离型层12可以完全覆盖图案化光刻胶层11，且可以进一步覆盖图案化光刻胶层11所暴露出的部分载板10。离形层12与图案化光刻胶层11之间的剥离力(peelforce)可以小于载板10与图案化光刻胶层11之间的剥离力。如此一来，在后续的工艺中，在将载板10移除时，图案化光刻胶层11仍可以贴附于载板10上。

在其他实施例中，离型层12可以直接覆盖于载板10上。也就是说，离型层12与载板10之间可以不具有其他的膜层。

接着，请参照图1C，于离形层12上形成具有图案化的弹性层120。在本实施例中，弹性层120的形成方法例如是通过涂布法及/或溶胶凝胶法(Sol-Gel method)将弹性材料形成于离型层12上后，可以依据弹性材料的性质进行图案化和固化工艺，例如曝光、蚀刻、光聚合(photopolymerization)或烘烤(baking)工艺，使部分的弹性材料固化而形成具有图案化的弹性层120。

弹性层120的材质可以包括硅氧树脂。相较于一般橡胶系列胶材、亚克力系列树脂、加硫橡胶或其他具有链状结构的碳氢聚合物(hydrocarbon polymer)材质作为基础的弹性层120，具有硅氧树脂的弹性层120具有较佳的热稳定性或化学稳定性。在本实施例中，弹性层120的杨氏模量(Young's Modulus)小于等于5十亿帕斯卡(gigapascal；GPa)。在一些较佳的实施例中，弹性层120的杨氏模量可以小于等于1.4GPa。除此之外，具有硅氧树脂的弹性层120在400℃且持温三小时的情况下，因高温而减少的重量比率可以小于1.5％。也就是说，通过具有硅氧树脂的弹性层120，本实施例仍可以在后续的工艺中仍可以进行高温工艺。因此，可挠性电子装置70的制造过程不会过于复杂，且也可以提升良率或产品的可制造性。

在一些实施例中，弹性层120的材质可以与图案化光刻胶层11相同，但本发明不限于此。

在本实施例中，图案化的弹性层120为多个条状结构121所构成，且这些条状结构121彼此相互平行且具有第一延伸方向120a，如图1C中射出/射入纸面的方向，亦即，-/+Y方向。

在本实施例中，弹性层120的各个条状结构121对应于图案化光刻胶层11配置。也就是说，条状结构121完全重叠于对应的图案化光刻胶层11上，且条状结构121于载板10上的投影区域完全地被涵盖于图案化光刻胶层11于载板10上的投影区域之内。

接着，请参照图1D，在形成图案化的弹性层120之后，于图案化的弹性层120和离形层12上形成可挠性基板110。可挠性基板110的材质例如是聚亚酰胺(polyimide；PI)或其他具有热稳定性的可挠性材料，但本发明并不限于此。以聚亚酰胺所形成的可挠性基板110为例，可以将双胺类及双酣类的反应试剂涂布于载板10上，以覆盖弹性层120及暴露于弹性层120的离形层12，之后经过高温熟化脱水(Imidization)形成聚酰亚胺高分子，以形成可挠性基板110。

接着，请参照图1E，在形成可挠性基板110之后，于可挠性基板110上形成介电层130。介电层130的可以是通过沉积工艺或其他适宜的工艺在可挠性基板110上形成覆盖可挠性基板110的无机介电材料，无机介电材料包含氧化硅、氮化硅、氮氧化硅、其他适宜的材料、或上述至少二种材料的堆叠层。在本实施例中，介电层130可以包括自可挠性基板110的第一表面110a按序堆叠的第一介电层131、第二介电层132、第三介电层133以及第四介电层134，但本发明不限于此。

接着，请继续参照图1E，在形成介电层130之后，形成主动元件140及用于连接主动元件140的导线结构160。

举例而言，可以先通过化学气相层积法(Chemical Vapor Deposition；CVD)以及光刻蚀刻工艺等类似的沉积以及图案化工艺，以在可挠性基板110上形成图案化的非晶硅薄膜。接着，可以通过激光结晶化(laser crystallization)或准分子激光退火(ExcimerLaser Annealing；ELA)工艺以使非晶硅薄膜成为多晶硅薄膜，并使用激光对非晶硅膜进行扫描使其重新结晶而成为具有多晶硅的半导体层141，这种形成多晶硅的技术可以称为低温多晶硅(low temperature poly-Silicon；LTPS)工艺。一般而言，通过低温多晶硅工艺可以在较低(如：摄氏400度以下)的工艺温度中完成半导体层141的全部工艺，因而可以在半导体层141的制造过程中使可挠性基板110、弹性层120及/或图案化光刻胶层11仍具有良好的稳定度或性质。

在一些实施例中，还可以包括进行离子布植(Ion Implantation)工艺(未示出)，以使半导体层141中具有掺杂离子，而且依照掺杂离子的种类不同，可形成具有N型或P型掺杂的通道区(channel region)。

在可挠性基板110上形成半导体层141之后，于半导体层141上形成闸介电层142。闸介电层142可以通过沉积工艺所形成。闸介电层142共形覆盖于半导体层141与介电层130上且直接接触半导体层141。在本实施例中，闸介电层142例如通过化学气相层积法所形成的氧化硅层、氮化硅层或氮氧化硅(silicon oxynitride；SiON)层，但本发明不限于此。

接着，于闸介电层142上形成栅极G，其中栅极G位于半导体层141的通道区的正上方。栅极G可通过沉积以及图案化工艺等其他适宜工艺形成，于本实施例不限定栅极G材质或形成方式，而栅极G需具有可传递电子信号的导电性质。

随后，以栅极G作为掩模(mask，罩幕)进行离子布植工艺(未示出)，以于半导体层141的相对两端形成彼此分离的源极区141S与漏极区141D，其中源极区141S与漏极区141D的离子布植工艺例如是以适当能量的离子布植，如砷(As)、磷(P)、硼(B)等离子作掺杂离子，以形成P型或N型的源极区141S与漏极区141D。

接着，在形成源极区141S与漏极区141D之后，于闸介电层142和栅极G上形成第一绝缘层20，以覆盖部分的闸介电层142以及位于闸介电层142上的栅极G。第一绝缘层20可通过沉积工艺、涂布工艺或其他适宜工艺形成，且可为单层薄膜或是由多层薄膜所构成的叠层，于本实施例不限定第一绝缘层20的层数、材质或形成方式，而第一绝缘层20需具有电性绝缘的性质。

在一些实施例中，可以于第一绝缘层20上按序形成导电层30以及第二绝缘层40，且第二绝缘层40覆盖导电层30以及未被导电层30所覆盖的第一绝缘层20。在本实施例中，导电层30例如可以作为导线。在一些实施例中，导电层30可以作为电容电极，增加存储电容。在其他实施例中，主动元件140例如可以为触控元件的触控线路，而导电层30可以是与栅极G电性耦合的第二栅极G。导电层30可以视线路设计上的需求进行设置及/或调整，于本发明并不加以限制。

接着，再对可挠性基板110上的介电层130、闸介电层142、第一绝缘层20以及第二绝缘层40图案化，以形成凹槽150。凹槽150可以自第二绝缘层40的绝缘表面41向可挠性基板110的方向凹陷，且凹槽150贯穿第二绝缘层40、第一绝缘层20、闸介电层142、第四介电层134以及第三介电层133，以至少暴露出部分的第二介电层132。也就是说，凹槽150的底部151位于第二介电层132内。换言之，由第一介电层131、第二介电层132、第三介电层133以及第四介电层134所构成的介电层130，可以为具有凹槽150的图案化介电层130。

在本实施例中，凹槽150例如可以通过一次性的或多次性的光刻及蚀刻工艺形成。在一些实施例中，在经由蚀刻工艺后，位于凹槽150内的介电层130的最小厚度130b为1000埃

至2000埃，但本发明不限于此。在图1E所示出的实施例中，蚀刻工艺止于第二介电层132，但本发明不限于此。在其他实施例中，蚀刻工艺可以止于第一介电层131、第二介电层132、第三介电层133或第四介电层134中的任一膜层。又或于一实施例中可于凹槽的介电层130可皆被蚀刻，蚀刻至可挠性基板110。

如图1G所示，在本实施例中，凹槽150可以为条状，且凹槽150的延伸方向150a大致上与弹性层120的条状结构121的第一延伸方向120a平行。

请继续参照图1E，在形成凹槽150以使介电层130图案化之后，可以通过例如蚀刻工艺或激光钻孔工艺，以于闸介电层142、第一绝缘层20及/或第二绝缘层40上形成多个开口。第一开口O1贯穿第二绝缘层40、第一绝缘层20及闸介电层142，以暴露出部分的漏极区141D。第二开口O2贯穿第二绝缘层40及第一绝缘层20，以暴露出部分的栅极G。第三开口O3贯穿第二绝缘层40，以暴露出部分的导电层30。第四开口O4贯穿第二绝缘层40、第一绝缘层20及闸介电层142，以暴露出部分的源极区141S。

接着，可以通过例如沉积工艺及/或电镀工艺等适宜的工艺在开口中填入导电物质，以形成多个导通孔(conductive via)。位于第一开口O1内的第一导通孔电性连接于漏极区141D。位于第二开口O2内的第二导通孔电性连接于栅极G。位于第三开口O3内的第三导通孔电性连接于导电层30。位于第四开口O4内的第四导通孔电性连接于源极区141S。

在本实施例中，填入开口内的导电物质可以进一步覆盖于第二绝缘层40上及凹槽150内。随后，例如可以通过光刻及蚀刻工艺以使第二绝缘层40上及凹槽150内的导电物质图案化，以形成导线结构160。导线结构160具有第二延伸方向160a，且导线结构160的第二延伸方向160a不同于条状结构121的第一延伸方向120a。导线结构160延着第二延伸方向160a自主动元件140上延伸至凹槽150内，且进一步跨过凹槽150而至凹槽150相对于主动元件140的另一端，例如周边区。

在本实施例中，跨过凹槽150的导线是以电性连接于漏极区141D的导线结构160为例，但本发明不限于此。在其他的实施例中，例如可以依据线路设计(layout)上的需求，跨过凹槽150的导线可为电性连接于导电层30、源极区141S或栅极G的导线。

在一些实施例中，可以再于导线结构160上形成第三绝缘层50、第一保护层61、电极171、172及第二保护层62。第一保护层61例如可以为平坦层，以使电极171、172及第二保护层62可以形成于第一保护层61所形成的平坦表面上。第三绝缘层50、第一保护层61及/或第二保护层62可以覆盖导线结构160，且电极171、172可以通过贯穿第一保护层61及/或第三绝缘层50的导通孔以与对应的源/漏极或导线结构160电性连接。

接着，请参照图1F。将载板10与可挠性基板110彼此分离，以暴露出可挠性基板110及嵌入于可挠性基板110的弹性层120。举例而言，可以例如将紫外光、激光、可见光或热等外部能量施加到至离型层12，以移除载板10。在其他实施例中，也可以通过蚀刻或机械剥除的方式对载板10进行其他适宜的移除工艺，于本发明并不加以限制。

在一些实施例中，在移除载板10之后，可以再对暴露出的可挠性基板110及嵌入于可挠性基板110的弹性层120进行一平坦化工艺(planarization process)，以使可挠性基板110及嵌入于可挠性基板110的弹性层120可以共面(coplanar)。经过上述工艺后即可大致上完成本实施例的可挠性电子装置100的制作。上述的可挠性电子装置100包括可挠性基板110、弹性层120、介电层130、主动元件140、导线结构160以及多个电极171、172。

请同时参阅图1F、图1H及图1I，其中图1H为图1F中区域R2的俯视图，图1I是沿图1H中剖线A-A’的剖面示意图。可挠性基板110具有第一表面110a以及相对于第一表面110a的第二表面110b。可挠性基板110的第二表面110b上包括多个具有第一延伸方向120a的沟渠111，且沟渠111的沟渠深度111a小于可挠性基板110的基板厚度110c。可挠性基板110具有元件区112、可弯折区113以及周边区114，元件区112与周边区114彼此分离且分别连接于可弯折区113相对两侧。如此一来，在可挠性电子装置100的一端(即，元件区112及/或周边区114)受到垂直于可挠性基板110方向(如：图1F中的Z方向)的外力时，可以使可挠性基板110的可弯折区113对应地被挠曲或弯曲，且使位于可弯折区113上的介电层130与导线结构160也可以具有对应的挠曲或弯曲。

在本实施例中，可挠性基板110的基板厚度110c可以为3微米(micrometer；μm)至20微米，各个沟渠111的沟渠深度111a可以为0.5微米至10微米，相邻的两个沟渠111之间的沟渠间距111c可以小于沟渠深度111a，各个沟渠111的沟渠宽度111b可以小于沟渠深度111a。举例而言，可挠性基板110的基板厚度110c可以为10微米，各个沟渠111的沟渠深度111a可以为7微米，相邻的两个沟渠111之间的沟渠间距111c可以为5微米，各个沟渠111的沟渠宽度111b可以为2微米，但本发明不限于此。

弹性层120填充于可挠性基板110的沟渠111内，且弹性层120的杨氏模量小于可挠性基板110的杨氏模量。在本实施例中，弹性层120的材质可以包括硅氧树脂，且弹性层120的杨氏模量小于等于5GPa，但本发明不限于此。

在本实施例中，可挠性基板110通过沟渠111的配置，可以提升可挠性基板110的可挠性。一般而言，在施力于构件上时，在构件的几何形状的不连续处(discontinuity)的应力会有局部增大的现象，这种现象称为应力集中(stress concentration)。而在应力集中处可能较容易使构件的结构造成破坏。因此，通过将弹性层120填充于可挠性基板110藉的沟渠111内，可以降低因应力集中而导致可挠性基板110损坏的可能。并且，由于弹性层120的杨氏模量小于可挠性基板110的杨氏模量，因此也可以使可挠性基板110仍具有良好的可挠性。除此之外，通过弹性层120设置于可挠性基板110中也可以提升结构的连续性，以降低应力的集中。

介电层130位于可挠性基板110的第一表面110a上，且介电层130可为单层或多层结构。介电层130包括第一部分130a以及第二部分130c。第一部分130a对应于可挠性基板110的可弯折区113，第二部分130c对应于可挠性基板110的元件区112。第一部分130a具有凹槽150，以使第一部分130a的最小厚度130b小于第二部分130c的最小厚度130d。

主动元件140位于介电层130上且对应于元件区112配置。在本实施例中，主动元件140与多个条状结构121重叠，但本发明不限于此。在其他实施例中，主动元件140也可以位于相邻的两个条状结构121之间。

导线结构160位于介电层130上，且导线结构160可以沿着第二延伸方向160a自元件区112延伸至可弯折区113，并且进一步延伸至周边区114。就结构上而言，导线结构160的第二延伸方向160a大致上为导线结构160分别连接凹槽150的相对两端所构成的方向。就电路上而言，导线结构160的延伸方向可以为信号的传递方向，也就是凹槽150的相对两端的电子元件通过导线结构160所传递的电流/电子流方向。也就是说，导线结构160的第二延伸方向160a实质上不同于沟渠111的第一延伸方向120a。

在本实施例中，沟渠111的第一延伸方向120a例如为Y方向，且导线结构160的第二延伸方向160a例如为X方向，但本发明不限于此。

电极171、172位于介电层130上且对应于周边区114及/或元件区112配置。举例而言，电极171、172可以包括第一电极171与第二电极172。第一电极171配置于元件区112且电性连接至主动元件140。第二电极172配置于周边区114且通过配置于周边区114、可弯折区113以及元件区112上的导线结构160电性连接至位于元件区112的主动元件140。

图2A是依照本发明的第二实施例的一种可挠性电子装置的部分俯视图。图2B是沿图2A中剖线B-B’的剖面示意图。图2C是沿图2A中剖线C-C’的剖面示意图。具体而言，为求清晰，图2A至图2C仅示出了位于可弯折区113的部分可挠性基板110、弹性层120与导线结构260。请参考图2A至图2C与图1F至图1I，本实施例的可挠性电子装置200与上述实施例的可挠性电子装置100类似，差别在于：导线结构260可以具有不同的配置方式。

具体而言，在本实施例中，导线结构260可以包括相连于多个接点262、263的多个条型导线261。条型导线261可以具有多个几何形状的不连续的接点262、263。这些接点262、263可以包括多个转折点262以及多个相交点263，且这些转折点262、362与这些相交点263、363于垂直基板110方向上皆与弹性层120不重叠。由于在可挠性电子装置200中，弹性层120的杨氏模量小于可挠性基板110的杨氏模量。也就是说，在相同的受力条件下，单位体积的可挠性基板110所产生的形变量可以小于单位体积的弹性层120所产生的形变量。因此，在导线结构260的线路设计上，可以将接点262、263以远离于弹性层120的方式配置，以降低接点262、263所承受应力，而可以降低导线结构260因受力而断裂的可能，进而可以提升可挠性电子装置200的可靠度。

图3A是依照本发明的第三实施例的一种可挠性电子装置的部分俯视图。图3B是沿图3A中剖线D-D’的剖面示意图。图3C是沿图3A中剖线E-E’的剖面示意图。具体而言，为求清晰，图3A至图3C仅示出了位于可弯折区113的部分可挠性基板110、弹性层120与导线结构360。请参考图3A至图3C与图1F至图1I，本实施例的可挠性电子装置300与上述实施例的可挠性电子装置100类似，差别在于：导线结构360可以具有不同的配置方式。

具体而言，在本实施例中，导线结构360可以包括相连于多个接点362、363的多个条型导线361。多个接点362、363可以包括多个转折点362以及多个相交点363，于垂直基板110方向上这些转折点362与这些相交点363皆与弹性层120不重叠。并且，在相邻的弹性层120之间，这些相交点363可以交错配置。

图4A是依照本发明的第四实施例的一种可挠性电子装置的部分俯视图。图4B是沿图4A中剖线F-F’的剖面示意图。具体而言，为求清晰，图4A至图4B仅示出了位于可弯折区113的部分可挠性基板110、弹性层120与导线结构460。请参考图4A至图4B与图1F至图1I，本实施例的可挠性电子装置400与上述实施例的可挠性电子装置100类似，差别在于：导线结构460可以具有不同的配置方式。

具体而言，在本实施例中，导线结构160可以包括多个弯曲型导线461。在第二延伸方向460a上，弯曲型导线461可以具有多个鞍点462以及多个反曲点463，且于垂直基板110方向上这些鞍点462与弹性层120不重叠。

图5A至图5D是依照本发明的第五实施例的一种可挠性电子装置的制造方法的部分剖面示意图。在本实施例中，可挠性电子装置500的制造方法与前述实施例的可挠性电子装置100、200、300、400的制造方法相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。具体而言，图5A至图5D所示出的步骤可以是接续图1F的步骤的可挠性电子装置的制造方法的剖面示意图。

请参照图5A，在本实施例中，可挠性基板110具有第一表面110a以及相对于第一表面110a的第二表面110b。可挠性基板110的第二表面110b上包括多个沟渠111，且弹性层120填充于可挠性基板110的沟渠111内。可挠性基板110的第一表面110a可以配置电子装置70。电子装置70例如可以包括前述实施例的主动元件140及/或导线结构160、260、360、460，且可还包含显示介质，但本发明不限于此。

接着，请参照图5B，于可挠性基板110的第一表面110a上形成一保护膜71。保护膜71包覆电子装置70，且使电子装置70并不会露出来。

接着，请参照图5C，在形成保护膜71之后，移除可挠性基板110的第二表面110b上的弹性层120(示出于图5B)。以硅氧树脂所形成的弹性层120为例，可以通过硅酮溶解剂(silicone solvent)或氢氟酸来移除。然而，弹性层120的移除方式可以依据弹性层120的材质而进行调整，于本发明并不加以限制。

接着，请参照图5D，在移除弹性层120之后，移除包覆电子装置70的保护膜71(示出于图5C)。保护膜71的移除方式可以依据保护膜71的材质而进行调整，于本发明并不加以限制。举例而言，可以蚀刻或剥除(peeling)的方式移除保护膜71。

经过上述工艺后即可大致上完成本实施例的可挠性电子装置500的制作。上述的可挠性电子装置500包括可挠性基板110以及电子装置70。可挠性基板110具有第一表面110a以及相对于第一表面110a的第二表面110b。可挠性基板110的第二表面110b上包括多个沟渠111。电子装置70配置于可挠性基板110的第一表面110a上。

为了证明在相同的挠曲或弯曲程度下，通过本发明的导线结构可以降低应力，特别以下列测试例作为说明。然而，这些测试例在任何意义上均不解释为限制本发明的范围。

在下列的比较例与测试例中，是利用模拟软件计算在相同的挠曲或弯曲程度下，可挠曲基板的应力分布图。在以下的比较例与测试例中，可挠性基板的是以10μm厚的聚亚酰胺基板为例，于可挠性基板的第一表面上按序堆叠的第一介电层、第二介电层、第三介电层以及第四介电层，分别是以500埃厚的氮化硅层、

厚的氧化硅层、

厚的氮化硅层以及

厚的氧化硅层为例。

图6A是依照本发明的第一比较例的部分剖面示意图。图6B是图6A的第一比较例的应力分布图。具体而言，在图6A与图6B的第一比较例中，可挠性基板110’的第二表面110’b上不具有沟渠。

在图6A与图6B的第一比较例中，最大应力处P1位于第三介电层上，且所对应的应力值约为596MPa。

图7A是依照本发明的第二比较例的部分剖面示意图。图7B是图7A的第二比较例的应力分布图。具体而言，在图7A与图7B的第二比较例中，可挠性基板110的第二表面上具有沟渠111，沟渠111的沟渠深度111a(如图1I所示出)可以为7微米，相邻的两个沟渠111之间的沟渠间距111c(如图1I所示出)可以为5微米，各个沟渠的沟渠宽度111b(如图1I所示出)可以为2微米。并且，在构渠中模拟填入杨氏模量为8GPa的硬质材料120’。

在图7A与图7B的第二比较例中，最大应力处P2位于第三介电层上，且所对应的应力值约为891MPa。

图8A是依照本发明的第一测试例的部分剖面示意图。图8B是图8A的第一测试例的应力分布图。具体而言，在图8A与图8B的第一测试例中，可挠性基板110的第二表面上具有沟渠111，沟渠111的沟渠深度111a(如图1I所示出)可以为7微米，相邻的两个沟渠111之间的沟渠间距111c(如图1I所示出)可以为5微米，各个沟渠的沟渠宽度111b(如图1I所示出)可以为2微米。并且，在构渠中不填入任何材料。

在图8A与图8B的第一测试例中，最大应力处P3位于可挠性基板110的沟渠111内，即可挠性基板110在几何形状上的不连续处，且所对应的应力值约为381MPa。除此之外，对应于第一比较例的最大应力处P1或第二比较例的最大应力处P2，第一测试例中第三介电层133上的局部应力最大处P3’的应力值约为229MPa。

也就是说，相较于在第一比较例中不具有沟渠的可挠性基板110’，或是相较于第二比较例中在可挠性基板110的沟渠111内填入硬质材料120’，具有沟渠111且沟渠111内不具有任何材料的可挠性基板110可以使可挠性基板110具有良好的挠性，且可以降低位于可挠性基板110上的膜层或构件因应力而造成损坏的可能。

图9A是依照本发明的第二测试例的部分剖面示意图。图9B是图9A的第二测试例的应力分布图。具体而言，在图9A与图9B的第二测试例中，可挠性基板110的第二表面110b上具有沟渠111，沟渠111的沟渠深度111a(如图1I所示出)可以为7微米，相邻的两个沟渠111之间的沟渠间距111c(如图1I所示出)可以为5微米，各个沟渠111的沟渠宽度111b(如图1I所示出)可以为2微米。并且，在构渠111中模拟填入杨氏模量为1.4GPa的弹性层120。

在图9A与图9B的第二测试例中，最大应力处P4位于第三介电层133上，且所对应的应力值约为461MPa。除此之外，对应于第一测试例中沟渠111内不具有任何材料的可挠性基板110的最大应力处P3，第二测试例的可挠性基板110的沟渠111内的局部应力最大处P4’的最大应力小于10MPa。

也就是说，相较于在第一比较例中不具有沟渠的可挠性基板110’，或是相较于第二比较例中在可挠性基板110的沟渠111内填入硬质材料120’，在沟渠111内填入弹性层120，且弹性层120的杨氏模量小于可挠性基板110的杨氏模量，可以降低位于可挠性基板110上的膜层或构件因应力而造成损坏的可能。并且，通过填入沟渠111的弹性层120，可以提升结构的连续性，而降低因应力集中而导致可挠性基板110损坏的可能。

综上所述，在本发明的可挠性电子装置中，可挠性基板具有第一表面以及相对于第一表面的第二表面。可挠性基板在第二表面上具有沟渠，以降低位于可挠性基板的第一表面上的膜层或构件因应力而造成损坏的可能。另外，可挠性基板的沟渠内可以填入弹性层，以降低可挠性基板损坏的可能。如此一来，可以提升可挠性电子装置的挠曲性，也可以提升可挠性电子装置的良率或可靠度。除此之外，弹性层的材质可以包括硅氧树脂，而硅氧树脂具有较佳的热稳定性或化学稳定性。因此，通过硅氧树脂所形成的弹性层不会使可挠性电子装置的制造过程过于复杂，也可以提升良率或产品的可制造性。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种可挠性电子装置，包括：

一可挠性基板，具有一第一表面以及相对于该第一表面的一第二表面，且该可挠性基板的该第二表面上包括多个沟渠；

一导线结构，位于该可挠性基板的该第一表面上；以及

一弹性层，填充于该可挠性基板的该些沟渠内，且该弹性层的杨氏模量小于该可挠性基板的杨氏模量，

其中该些沟渠具有一第一延伸方向，该导线结构具有一第二延伸方向，且该第二延伸方向垂直于该第一延伸方向，

其中该可挠性基板具有一可弯折区以及与该可弯折区相接的一元件区，该可弯折区具有与该些沟渠相同的该第一延伸方向，该导线结构自该元件区延伸至该可弯折区。

2.如权利要求1所述的可挠性电子装置，其中相邻的该些沟渠之间的间距大于或等于5微米，该些沟渠的宽度大于或等于2微米。

3.如权利要求1所述的可挠性电子装置，其中该些沟渠的深度小于该可挠性基板的厚度。

4.如权利要求1所述的可挠性电子装置，其中该导线结构包括相连于多个接点的多个条型导线，且于该可挠性基板的一垂直方向上该些接点与该弹性层不重叠。

5.如权利要求1所述的可挠性电子装置，其中该些沟渠具有一第一延伸方向，该导线结构包括一弯曲型导线，且该弯曲型导线沿该第二延伸方向上具有多个反曲点。

6.如权利要求1所述的可挠性电子装置，该可挠性电子装置还包括：

一介电层，位于该导线结构和该可挠性基板之间，该介电层为单层或多层结构；以及

一主动元件，位于该介电层上且与该导线结构电性连接，且该主动元件对应于该可挠性基板的该元件区设置。

7.如权利要求6所述的可挠性电子装置，其中该介电层包括一第一部分以及一第二部分，该第一部分对应于该可挠性基板的该可弯折区，该第二部分对应于该可挠性基板的该元件区，且该第一部分的厚度小于该第二部分的厚度。

8.如权利要求6所述的可挠性电子装置，其中该可挠性基板更具有一周边区，其中该可弯折区位于该元件区与该周边区之间，该导线结构更自该可弯折区延伸至该周边区，且该可挠性电子装置还包括：

一电极，位于该介电层上且对应于该可挠性基板的该周边区配置，其中该电极与该主动元件通过该导线结构彼此电性连接。

9.如权利要求1所述的可挠性电子装置，其中该弹性层的材质包括硅氧树脂，且该弹性层的杨氏模量小于等于5GPa。

10.一种可挠性电子装置的制造方法，包括：

提供一载板；

于该载板上形成一离形层；

于该离形层上形成具有图案化的一弹性层，该弹性层为具有一第一延伸方向且彼此平行的多个细长条状；

于该离形层上形成一可挠性基板，且该可挠性基板包覆该弹性层，且该弹性层的杨氏模量小于该可挠性基板的杨氏模量；

于该可挠性基板上形成一图案化介电层，该图案化介电层具有该第一延伸方向的一凹槽；

于该可挠性基板上形成一导线结构于该凹槽内并跨过该凹槽两端，该导线结构具有一第二延伸方向，且该第一延伸方向不同于该第二延伸方向；以及

分离该载板和该可挠性基板。

11.如权利要求10所述的可挠性电子装置的制造方法，其中该弹性层的材质包括硅氧树脂，且该弹性层的杨氏模量小于5GPa。

12.如权利要求10所述的可挠性电子装置的制造方法，还包括：

在形成该离形层之前，于该载板上形成一图案化光刻胶层，其中：

该离形层共型覆盖于该图案化光刻胶层上；

形成于该离形层上的该弹性层对应于该图案化光刻胶层。

13.如权利要求10所述的可挠性电子装置的制造方法，还包括：

在将该载板与该可挠性基板分离之后，移除该弹性层。

Images