TWI729328B - 陣列基板及其製造方法 - Google Patents
陣列基板及其製造方法 Download PDFInfo
- Publication number
- TWI729328B TWI729328B TW107143417A TW107143417A TWI729328B TW I729328 B TWI729328 B TW I729328B TW 107143417 A TW107143417 A TW 107143417A TW 107143417 A TW107143417 A TW 107143417A TW I729328 B TWI729328 B TW I729328B
- Authority
- TW
- Taiwan
- Prior art keywords
- patterned
- layer
- conductive layer
- area
- transparent conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000004020 conductor Substances 0.000 claims description 74
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 402
- 230000008569 process Effects 0.000 description 29
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000004380 ashing Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- -1 region Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一種陣列基板的製造方法包括以下步驟。藉由第一光罩形成第一圖案化導電層於基板上。基板包括元件區及扇出區。形成閘極絕緣層於第一圖案化導電層上。藉由第二光罩形成圖案化半導體層及第二圖案化導電層於閘極絕緣層上。第二圖案化導電層覆蓋於圖案化半導體層上。形成第一絕緣層於圖案化半導體層及第二圖案化導電層上。藉由第三光罩形成第一圖案化透明導電層及第三圖案化導電層於第一絕緣層上。第三圖案化導電層覆蓋於第一圖案化透明導電層上，且第三圖案化導電層至少位於扇出區。另提出一種陣列基板。
Description
本發明是有關於一種電子元件及其製造方法，特別是關於一種陣列基板及其製造方法。
近年來，顯示面板的設計朝向減少陣列基板的週邊區面積發展，故週邊區中的部分扇出線必須改為由不同導電層彼此堆疊的形式，以適應週邊區的縮減。然而，形成更多的導電層須增加使用的光罩數，而導致製造成本的增加。
本發明之至少一實施例提供一種陣列基板的製造方法，其使用的光罩數減少，因此可降低製造陣列基板的成本。
本發明提供一種陣列基板的製造方法。陣列基板的製造方法包括以下步驟。藉由第一光罩形成第一圖案化導電層於基板上。基板包括元件區及扇出區。形成閘極絕緣層於第一圖案化導電層上。藉由第二光罩形成圖案化半導體層及第二圖案化導電層
於閘極絕緣層上。第二圖案化導電層覆蓋於圖案化半導體層上。形成第一絕緣層於圖案化半導體層及第二圖案化導電層上。藉由第三光罩形成第一圖案化透明導電層及第三圖案化導電層於第一絕緣層上。第三圖案化導電層覆蓋於第一圖案化透明導電層上，且第三圖案化導電層至少位於扇出區。另提出一種陣列基板。
本發明提供一種陣列基板，其包括基板、第一圖案化導電層、閘極絕緣層、圖案化半導體層、第二圖案化導電層、第一絕緣層、第一圖案化透明導電層以及第三圖案化導電層。基板包括元件區及扇出區。第一圖案化導電層位於基板上。閘極絕緣層位於第一圖案化導電層上。圖案化半導體層位於閘極絕緣層上。第二圖案化導電層位於圖案化半導體層上。第二圖案化導電層垂直投影於基板上的投影範圍位於圖案化半導體層垂直投影於基板上的投影範圍內。第一絕緣層位於圖案化半導體層及第二圖案化導電層上。第一圖案化透明導電層位於第一絕緣層上。第三圖案化導電層位於圖案化半導體層上。第三圖案化導電層垂直投影於基板上的投影範圍位於第一圖案化透明導電層垂直投影於基板上的投影範圍內，且第三圖案化導電層至少位於扇出區。
本發明提供一種陣列基板，其包括基板、至少一主動元件、多個第一扇出線、多個第二扇出線以及多個第三扇出線。基板包括元件區及扇出區。主動元件配置於基板的元件區。主動元件包括第一閘極、通道、源極以及汲極。第一扇出線配置於基板的扇出區上。第一扇出線至少包括第一圖案化導電層。第二扇出
線配置於基板的扇出區上。第二扇出線至少包括圖案化半導體層及位於該圖案化半導體層上之第二圖案化導電層。第三扇出線配置於基板的扇出區上。於垂直於基板的方向上，第二扇出線位於第一扇出線與第三扇出線之間。第三扇出線至少包括第一圖案化透明導電層以及位於第一圖案化透明導電層之第三圖案化導電層。
基於上述，可以藉由使用同一個光罩而形成圖案化半導體層以及第二圖案化導電層，且可以藉由使用另外的同一個光罩而形成第一圖案化透明導電層以及第三圖案化導電層。因此，陣列基板的製程可以較為簡單，且製造成本可以降低。另外，也可以提升扇出區單位面積的扇出線數目而縮減扇出區的面積。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300:陣列基板
110:基板
110a:元件區
110b:扇出區
110c:方向
M1:第一光罩
120:第一圖案化導電層
130:閘極絕緣層
M2:第二光罩
M2a:第一區
M2b:第二區
140:半導體材料層
141:圖案化半導體層
150、151:第二導電材料層
152:第一預備蝕刻區
153:第一預備保留區
154:第二圖案化導電層
10:第一圖案化光阻層
10a:底部
11:第一區塊
11a:厚度
12、13:第二區塊
12a、13a:厚度
13b:底部
160:第一絕緣層
M3:第三光罩
M3a:第三區
M3b:第四區
170:第一透明導電材料層
171:第一圖案化透明導電層
172:共用電極
180、181:第三導電材料層
182:第二預備蝕刻區
183:第二預備保留區
184:第三圖案化導電層
20:第二圖案化光阻層
21:第三區塊
21a:厚度
22、23:第四區塊
22a、23a:厚度
23b:底部
F1:第一扇出線
P1:間距
F2:第二扇出線
P2:間距
F3:第三扇出線
P3:間距
G1:第一閘極
G2:第二閘極
CH:通道
S:源極
D:汲極
T1、T2:主動元件
M4:第四光罩
210:第二絕緣層
H1、H2、H3、H4、H5:接觸窗
M5:第五光罩
220:第二圖案化透明導電層
221:畫素電極
222、223、224、225、226:橋接電極
圖1A至圖1N為本發明第一實施例之陣列基板的製造方法的部分剖面示意圖。
圖2A至圖2C為本發明第二實施例之陣列基板的部分製造方法的部分剖面示意圖。
圖2D為本發明一實施例之陣列基板的部分剖面示意圖。
圖2E為本發明另一實施例之陣列基板的部分剖面示意圖。
圖2F為本發明又一實施例之陣列基板的部分剖面示意圖。
圖2G為本發明再一實施例之陣列基板的部分剖面示意圖。
圖2H為本發明又另一實施例之陣列基板的部分剖面示意圖。
圖3為本發明第三實施例之陣列基板的元件區的部分剖面示意圖。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。
應當理解，儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這
些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。“或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件“上方”。因此，示例性術語“下面”或“下面”可以包括
上方和下方的取向。
本文使用的“約”、“實質上”、“基本上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1A至圖1N為本發明第一實施例之陣列基板的製造方
法的部分剖面示意圖。
請參照圖1A，提供一基板110。基板110例如可以為聚合物基板、塑膠基板或其他適宜的可撓性基板，但本發明並不限於此。在其他實施方式中，基板110例如可以為玻璃基板、石英基板、矽基板或其他適宜的剛性基板。基板110具有元件區110a以及位於元件區110a外的扇出區110b。在一些實施例中，基板110可選擇性地包括矩形的元件區110a以及連接於元件區110a的頸狀扇出區110b。然而，本發明不限於此，在其他實施例中，基板110的外型可依實際需求做不同設計。
請繼續參照圖1A，藉由第一光罩M1形成第一圖案化導電層120於基板110上。舉例來說，可先利用物理氣相沉積法或金屬有機化學氣相沉積法於基板110上全面性地形成第一導電材料層(未繪示)。接著，於第一導電材料層上形成光阻材料層(未繪示)。然後，利用第一光罩M1對光阻材料層(未繪示)進行微影製程，以形成圖案化光阻層(未繪示)。之後，以圖案化光阻層為罩幕，對第一導電材料層進行蝕刻製程，以形成第一圖案化導電層120。
在其他可行的實施例中，也可以藉由第一光罩M1以微影製程而於基板110上形成圖案化光阻層(未繪示)。接著，利用物理氣相沉積法或金屬有機化學氣相沉積法於基板110上全面性地形成第一導電材料層(未繪示)，其中第一導電材料層覆蓋於圖案化光阻層上以及未被圖案化光阻層所覆蓋的部分基板110上。然
後，移除圖案化光阻層以及覆蓋於圖案化光阻層上的部分第一導電材料層，以形成第一圖案化導電層120。
在本實施例中，基於導電性的考量，第一圖案化導電層120一般是使用金屬材料，然本發明不限於此。
值得注意的是，在本發明中，「全面性地形成」可以是在不具有圖案化的步驟下，將後形成的膜層藉由沉積、鍍覆或其他類似的方式，覆蓋於基板110及/或先形成的膜層上。當然，在一般的半導體製程中，後形成的膜層是有可能進一步地部分覆蓋於基板110及/或先形成的膜層的邊緣，或是，因沉積或鍍覆的機台既有的部件(如：用於減少側鍍的遮罩框(shadow frame)或用於固定基板110的固定件(fixed parts))可能造成部分的未覆蓋區域，上述的情況皆可被包含於本發明「全面性地形成」的定義中。
請參照圖1B，於形成第一圖案化導電層120之後，形成閘極絕緣層130於第一圖案化導電層120上。閘極絕緣層130可以全面性地形成於基板110上，以覆蓋第一圖案化導電層120以及未被第一圖案化導電層120所覆蓋的基板110。閘極絕緣層130的形成方法例如是利用物理氣相沉積法、化學氣相沉積法、塗佈法或其他適宜的方式所形成。
在本實施例中，閘極絕緣層130的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂)或上述之組合，但本發明不以此為限。閘極絕緣層130可為單層
結構，但本發明並不限於此。在其他實施例中，閘極絕緣層130也可為多層結構。
請繼續參照圖1B，於形成閘極絕緣層130之後，形成半導體材料層140於閘極絕緣層130上。半導體材料層140例如是利用化學氣相沉積法全面性地形成於基板110上，以覆蓋閘極絕緣層130。
在本實施例中，半導體材料層140的材料可為非晶矽，但本發明不以此為限。在其他實施例中，半導體材料層140的材料亦可為多晶矽、微晶矽、單晶矽、奈米晶矽或其他具有不同晶格排列的半導體材料或金屬氧化物半導體材料。
在其他未繪示的實施例中，可以依據設計上的需求，於形成半導體材料層140之後，藉由再一次的化學氣相沉積法、高溫擴散摻雜(diffusion)或離子佈植摻雜(Ion Implantation)，於半導體材料層140上全面性地形成一重摻雜(heavily-doped)半導體材料層。但本發明並不以此為限。
請再繼續參照圖1B，於形成半導體材料層140之後，形成第二導電材料層150於半導體材料層140上。第二導電材料層150例如是利用物理氣相沉積法或金屬有機化學氣相沉積法全面性地形成於基板110上，以覆蓋半導體材料層140。
在本實施例中，基於導電性的考量，第二導電材料層150一般是使用金屬材料，然本發明不限於此。
請參照圖1C，於形成第二導電材料層150之後，藉由第
二光罩M2形成第一圖案化光阻層10於第二導電材料層150上。舉例來說，可以於第二導電材料層150上形成光阻材料層(未繪示)。然後，利用第二光罩M2對光阻材料層(未繪示)進行微影製程，以形成第一圖案化光阻層10。
在本實施例中，第二光罩M2為半調光罩(half-tone mask)。第二光罩M2具有至少一個第一區M2a以及多個第二區M2b，且第一區M2a的透光率可以高於第二區M2b的透光率。第一區M2a至少對應於部分的元件區110a，且多個第二區M2b對應於部分的元件區110a及部分的扇出區110b。第一圖案化光阻層10包括至少一個第一區塊11以及多個第二區塊12，且第一區塊11的厚度11a小於第二區塊12的厚度12a，各個第一區塊11的厚度11a例如為各個第二區塊12的厚度12a的10%~50%。第一區塊11至少對應於部分的元件區110a，且多個第二區塊12對應於部分的元件區110a及部分的扇出區110b。
在本實施例中，第一圖案化光阻層10的材質例如為正光阻，但本發明不以此為限。在其他實施例中，第一圖案化光阻層10的材質可以為負光阻。而若第一圖案化光阻層10的材質為負光阻，則前述的第二光罩M2的圖案可以依據設計而對應地作出調整。
請同時參照圖1C及圖1D，以第一圖案化光阻層10作為罩幕，以移除未被第一圖案化光阻層10所覆蓋的部分第二導電材料層150。於圖1D所繪示的結構中，剩餘的第二導電材料層151
包括至少一第一預備蝕刻區152以及多個第一預備保留區153。第一預備蝕刻區152基本上對應於第一區塊11，且多個第一預備保留區153基本上對應於第二區塊12。
在本實施例中，例如可以藉由濕蝕刻製程，以至少移除未被第一圖案化光阻層10所覆蓋的部分第二導電材料層150。在本實施例中，於進行完移除部分第二導電材料層150(繪示於圖1C)的濕蝕刻製程，以形成第二導電材料層151(繪示於圖1D)之後，第一圖案化光阻層10的底部10a的邊緣可能不與剩餘的第二導電材料層151相接觸，但本發明不限於此。
請同時參照圖1D及圖1E，於移除未被第一圖案化光阻層10所覆蓋的部分第二導電材料層150(繪示於圖1C)，以形成第二導電材料層151之後，移除第一區塊11。於移除第一區塊11之後，可以實質上暴露出第一預備蝕刻區152。舉例而言，可以藉由灰化製程移除第一區塊11時也移除各個第二區塊12的一部分，而形成多個位於第一預備保留區153上的剩餘第二區塊13。剩餘的第二區塊13的厚度13a例如是原第二區塊12的厚度12a的20%~50%。在本實施例中，於進行完用於移除第一區塊11的灰化製程之後，剩餘的第二區塊13的底部13b的邊緣可以與第一預備保留區153相接觸，但本發明不限於此。
請同時參照圖1D及圖1E，於移除未被第一圖案化光阻層10所覆蓋的部分第二導電材料層150(繪示於圖1C)，以形成第二導電材料層151之後，至少藉由剩餘的第二導電材料層150
作為罩幕，以移除部分的半導體材料層140，以基本上形成圖案化半導體層141。移除部分的半導體材料層140的方式例如為蝕刻製程，但本發明不限於此。
在本實施例中，可以是先移除第一區塊11，而後移除部分的半導體材料層140，但本發明不限於此。在其他可行的實施例中，可以是移除部分的半導體材料層140，而後移除第一區塊11。
在其他未繪示的實施例中，若半導體材料層140與第二導電材料層150之間具有其他的膜層(如：重摻雜半導體材料層)，也可以藉由類似於移除部分的半導體材料層140的方式，或是藉由類似於移除部分的第二導電材料層150的方式，將前述的膜層圖案化。
請同時參照圖1E及圖1F，於移除第一區塊11(繪示於圖1D)，且形成圖案化半導體層141之後，以第二區塊13作為罩幕，以移除未被第二區塊13所覆蓋的第一預備蝕刻區152。
在本實施例中，例如可以藉由濕蝕刻製程，以至少移除未被第二區塊13所覆蓋的第一預備蝕刻區152，以基本上形成第二圖案化導電層153。在本實施例中，於進行完用於移除第一預備蝕刻區152的濕蝕刻製程之後，第二區塊13的底部13b的邊緣可能不與第二圖案化導電層153相接觸，但本發明不限於此。
請同時參照圖1F及圖1G，於形成第二圖案化導電層153之後，移除第二圖案化導電層153上的第二區塊13。移除第二區塊13的方式例如可以藉由灰化製程，但本發明不限於此。
如圖1G所示，例如藉由上述的步驟後，大致上可以形成圖案化半導體層141及第二圖案化導電層154。圖案化半導體層141及第二圖案化導電層154位於閘極絕緣層130上，且第二圖案化導電層154覆蓋於圖案化半導體層141上。
在本實施方式中，圖案化半導體層141以及第二圖案化導電層154透過利用同一個光罩(即，第二光罩M2)而形成。因此，第二圖案化導電層154垂直投影於基板110上的投影範圍基本上位於圖案化半導體層141垂直投影於基板110上的投影範圍內。並且，由於半導體材料層140至少需藉由一次的蝕刻製程以形成圖案化半導體層141，且第二導電材料層150至少需藉由兩次的蝕刻製程以形成第二圖案化導電層154。因此，第二圖案化導電層154垂直投影於基板110上的投影面積基本上小於圖案化半導體層141垂直投影於基板110上的投影面積。
基於上述，可以藉由使用同一個光罩(即，第二光罩M2)而形成圖案化半導體層141以及第二圖案化導電層154，與習知的製程相比可減少一道光罩的使用，藉此可降低陣列基板100(繪示於圖1N)的製造成本。
如圖1H所示，於形成圖案化半導體層141及第二圖案化導電層154之後，例如可以藉由物理氣相沉積法、化學氣相沉積法、塗佈法或其他適宜的方式，以於圖案化半導體層141及第二圖案化導電層154上，全面性地形成第一絕緣層160。
在本實施例中，第一絕緣層160的材料可為無機材料(例
如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂)或上述之組合，但本發明不以此為限。第一絕緣層160可為單層結構，但本發明並不限於此。在其他實施例中，第一絕緣層160也可為多層結構。
請繼續參照圖1H，於形成第一絕緣層160之後，例如可以藉由濺鍍法，以於第一絕緣層160上全面性地形成第一透明導電材料層170。
在本實施例中，第一透明導電材料層170的材質可以包括金屬氧化物導電材料(例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物)、其他適宜的透明導電材料、或者是上述至少二者之堆疊層，但本發明不限於此。
請再繼續參照圖1H，於形成第一透明導電材料層170後，例如可以藉由物理氣相沉積法或金屬有機化學氣相沉積法，以於第一透明導電材料層170上全面性地形成第三導電材料層180。
在本實施例中，基於導電性的考量，第三導電材料層180一般是使用金屬材料，然本發明不限於此
請參照圖1I，於形成第三導電材料層180之後，藉由第三光罩M3形成第二圖案化光阻層20於第三導電材料層180上。舉例來說，可以於第三導電材料層180上形成光阻材料層(未繪示)。然後，利用第三光罩M3對光阻材料層(未繪示)進行微影
製程，以形成第二圖案化光阻層20。
在本實施例中，第三光罩M3為半調光罩(half-tone mask)。第三光罩M3具有至少一個第三區M3a以及多個第四區M3b，且第三區M3a的透光率可以高於第四區M3b的透光率。第三區M3a至少對應於部分的元件區110a，且多個第二區M2b至少對應於部分的扇出區110b。第二圖案化光阻層20包括至少一個第三區塊21以及多個第四區塊22，且第三區塊21的厚度21a小於第四區塊22的厚度22a，各個第三區塊21的厚度21a例如為各個第四區塊22的厚度22a的10%~50%。第三區塊21至少對應於部分的元件區110a，且多個第四區塊22至少對應於部分的扇出區110b。
在本實施例中，第二圖案化光阻層20的材質例如為正光阻，但本發明不以此為限。在其他實施例中，第二圖案化光阻層20的材質可以為負光阻。而若第二圖案化光阻層20的材質為負光阻，則前述的第三光罩M3的圖案可以依據設計而對應地調整。
請同時參照圖1I及圖1J，以第二圖案化光阻層20作為罩幕，以移除未被第二圖案化光阻層20所覆蓋的部分第三導電材料層180。於圖1J所繪示的結構中，剩餘的第三導電材料層181包括至少一第二預備蝕刻區182以及多個第二預備保留區183。第二預備蝕刻區182基本上對應於第三區塊21，且多個第二預備保留區183基本上對應於第四區塊22。
在本實施例中，例如可以藉由濕蝕刻製程，以至少移除
未被第二圖案化光阻層20所覆蓋的部分第三導電材料層180。在本實施例中，於進行完用於移除部分第三導電材料層180(繪示於圖1I)的濕蝕刻製程，以形成第三導電材料層181(繪示於圖1J)之後，第二圖案化光阻層20的底部20a的邊緣可能不與剩餘的第三導電材料層181相接觸，但本發明不限於此。
請同時參照圖1J及圖1K，於移除未被第二圖案化光阻層20所覆蓋的部分第三導電材料層180(繪示於圖1I)，以形成第三導電材料層181之後，可以藉由剩餘的第三導電材料層181及/或第二圖案化光阻層20作為罩幕，以移除部分的第一透明導電材料層170，以基本上形成第一圖案化透明導電層171。移除部分的第一透明導電材料層170的方式例如為蝕刻製程，但本發明不限於此。
請同時參照圖1K及圖1L，於移除未被剩餘的第二導電材料層150所覆蓋的部分第一透明導電材料層170之後，移除第三區塊21。於移除第三區塊21之後，可以實質上暴露出第二預備蝕刻區182。舉例而言，可以藉由灰化製程移除第三區塊21時也移除各個第四區塊22的一部分，而形成剩餘的第四區塊23位於第二預備保留區183上。剩餘的第四區塊23的厚度23a例如是原第四區塊22的厚度22a的20%~50%。在本實施例中，於進行完用於移除第三區塊21的灰化製程之後，且剩餘的第四區塊23的底部23b可以完全與第二預備保留區183相接觸，但本發明不限於此。
請同時參照圖1L及圖1M，於移除第三區塊21及部分的第一透明導電材料層170之後，以第四區塊23作為罩幕，以移除未被第四區塊23所覆蓋的第二預備蝕刻區182。
在本實施例中，例如可以藉由濕蝕刻製程，以移除未被第四區塊22所覆蓋的第二預備蝕刻區182，以基本上形成第三圖案化導電層184。在本實施例中，於進行完用於移除第二預備蝕刻區182的濕蝕刻製程之後，第四區塊23的底部23b的邊緣可能不與第三圖案化導電層184相接觸，但本發明不限於此。
請同時參照圖1M及圖1N，於形成第三圖案化導電層184之後，移除第三圖案化導電層184上的第四區塊22。移除第二區塊12的方式例如可以藉由灰化製程，但本發明不限於此。
如圖1N所示，例如藉由上述的步驟後，大致上可以形成第一圖案化透明導電層171及第三圖案化導電層184。第一圖案化透明導電層171及第三圖案化導電層184位於第一絕緣層160上，且第三圖案化導電層184覆蓋於第一圖案化透明導電層171上。
由此可知，在本實施方式中，第一圖案化透明導電層171以及第三圖案化導電層184透過利用同一個光罩(即，第三光罩M3)而形成。因此，第三圖案化導電層184垂直投影於基板110上的投影範圍基本上位於第一圖案化透明導電層171垂直投影於基板110上的投影範圍內。並且，由於第一透明導電材料層170至少需藉由一次的蝕刻製程以形成第一圖案化透明導電層171，且第三導電材料層180至少需藉由兩次的蝕刻製程以形成第三圖案
化導電層184。因此，第三圖案化導電層184垂直投影於基板110上的投影面積基本上小於第一圖案化透明導電層171垂直投影於基板110上的投影面積。
基於上述，可以藉由使用另外的同一個光罩(即，第三光罩M3)而形成第一圖案化透明導電層171以及第三圖案化導電層184，與習知的製程相比可減少一道光罩的使用，藉此可降低陣列基板100的製造成本。
經過上述製程後即可大致上完成本實施例之陣列基板100的製作。
在本實施例中，陣列基板100至少包括基板110、第一圖案化導電層120、閘極絕緣層130、圖案化半導體層141、第二圖案化導電層154、第一絕緣層160、第一圖案化透明導電層171以及第三圖案化導電層184。基板110包括元件區110a及扇出區110b。第一圖案化導電層120位於基板110上。閘極絕緣層130位於第一圖案化導電層120上。圖案化半導體層141位於閘極絕緣層130上。第二圖案化導電層154位於圖案化半導體層141上。第二圖案化導電層154垂直投影於基板110上的投影範圍位於圖案化半導體層141垂直投影於基板110上的投影範圍內。第一絕緣層160位於圖案化半導體層141及第二圖案化導電層154上。第一圖案化透明導電層171位於第一絕緣層160上。第三圖案化導電層184位於圖案化半導體層141上，且第三圖案化導電層184至少位於扇出區110b。第三圖案化導電層184垂直投影於基板110
上的投影範圍位於第一圖案化透明導電層171垂直投影於基板110上的投影範圍內。
在本實施例中，位於扇出區110b的部分第一圖案化導電層120構成多個第一扇出線F1，位於扇出區110b的部分圖案化半導體層141及部分第二圖案化導電層154構成多個第二扇出線F2。並且，相鄰的兩個第一扇出線F1之間的間距P1小於相鄰的兩個第二扇出線F2之間的間距P2。
在本實施例中，位於扇出區110b的部分第一圖案化導電層120構成多個第一扇出線F1，位於扇出區110b的部分第一圖案化透明導電層171與位於扇出區110b的部分第三圖案化導電層184構成多個第三扇出線F3。並且，相鄰的兩個第一扇出線F1之間的間距P1基本上小於相鄰的兩個第三扇出線F3之間的間距P3。
在本實施例中，位於元件區110a的部分第一圖案化導電層120可以構成至少一第一閘極G1，位於元件區110a的部分圖案化半導體層141可以構成至少一通道CH，位於元件區110a的部分第二圖案化導電層154可以構成至少一源極S以及至少一汲極D，且第一閘極G1、通道CH、源極S以及汲極D可以構成主動元件T1。
從另一個角度來看，在本實施例中，陣列基板100包括基板110、至少一主動元件T1、多個第一扇出線F1、多個第二扇出線F2以及多個第三扇出線F3。基板110包括元件區110a及扇出區110b。主動元件T1配置於基板110的元件區110a上。主動
元件T1包括第一閘極G1、通道CH、源極S以及汲極D。第一扇出線F1、第二扇出線F2以及第三扇出線F3配置於基板110的扇出區110b上，其中於垂直於基板110的方向110c上，第二扇出線F2位於第一扇出線F1與第三扇出線F3之間。第二扇出線F2至少由圖案化半導體層141及位於一圖案化半導體層141上的第二圖案化導電層154所構成。第三扇出線F3由第一圖案化透明導電層171及位於第一圖案化透明導電層171上的第三圖案化導電層184所構成。
換句話說，圖案化半導體層141與構成與主動元件T1的通道CH可以為相同的膜層，且第二扇出線F2的第二圖案化導電層154與主動元件T1的源極S及汲極D可以為相同的膜層。構成第一扇出線F1的第一圖案化導電層120與主動元件T1的第一閘極G1可以為相同的膜層。
另外，第三扇出線F3是由第一圖案化透明導電層171及位於第一圖案化透明導電層171上的第三圖案化導電層184所構成。因此，第三扇出線F3的導電性可以提升。
除此之外，由於第一扇出線F1、第二扇出線F2以及第三扇出線F3可以在垂直於基板110的方向110c上堆疊。因此，第一扇出線F1、第二扇出線F2以及第三扇出線F3在垂直於基板110的方向110c上可以依據設計上的需求而重疊、部分重疊或不重疊。也因此，也可以藉由位於扇出區110b的第一扇出線F1、第二扇出線F2以及第三扇出線F3來提升扇出區110b中的空間佈線利
用率。
在本實施例中，對於陣列基板100的運用方式並不加以限制。並且，在上述的實施例中，位於陣列基板100的元件區110a內的元件是以主動元件為例。在其他可行的實施例中，陣列基板100的元件區110a內的元件也可以有不同的類型，例如：訊號線(如：掃描線、資料線)、電源線、被動元件、觸控元件及/或其他適宜元件。
圖2A至圖2C為本發明第二實施例之陣列基板的製造方法的部分剖面示意圖。在本實施例中，陣列基板200的製造方法與陣列基板100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。具體而言，圖2A至圖2C繪示接續圖1N的步驟的陣列基板200的部分製造方法的部分剖面示意圖。
接續圖1N，請參照圖2A，在本實施例中，在形成第一圖案化透明導電層171及第三圖案化導電層184之後，於基板110上全面性地形成第二絕緣層210。第二絕緣層210可以覆蓋第三圖案化導電層184、未被第三圖案化導電層184所覆蓋的第一圖案化透明導電層171及/或未被第一圖案化透明導電層171所覆蓋的第一絕緣層160。
在本實施例中，第二絕緣層210的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂)
或上述之組合，但本發明不以此為限。第二絕緣層210可為單層結構，但本發明並不限於此。在其他實施例中，第二絕緣層210也可為多層結構。
請參照圖2B，於形成第二絕緣層210之後，可以藉由第四光罩M4於元件區110a的部分第二圖案化導電層154上形成貫穿第一絕緣層160及第二絕緣層210的至少一接觸窗H2。換句話說，接觸窗H2的位置不重疊於第三圖案化導電層184及第一圖案化透明導電層171。
舉例而言，可以於第二絕緣層210上形成光阻材料層(未繪示)。然後，藉由第四光罩M4對光阻材料層(未繪示)進行微影製程，以形成圖案化光阻層(未繪示)。之後，以圖案化光阻層為罩幕，對第二絕緣層210以及第一絕緣層160進行蝕刻製程，以形成接觸窗H2。
請參照圖2C，於形成接觸窗H2之後，可以藉由第五光罩M5形成第二圖案化透明導電層220，且部分的第二圖案化透明導電層220填入接觸窗H2，以使部分的第二圖案化透明導電層220電性連接至部分的第二圖案化導電層154。
舉例而言，例如可以藉由濺鍍法，以於第二絕緣層210上全面性地形成第二透明導電材料層(未繪示)，且第二透明導電材料層至少填入接觸窗H2，以與部分的第二圖案化導電層154電性連接。第二透明導電材料層的材質可以包括金屬氧化物導電材料(例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物)、
其他適宜的透明導電材料、或者是上述至少二者之堆疊層。然後，可以於第二透明導電材料層上形成光阻材料層(未繪示)。再來，藉由第五光罩M5對光阻材料層(未繪示)進行微影製程，以形成圖案化光阻層(未繪示)。之後，以圖案化光阻層為罩幕，對第二透明導電材料層進行蝕刻製程，以形成第二圖案化透明導電層220。
經過上述製程後即可大致上完成本實施例之陣列基板200的製作。本實施例的陣列基板200與第一實施例的陣列基板100類似，差別在於：本實施例的陣列基板200更包括第二絕緣層210以及第二圖案化透明導電層220，且部分的第二圖案化透明導電層220電性連接至部分的第二圖案化導電層154。
以將陣列基板200運用在顯示裝置為例，位於元件區110a的第二圖案化透明導電層220例如包括至少一個畫素電極221，而位於元件區110a的第一圖案化透明導電層171例如包括至少一個共用電極172。畫素電極221可以藉由接觸窗H2與汲極D電性連接。在一些實施例中，各個畫素電極221可以具有多條狹縫(未繪示)，但本發明不限於此。
在一實施例中，第二圖案化透明導電層220例如包括至少一個橋接電極222。舉例而言，如圖2D所示，橋接電極222可以藉由接觸窗H1電性連接至對應的第三圖案化導電層184及第一圖案化透明導電層171，且橋接電極222可以藉由接觸窗H3電性連接至對應的第一圖案化導電層120。接觸窗H1與接觸窗H3的
形成方式可以類似於前述的接觸窗H2，故於此不加以贅述。
在另一實施例中，第二圖案化透明導電層220例如包括至少一個橋接電極223。舉例而言，如圖2E所示，橋接電極223可以藉由接觸窗H1電性連接至對應的第三圖案化導電層184及第一圖案化透明導電層171，且橋接電極223可以藉由接觸窗H2電性連接至對應的第二圖案化導電層154。
在又一實施例中，第二圖案化透明導電層220例如包括至少一個橋接電極224。舉例而言，如圖2F所示，橋接電極223可以藉由接觸窗H2電性連接至對應的第二圖案化導電層154，且橋接電極222可以藉由接觸窗H3電性連接至對應的第一圖案化導電層120。
在再一實施例中，第二圖案化透明導電層220例如包括至少一個橋接電極225。舉例而言，如圖2G所示，橋接電極225可以藉由接觸窗H4直接接觸對應的第三圖案化導電層184及第一圖案化透明導電層171。
在又另一實施例中，第二圖案化透明導電層220例如包括至少一個橋接電極226。舉例而言，如圖2H所示，橋接電極226可以藉由接觸窗H5直接接觸對應的第一圖案化透明導電層171，且不接觸第三圖案化導電層184。
在一些未繪示的實施例中，可以藉由橋接電極222、橋接電極223、橋接電極224、橋接電極225及/或橋接電極226以使位於元件區110a內的元件(如：主動元件T1)彼此電性連接，或是，
使元件區110a內的元件(如：主動元件T1)電性連接至位於扇出區110b的扇出線(如：第一扇出線F1、第二扇出線F2及/或第三扇出線F3)。
圖3為本發明第三實施例之陣列基板300的元件區110a的部分剖面示意圖。本實施例的陣列基板300與第一實施例的陣列基板100類似，差別在於：部分的第三圖案化導電層184更位於元件區110a。
在本實施例中，位於元件區110a的部分第三圖案化導電層184與被前述的部分第三圖案化導電層184所堆疊的部分第一圖案化透明導電層171可以構成至少一第二閘極G2。第一閘極G1、第二閘極G2、通道CH、源極S以及汲極D可以構成具有雙閘極(dual gate)的主動元件T2。
綜上所述，本發明可以藉由使用同一個光罩而形成圖案化半導體層以及第二圖案化導電層，且可以藉由使用另外的同一個光罩而形成第一圖案化透明導電層以及第三圖案化導電層。因此，陣列基板的製程可以較為簡單，且製造成本可以降低。另外，也可以提升扇出區單位面積的扇出線數目而縮減扇出區的面積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:陣列基板
110:基板
110a:元件區
110b:扇出區
110c:方向
120:第一圖案化導電層
130:閘極絕緣層
141:圖案化半導體層
154:第二圖案化導電層
160:第一絕緣層
171:第一圖案化透明導電層
184:第三圖案化導電層
F1:第一扇出線
P1:間距
F2:第二扇出線
P2:間距
F3:第三扇出線
P3:間距
G1:第一閘極
CH:通道
S:源極
D:汲極
T1:主動元件
Claims (8)
- 一種陣列基板的製造方法，包括：藉由一第一光罩形成一第一圖案化導電層於一基板上，其中該基板包括一元件區及一扇出區；形成一閘極絕緣層於該第一圖案化導電層上；藉由一第二光罩形成一圖案化半導體層及一第二圖案化導電層於該閘極絕緣層上，其中該第二圖案化導電層覆蓋於該圖案化半導體層上，且該第二光罩為一半調光罩；形成一第一絕緣層於該圖案化半導體層及該第二圖案化導電層上；以及藉由一第三光罩形成一第一圖案化透明導電層及一第三圖案化導電層於該第一絕緣層上，其中該第三圖案化導電層覆蓋於該第一圖案化透明導電層上，該第三圖案化導電層至少位於該扇出區，且該第三光罩為一半調光罩，其中藉由該第二光罩形成該圖案化半導體層及該第二圖案化導電層的步驟包括：形成一半導體材料層於該閘極絕緣層上；形成一第二導電材料層於該半導體材料層上；藉由該第二光罩形成一第一圖案化光阻層於該第二導電材料層上，其中該第一圖案化光阻層包括一第一區塊以及一第二區塊，該第一區塊的厚度大於該第二區塊的厚度，且該第二導電材料層包括對應於該第二區塊的一第一預備蝕刻 區；移除未被該第一圖案化光阻層覆蓋的部分該半導體材料層及部分該第二導電材料層；移除該第二區塊及減薄該第一區塊的厚度；以及於移除該第二區塊之後，移除該第一預備蝕刻區，以構成該圖案化半導體層及該第二圖案化導電層，其中藉由該第三光罩形成該第一圖案化透明導電層及該第三圖案化導電層的步驟包括：形成一第一透明導電材料層於該第一絕緣層上；形成一第三導電材料層於該第一透明導電材料層上；藉由該第三光罩形成一第二圖案化光阻層於該第三導電材料層上，其中該第二圖案化光阻層包括一第三區塊以及一第四區塊，該第三區塊的厚度大於該第四區塊的厚度，且該第三導電材料層包括對應於該第四區塊的一第二預備蝕刻區；移除未被該第二圖案化光阻層覆蓋的部分該第三導電材料層及部分該第一透明導電材料層；移除該第四區塊及減薄該第三區塊的厚度；以及於移除該第四區塊之後，移除該第二預備蝕刻區，以構成該第一圖案化透明導電層及該第三圖案化導電層。
- 如申請專利範圍第1項所述之陣列基板的製造方法，其中該第一區塊位於該元件區及該扇出區，且該第二區塊至少位於該元件區。
- 如申請專利範圍第1項所述之陣列基板的製造方法，其中該第三區塊至少位於該扇出區，且該第四區塊至少位於該元件區。
- 如申請專利範圍第1項所述之陣列基板的製造方法，其中位於該扇出區之該第二圖案化導電層垂直投影於該基板上的投影範圍位於該圖案化半導體層垂直投影於該基板上的投影範圍內。
- 如申請專利範圍第1項所述之陣列基板的製造方法，其中位於該扇出區之該第三圖案化導電層垂直投影於該基板上的投影範圍位於該第一圖案化透明導電層垂直投影於該基板上的投影範圍內。
- 如申請專利範圍第1項所述之陣列基板的製造方法，其中該第三圖案化導電層更位於該元件區。
- 如申請專利範圍第1項所述之陣列基板的製造方法，更包括：形成一第二絕緣層於該第一圖案化透明導電層及該第三圖案化導電層上；藉由一第四光罩於該元件區的部分該第二圖案化導電層上形成貫穿該第一絕緣層及該第二絕緣層的至少一接觸窗；以及 藉由一第五光罩形成一第二圖案化透明導電層，且部分的該第二圖案化透明導電層填入該至少一接觸窗以電性連接至部分該第二圖案化導電層。
- 如申請專利範圍第1項所述之陣列基板的製造方法，更包括：形成一第二絕緣層於該第一圖案化透明導電層及該第三圖案化導電層上；藉由一第四光罩於該元件區的部分該第二圖案化導電層上形成貫穿該第二絕緣層的至少一接觸窗；以及藉由一第五光罩形成一第二圖案化透明導電層，且部分的該第二圖案化透明導電層填入該至少一接觸窗，其中填入該至少一接觸窗的部分的該第二圖案化透明導電層直接接觸部分的該第一圖案化透明導電層及部分的該第三圖案化導電層；或填入該至少一接觸窗的部分的該第二圖案化透明導電層直接接觸部分的該第一圖案化透明導電層且不直接接觸該第三圖案化導電層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107143417A TWI729328B (zh) | 2018-12-04 | 2018-12-04 | 陣列基板及其製造方法 |
| CN201910511800.2A CN110211929A (zh) | 2018-12-04 | 2019-06-13 | 阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107143417A TWI729328B (zh) | 2018-12-04 | 2018-12-04 | 陣列基板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202022464A TW202022464A (zh) | 2020-06-16 |
| TWI729328B true TWI729328B (zh) | 2021-06-01 |
Family
ID=67792694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107143417A TWI729328B (zh) | 2018-12-04 | 2018-12-04 | 陣列基板及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110211929A (zh) |
| TW (1) | TWI729328B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111367129A (zh) * | 2020-04-09 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 扇出走线结构及显示面板 |
| CN111446264B (zh) * | 2020-04-15 | 2023-03-24 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| TWI844800B (zh) * | 2021-10-12 | 2024-06-11 | 友達光電股份有限公司 | 電路基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201120508A (en) * | 2009-12-11 | 2011-06-16 | Century Display Shenzhen Co | A fan-out circuit of the array substrate |
| CN107808886A (zh) * | 2017-11-01 | 2018-03-16 | 京东方科技集团股份有限公司 | 过孔连接结构及制造方法、阵列基板及制造方法、显示装置 |
| CN108873508A (zh) * | 2018-06-19 | 2018-11-23 | 友达光电股份有限公司 | 阵列基板的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569186B (zh) * | 2010-12-17 | 2014-05-28 | 群创光电股份有限公司 | 阵列基板及其形成方法 |
-
2018
- 2018-12-04 TW TW107143417A patent/TWI729328B/zh active
-
2019
- 2019-06-13 CN CN201910511800.2A patent/CN110211929A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201120508A (en) * | 2009-12-11 | 2011-06-16 | Century Display Shenzhen Co | A fan-out circuit of the array substrate |
| CN107808886A (zh) * | 2017-11-01 | 2018-03-16 | 京东方科技集团股份有限公司 | 过孔连接结构及制造方法、阵列基板及制造方法、显示装置 |
| CN108873508A (zh) * | 2018-06-19 | 2018-11-23 | 友达光电股份有限公司 | 阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110211929A (zh) | 2019-09-06 |
| TW202022464A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11506948B2 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
| US10600812B2 (en) | Manufacturing method of array substrate | |
| TWI729328B (zh) | 陣列基板及其製造方法 | |
| WO2014012334A1 (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
| WO2017071233A1 (zh) | 制作阵列基板的方法和阵列基板 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| US8664661B2 (en) | Thin film transistor, method of fabricating thin film transistor and pixel structure | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| WO2014146358A1 (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| CN109166865A (zh) | 阵列基板及其制造方法、显示面板 | |
| CN102427061A (zh) | 有源矩阵有机发光显示器的阵列基板制造方法 | |
| WO2015010404A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| WO2021026990A1 (zh) | 一种阵列基板及其制作方法 | |
| WO2019095562A1 (zh) | Tft基板的制作方法 | |
| WO2017049885A1 (zh) | 阵列基板的制备方法、阵列基板和显示装置 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| WO2019071824A1 (zh) | 显示面板及其制造方法 | |
| CN109212854B (zh) | 一种ltps阵列基板的制造方法 | |
| JP4504335B2 (ja) | ピクセル構造を作製するための方法 | |
| CN107454979B (zh) | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 | |
| CN107946367B (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| CN111180396A (zh) | 一种氧化物半导体基板结构及制作方法 | |
| CN109300849B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制造方法 | |
| KR20080004989A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 |