TWI747288B - 晶片 - Google Patents

Abstract

本發明提供了一種晶片。晶片包括可撓基板、薄膜電晶體、重佈線層、第一電力軌線層及第二電力軌線層。薄膜電晶體設置於可撓基板上。重佈線層設置於薄膜電晶體上方。第一電力軌線層設置於重佈線層上方，第一電力軌線層用以提供第一電壓至薄膜電晶體。第二電力軌線層設置於第一電力軌線層上方，第二電力軌線層用以提供第二電壓至薄膜電晶體，其中第二電力軌線層以網格形狀設置。

Description

晶片

本發明是有關於一種晶片，且特別是有關於一種具有可撓基板的晶片。

現有技術中，應用於可撓基板的晶片為了避免晶片在重複撓曲的過程中產生崩裂，晶片中無法設置多層的金屬走線結構。在此情況下，較少層的金屬走線導致晶片中的電晶體密度下降，以及晶片的製造成本上升。

本發明提供一種晶片，應用於可撓基板。晶片中可設置多層金屬走線結構，且同時避免因為多層金屬走線結構所產生的崩裂風險。

本發明的一種晶片包括可撓基板、薄膜電晶體、重佈線層、第一電力軌線層及第二電力軌線層。薄膜電晶體設置於可撓基板上。重佈線層設置於薄膜電晶體上方。第一電力軌線層設置於重佈線層上方，第一電力軌線層用以提供第一電壓至薄膜電晶 體。第二電力軌線層設置於第一電力軌線層上方，第二電力軌線層用以提供第二電壓至薄膜電晶體，其中第二電力軌線層以網格形狀設置。

基於上述，晶片中透過網格形狀設置多層金屬走線結構，使晶片可有效降低崩裂風險，因此進一步提升晶片中的電晶體密度，並降低晶片的製造成本。

1a、1b:晶片

10:可撓基板

11、11a、11b:薄膜電晶體

12:重佈線層

12v、13v、14v、15v:通孔

13、13i~13k、14、14a~14k:電力軌線層

15:天線

圖1A為本發明實施例一晶片的剖面示意圖。

圖1B為本發明另一實施例一晶片的剖面示意圖。

圖2A~2D為本發明實施例的電力軌線層由垂直方向上向下看的俯視示意圖。

圖3A~3D為本發明實施例電力軌線層的設置示意圖。

圖4A為本發明一實施例電力軌線層的設置示意圖。

圖4B為本發明一實施例電力軌線層的設置示意圖。

圖4C為本發明一實施例電力軌線層的設置示意圖。

圖1A為本發明實施例一晶片1a的剖面示意圖。晶片1a包含有可撓基板10、薄膜電晶體(Thin Film Transistor，TFT)11、重佈線層12及電力軌線層13、14。圖1A中所繪示的晶片1a中， 薄膜電晶體11的數量及配置關係可依據不同的設計需求調整，本發明不以此限。薄膜電晶體11設置於可撓基板10上。重佈線層12設置於薄膜電晶體11上。電力軌線層13設置於重佈線層12上。電力軌線層14設置於電力軌線層13上。整體而言，透過將電力軌線層13、14設置於重佈線層12上，晶片1a可有效的提高晶片1a中的電晶體密度，且降低晶片1a所需求的面積，故晶片1a可有效降低製造成本。

詳細而言，可撓基板10具有可彎折的特性，可撓基板10可由例如為聚醯亞胺(Polyimide，PI)的材料所製成。可撓基板10的可彎曲率半徑小於一預設曲率半徑。在一實施例中，可撓基板10的可彎曲率半徑可小於25毫米(millimeter，mm)。由於在晶片1a中，可撓基板10的成本佔了晶片1a的大部分製造成本，因此降低晶片1a中可撓基板10的面積，即可有效改善晶片1a的製造成本。

薄膜電晶體11設置於可撓基板上。薄膜電晶體11可用來實現晶片1a中的運算或其他操作功能。重佈線層12設置於薄膜電晶體11的上方，重佈線層12與薄膜電晶體11之間可設置有通孔12v，通孔12v可提供重佈線層12電性連接至薄膜電晶體11。重佈線層12經圖案化配置以設置有走線結構，故依據重佈線層12及通孔12v所提供的連接關係，薄膜電晶體11可被用來進行預先程式化的運算操作。在一實施例中，重佈線層12可由金、銀、銅、鎳、氧化銦錫(Indium Tin Oxide，ITO)或其他適合的材料及其 組合所製成。

電力軌線層13設置於重佈線層12上方。電力軌線層13可連接至晶片1a的外接墊片或電源電路以取得第一電壓(例如為接地電壓)。電力軌線層13與薄膜電晶體11之間可設置有通孔13v，通孔13v可提供電力軌線層13至薄膜電晶體11的電性連接。電力軌線層13上經圖案化配置以設置有走線結構，因此，透過電力軌線層13及通孔13v，薄膜電晶體11可接收操作所需的第一電壓(例如為接地電壓)。在一實施例中，電力軌線層13可由金、銀、銅、鎳、氧化銦錫或其他適合的材料及其組合所製成。

電力軌線層14設置於電力軌線層13上方。電力軌線層14可連接至晶片1a的外接墊片或電源電路以取得第二電壓(例如為操作電壓)。電力軌線層14與薄膜電晶體11之間可設置有通孔14v，通孔14v可提供電力軌線層14至薄膜電晶體11的電性連接。電力軌線層14上經圖案化配置具有圖案化的走線結構，因此，透過電力軌線層14及通孔14v，薄膜電晶體11可接收操作所需的第二電壓(例如為操作電壓)。在一實施例中，電力軌線層14可由金、銀、銅、鎳、氧化銦錫或其他適合的材料及其組合所製成。

進一步，由於晶片1a具有可撓性且具有多層結構，為了改善晶片1a的可撓性，晶片1a中的電力軌線層14是透過網格形狀而設置。如此一來，晶片1a在製程的均勻度以及表面平整度上，都會具有更好的一致性。換言之，網格形狀的電力軌線層14可提供晶片1a更佳的撓曲性，避免晶片1a中產生崩裂(Crack)。

雖然在圖1A中繪示的剖面示意圖中，通孔12v、13v、14v為互相重疊，但本領域具通常知識者可知，通孔12v、13v、14v在晶片1a的垂直方向由上向下觀察時可為互相分離的結構。因此，重佈線層12、電力軌線層13、14可透過通孔12v、13v、14v所具有的互相獨立的路徑，進而電性連接至薄膜電晶體11。

因此，透過在重佈線層12上額外設置電力軌線層13、14，透過將電力軌線層13、14以垂直分層的結構設置，可有效避免將電力軌線設置在重佈線層12中，所導致的重佈線層12面積過大的問題。也就是說，晶片1a透過額外設置電力軌線層13、14可有效降低晶片1a中的薄膜電晶體11中的間隔距離，增加晶片1a中薄膜電晶體11的密度，同時降低晶片1a所需的可撓基板10面積。故晶片1a的製造成本可有效地被降低。

圖1B為本發明另一實施例一晶片1b的剖面示意圖。圖1B所繪示的晶片1b相似於圖1A所繪示的晶片1a，故相同元件沿用相同符號標示，且相同元件的敘述請參考上方的相關段落，於此不再贅述。晶片1b與晶片1a的差別在於，晶片1b在電力軌線層14上方還設置有天線15。

詳細而言，在某些實施例中，晶片1b必須設置天線結構來滿足特定系統需求。在本實施例中，天線15設置於電力軌線層14的上方。天線15與薄膜電晶體11之間可設置有通孔15v，通孔15v可提供天線15至薄膜電晶體11的電性連接。天線15上經圖案化配置具有圖案化的天線結構，因此，天線15上的天線結構 可用來提供薄膜電晶體11進行接收及發送訊號。在一實施例中，天線15可由金、銀、銅、鎳、氧化銦錫或其他適合的材料及其組合所製成。

進一步，天線15可用於提供晶片1b進行無線訊號的接收或發送，故天線15上所收發的訊號頻率相較於大部分薄膜電晶體11所操作的訊號為高頻。而在晶片1b中，由於設置有重佈線層12、電力軌線層13、14，天線15與薄膜電晶體11之間的距離可以被有效地拉大，在一實施例中，天線15至薄膜電晶體11的距離大於13微米(micrometer，um)，故可有效降低天線15的高頻訊號對薄膜電晶體11操作訊號的干擾。另一方面，由於電力軌線層13、14上分別被提供了直流的第一電壓(例如為接地電壓)及第二電壓(例如為操作電壓)，電力軌線層13、14可提供天線15與薄膜電晶體11之間良好的訊號屏蔽，故晶片1b可有效抵抗天線15耦合至薄膜電晶體11的高頻雜訊。

簡言之，晶片1b中透過薄膜電晶體11、重佈線層12、電力軌線層13、14及天線15的結構設置，可有效改善晶片1b的訊號完整性(Signal Integrity)。故晶片1b除了可有效地降低製造成本之外，還可顯著地改善訊號完整性。

圖2A~2D為本發明多個實施例的電力軌線層14a~14d由垂直方向上向下看的俯視示意圖。詳細而言，電力軌線層14a~14d可應用於圖1A、1B所繪示的晶片1a、1b。電力軌線層14a~14d可具有較大的面積。且因應不同晶片的設計需求，電力軌線 層14a~14d可具有不同的網格形狀。

如圖2A所示，電力軌線層14a的網格形狀具有矩形的外輪廓，而外輪廓內則是鋪設有直行交錯的電力軌線，並於內側形成多個矩形狀的網格孔洞，形成網格形狀的電力軌線14a。

如圖2B所示，電力軌線層14b可在矩形輪廓的電力軌線中以第一間隔設置平行於第一方向(例如為橫向方向)的多條電力軌線，且在矩形輪廓的電力軌線中的第二方向(例如為直向方向)可設置有一個或多個的矩形電力軌線，貫穿出整體的矩形輪廓，進而形成網格形狀的電力軌線14b。

如圖2C所示，電力軌線層14c可具有多個矩形的電力軌線，而矩形輪廓的電力軌線彼此互相交錯設置，形成網格形狀的電力軌線14c。

如圖2D所示，電力軌線層14d可在第一方向(例如為橫向方向)以第一間隔規律地設置多條具有較大寬度的電力軌線，且在第二方向上(例如為直向方向)以第二間隔規律地設置具有較小寬度的矩形電力軌線，進而形成網格形狀的電力軌線14d。

因此，在晶片1a/1b中透過網格形狀來設置電力軌線層14a~14d，可改善晶片1a/1b的製程均勻度以及表面平整度，使晶片1a/1b具有較佳的可撓曲性。另一方面，透過網格形狀設置的電力軌線層14a~14d，電力軌線的設置密度且電力軌線的電容性可被加大，進而有效地降低晶片1a/1b中第二電壓(例如為操作電壓)的擾動，改善晶片1a/1b的訊號品質。簡言之，透過電力軌線層 14a~14d上以網格形狀設置電力軌線，可在增加電力軌線層14a~14d的鋪設密度且改善晶片1a/1b的訊號品質的情況下，提供晶片1a/1b適應於不同設計需求，增加晶片1a/1b的設計彈性。

圖3A為本發明實施例一電力軌線層14e的設置示意圖。圖3A中省略了晶片1a/1b中的部分構件，以方便理解電力軌線層14e的設置。在此實施例中，薄膜電晶體11可形成電路區塊B1~B4。在電路區塊B1上方的電力軌線層14e可為封閉平面。另外，在電路區塊B2上方的電力軌線層14e可具有開口，以暴露電路區塊B2。在電路區塊B3、B4上方的電力軌線層14e可具有網格形狀，以部分遮蓋電路區塊B3、B4。也就是說，由電力軌線層14e的垂直上方向下觀察時，電路區塊B1可完全被電力軌線層14e所覆蓋，電路區塊B2可被顯露，電路區塊B3、B4則可部分地被電力軌線層14e所遮蓋。因此，因應於不同的設計考量，例如說電路區塊B1的結構需要被遮蓋以較佳地保護電路結構的實施方式，或者電路區塊B2的結構需要較低的雜訊干擾，不欲被電力軌線層14e遮蓋。在上述情況下，電力軌線層14e可彈性地依據電力區塊B1~B4的不同需求來進行多樣化地設置。

圖3B、3C為本發明實施例電力軌線層14f、14g的設置示意圖。圖3B、3C中省略了晶片1a/1b中的部分構件，以方便理解電力軌線層14f、14g的設置。在圖3B、3C中，薄膜電晶體11可被分為薄膜電晶體11a及薄膜電晶體11b，且薄膜電晶體11a及薄膜電晶體11b分別具有不同的第一導電型態及第二導電型態。 舉例而言，薄膜電晶體11a可為N型薄膜電晶體，且具有低電壓導通的導電型態。薄膜電晶體11b可為P型薄膜電晶體，且具有高電壓導通的導電型態。圖3B中所繪示的電力軌線層14f的結構相似於圖2B所繪示的電力軌線層14b。圖3C中所繪示的電力軌線層14g的結構相似於圖2C所繪示的電力軌線層14c。在此實施例中，電力軌線層14f、14g可部分遮蓋於薄膜電晶體11a、11b上。更精確而言，電力軌線層14f、14g可遮蓋於薄膜電晶體11a、11b的汲極(Drain)區及源極(Source)區上方，並暴露薄膜電晶體11a、11b的閘極(Gate)區。如此一來，電力軌線層14f、14g在保護電路結構的同時，亦可避免薄膜電晶體11a、11b的閘極分別與電力軌線層14f、14g之間產生過大的寄生電容，進而影響薄膜電晶體11a、11b的訊號品質。

圖3D為本發明實施例一電力軌線層14h的設置示意圖。圖3D中所繪示的電力軌線層14h的結構相似於圖2D所繪示的電力軌線層14d。在此實施例中，電力軌線層14h可完全遮蓋薄膜電晶體11a、11b上，因此電力軌線層14h對於晶片1a/1b中的電路結構可達到更佳的保護效果。

雖然圖2A~2D及3A~3D僅針對電力軌線層14a~14h進行說明，但本發明不限於此。也就是說，晶片1a/1b中的電力軌線層13亦可以網格形狀而設置，進而達成與電力軌線層14a~14h相似的功效。

圖4A為本發明一實施例電力軌線層13i、14i的設置示意 圖。電力軌線層13i可用來傳遞第一電壓(例如為接地電壓)至晶片1a/1b，電力軌線層14i可用來傳遞第二電壓(例如為操作電壓)至晶片1a/1b。在圖4A所繪示的實施例中，電力軌線層13i、14i由垂直上方向下觀察時，電力軌線層13i、14i可為互相交錯設置。電力軌線層13i覆蓋於具有第一導電型態的薄膜電晶體11a(未繪示於圖4A中)上方，電力軌線層13i可透過通孔13v將第一電壓傳遞至具有第一導電型態的薄膜電晶體11a。電力軌線層14i覆蓋於具有第二導電型態的薄膜電晶體11b(未繪示於圖4A中)上方，電力軌線層14i可透過通孔14v將第二電壓傳遞至具有第二導電型態的薄膜電晶體11b。

圖4B為本發明一實施例電力軌線層13j、14j的設置示意圖。在圖4B所繪示的實施例中，電力軌線層13j覆蓋於具有第一導電型態的薄膜電晶體11a上方，電力軌線層13j可透過通孔13v將第一電壓傳遞至具有第一導電型態的薄膜電晶體11a(未繪示於圖4B中)。電力軌線層14j覆蓋於所有的薄膜電晶體11a、11b(未繪示於圖4B中)上方，電力軌線層14j可透過通孔14j將第二電壓傳遞至具有第二導電型態的薄膜電晶體11b。

圖4C為本發明一實施例電力軌線層13k、14k的設置示意圖。圖4C所繪示的電力軌線層13k、14k分別相似於圖4B所繪示的電力軌線層13j、14j，只是在圖4C中，電力軌線層14k在透過通孔14v將第二電壓傳遞至薄膜電晶體11b的路徑上，可額外設置有電力軌線層13’。電力軌線層13’可與電力軌線層13k設置 於相同結構層上，但電力軌線層13’不會電性連接至電力軌線層13k。因此，在圖4C所繪示的實施例中，電力軌線層13k覆蓋於具有第一導電型態的薄膜電晶體11a上方，電力軌線層13k可透過通孔13v將第一電壓傳遞至具有第一導電型態的薄膜電晶體11a(未繪示於圖4C中)。電力軌線層13’覆蓋於具有第二導電型態的薄膜電晶體11b上方。電力軌線層14k覆蓋於所有的薄膜電晶體11a、11b(未繪示於圖4B中)上方，電力軌線層14j可透過通孔14j及電力軌線層13’將第二電壓傳遞至具有第二導電型態的薄膜電晶體11b。

綜上所述，本發明的晶片中透過網格形狀設置多層金屬走線結構，使晶片可有效降低崩裂風險，因此進一步提升晶片中的電晶體密度，並降低晶片的製造成本。

1a:晶片

10:可撓基板

11:薄膜電晶體

12:重佈線層

12v、13v、14v:通孔

13、14:電力軌線層

Claims (13)

1. 一種晶片，包括：一可撓基板；多個薄膜電晶體，設置於該可撓基板上；一重佈線層，設置於該些薄膜電晶體上方；一第一電力軌線層，設置於該重佈線層上方，用以提供一第一電壓至該些薄膜電晶體的多個第一薄膜電晶體；以及一第二電力軌線層，設置於該第一電力軌線層上方，用以提供一第二電壓至該些薄膜電晶體的多個第二薄膜電晶體，其中該第二電力軌線層以網格形狀設置。
2. 如請求項1所述的晶片，還包含一天線，設置於該第二電力軌線層上方，其中該天線耦接至該些薄膜電晶體。
3. 如請求項1所述的晶片，其中該天線至該些薄膜電晶體的距離大於13微米(micrometer，um)。
4. 如請求項1所述的晶片，其中該可撓基板的可彎曲率半徑小於一預設曲率半徑。
5. 如請求項1所述的晶片，其中該可撓基板包含聚醯亞胺(Polyimide，PI)。
6. 如請求項1所述的晶片，其中在該晶片的一垂直投影中，該第二電力軌線層至少部分覆蓋於該些薄膜電晶體。
7. 如請求項6所述的晶片，其中該第二電力軌線層覆蓋該些薄膜電晶體的汲極區及源極區。
8. 如請求項6所述的晶片，其中該些薄膜電晶體形成多個電路區塊，該第二電力軌線層覆蓋該些電路區塊中的一第一電路區塊。
9. 如請求項6所述的晶片，其中該些第一薄膜電晶體具有一第一導電型態，該些第二薄膜電晶體具有一第二導電型態，該第一導電型態與該第二導電型態互補。
10. 如請求項9所述的晶片，其中該第一電力軌線層覆蓋該些第一薄膜電晶體，該第二電力軌線層覆蓋該些第二薄膜電晶體。
11. 如請求項10所述的晶片，其中該第一電力軌線層及該第二電力軌線層交錯設置。
12. 如請求項9所述的晶片，其中該第一電力軌線層覆蓋該些第一薄膜電晶體，該第二電力軌線層覆蓋所有的該些薄膜電晶體。
13. 如請求項6所述的晶片，其中該第一電力軌線層覆蓋所有的該些薄膜電晶體，該第二電力軌線層覆蓋所有的該些薄膜電晶體。

Images