CN108735805A - 低接触电阻石墨烯装置集成 - Google Patents

低接触电阻石墨烯装置集成 Download PDF

Info

Publication number
CN108735805A
CN108735805A CN201810380338.2A CN201810380338A CN108735805A CN 108735805 A CN108735805 A CN 108735805A CN 201810380338 A CN201810380338 A CN 201810380338A CN 108735805 A CN108735805 A CN 108735805A
Authority
CN
China
Prior art keywords
layer
doped carbon
metal layer
metal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810380338.2A
Other languages
English (en)
Inventor
路易吉·科隆博
阿尔莎娜·韦努戈帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108735805A publication Critical patent/CN108735805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及低接触电阻石墨烯装置集成。一种电子装置(100)具有带有一或多个石墨烯原子层的石墨烯层(106)，具有包含直接位于所述石墨烯层(106)上的掺杂碳的金属层(110)的低电阻触点。所述电子装置(100)是通过在所述电子装置(100)的衬底层(102)上形成掺杂碳的金属层(110)而形成。随后将所述掺杂碳的金属层(110)加热到一温度且随后进行冷却，在所述温度以上所述掺杂碳的金属层(110)中的碳(114)变得移动。所述掺杂碳的金属层(110)中的所述碳(114)在所述掺杂碳的金属层(110)下方并在所述衬底层(102)上方形成所述石墨烯层(106)。从接触区域以外的区域移除所述掺杂碳的金属层(110)，从而留下所述接触区域中的所述掺杂碳的金属层(110)以提供到所述石墨烯层(106)的接触层。

Description

低接触电阻石墨烯装置集成
技术领域
本发明涉及电子装置的领域。更明确地说，本发明涉及电子装置中的石墨烯层。
背景技术
石墨烯具有对于电子装置的组件来说合意的性质，例如高电子迁移率、高电流载运 容量、高导热率及双极行为。石墨烯的成功集成需要以与使用常规材料及过程的替代结构相比具有竞争性的制作成本提供相对无缺陷的石墨烯层及到石墨烯层的低电阻触点 的过程。已花费许多努力来追求这些目标，但以商业上可行的方式将石墨烯集成于电子 装置中仍成问题。
发明内容
下文呈现简化发明内容，以便提供对本发明的一或多个方面的基本理解。此发明内 容并非本发明的扩展性概述，且既不打算识别本发明的关键或紧要元件，也不打算划定其范围。相反，本发明内容的主要目的为以简化形式呈现本发明的一些概念作为稍后所 呈现的更详细描述的前言。
一种形成包含具有低电阻触点的石墨烯层的电子装置的方法包含在所述电子装置 的衬底层上形成掺杂碳的金属层。随后将所述掺杂碳的金属层加热到一温度，在所述温度以上所述掺杂碳的金属层中的碳处于饱和浓度。随后将所述掺杂碳的金属层冷却以在所述掺杂碳的金属层的直接邻近于所述衬底层的底部表面处形成包含一或多个石墨烯 原子层的石墨烯层。从接触区域以外的区域移除所述掺杂碳的金属层，从而留下所述接 触区域中的所述掺杂碳的金属层以提供到所述石墨烯层的低电阻接触层。还揭示一种电 子装置，其包含具有带有掺杂碳的金属的接触层的石墨烯层。
附图说明
图1是具有石墨烯层及石墨烯层上的掺杂碳的金属接触层的实例性电子装置的横截 面。
图2A到2I是以实例性形成方法的连续阶段描绘的包含具有掺杂碳的金属接触层的 石墨烯层的电子装置的横截面。
图3A到3G是以另一实例性形成方法的连续阶段描绘的包含具有掺杂碳的金属接触层的石墨烯层的电子装置的横截面。
图4描绘形成掺杂碳的金属层的另一方法，其用于形成具有带有掺杂碳的接触层的 石墨烯层的电子装置的过程。
图5是具有石墨烯层及石墨烯层上的掺杂碳的金属接触层的另一实例性电子装置的 横截面。
具体实施方式
参考附图描述本发明。所述图未按比例绘制且仅经提供以图解说明本发明。下文参 考用于图解说明的实例性应用来描述本发明的数个方面。应理解，陈述众多特定细节、关系及方法以提供对本发明的理解。本发明不限于动作或事件的所图解说明次序，因为 一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，并非需要所有所图 解说明动作或事件来实施根据本发明的方法。
注意，可在本发明中使用例如顶部、底部、上方及下方等术语。这些术语不应解释为限制结构或元件的位置或定向，而是应用于提供结构或元件之间的空间关系。
出于本发明的目的，将理解，如果将一元件称为“位于”另一元件“上”或“位于” 另一元件“上方”，那么所述元件可直接位于所述另一元件上或直接位于所述另一元件 上方，或者可存在介入元件。如果将一元件称为“直接位于”另一元件“上”或“直接 位于”另一元件“上方”，那么应理解，不存在其它有意安置的介入元件。
图1是具有石墨烯层及位于石墨烯层上的掺杂碳的金属接触层的实例性电子装置的 横截面。举例来说，电子装置100可为集成电路、离散电子组件(例如电阻器、电容器或天线)、电子显示部件(例如发光二极管屏幕)、电子换能器(例如扬声器或致动器)，或者 电子传感器。电子装置100具有衬底层102，衬底层102可包含延伸到衬底层102的顶 部表面104的电介质材料。举例来说，所述电介质材料可包含二氧化硅、基于二氧化硅 的材料、氮化硅、氧化铝、陶瓷、硅酮聚合物或有机聚合物。衬底层102可安置于例如 硅、碳化硅、砷化镓、氮化镓、碲化镉、钙钛矿或石墨烯等电子材料上方。电子装置100 包含安置于顶部表面104上方的石墨烯层106。包含一或多个石墨烯原子层的石墨烯层106提供电子装置100的组件108的导电部件。出于本发明的目的，术语“石墨烯原子 层”应理解为指一个原子厚的石墨烯层。在当前实例中，组件108实施为场效应晶体管 108，且石墨烯层106为场效应晶体管108提供沟道层。使用石墨烯层106的组件108 的其它实施方案(例如电阻器、电容器或传感器)在当前实例的范围内。掺杂碳的金属接 触层110直接安置于石墨烯层106上。接触层110不延伸于整个石墨烯层106上方。举 例来说，接触层110可包含钴、镍、铜、钌、铑、钯、银、铼、铱、铂、金或其任一组 合。这些金属并非穷尽性列表，且是以实例的方式提供。适合于掺入碳以在石墨烯层上 形成接触层的其它金属在当前实例的范围内。接触层110可包含两种或多于两种不同金 属的均质合金或混合物，例如镍铜合金。接触层110可包含具有不同金属的两个或多于 两个层的分层结构。图1中通过圆圈在接触层110中示意性地描绘碳原子114。掺杂碳 的金属中的碳原子114的浓度可为百万分之几到数个原子百分比，其可大约等于在形成 石墨烯层106所处的温度下金属中的碳的饱和浓度。举例来说，钴、镍、钯及铼具有比 银、金及铜高的碳饱和浓度。举例来说，形成石墨烯层106所处的温度可为大约400℃到大约1100℃。在低于大约400℃的温度下，碳原子114可能不具有充足迁移率来形成 石墨烯层106。在高于大约1100℃的温度下，可发生掺杂碳的金属的降级(例如到衬底层 102的粘附力的损失)，或可发生电子装置100的材料及组件的降级。接触层110的平均 厚度112也可取决于在形成石墨烯层106所处的温度下金属中的碳的饱和浓度。具有在 1原子百分比到3原子百分比范围内的碳饱和浓度的金属可具有在50纳米到500纳米的 范围内的平均厚度112。具有较低碳饱和浓度的金属的平均厚度112可具有对应较大值。 接触层110与石墨烯层106之间的接触电阻率可小于10-7ohm cm2。在当前实例中，接 触层110为场效应晶体管108提供源极及漏极端子，场效应晶体管108包含接触层110 及栅极结构118。
上部电介质层116安置于衬底层102及场效应晶体管108上方。举例来说，上部电介质层116可包含氮化硅衬里、基于二氧化硅的材料(例如硼磷硅酸盐玻璃(BPSG))的主 要层及氮化硅或氧氮化硅顶盖层。场效应晶体管108的栅极结构118安置于接触层110 之间在石墨烯层106上的上部电介质层116中。栅极结构118包含栅极电介质层120， 栅极电介质层120包含高k电介质材料，例如氧化铪、氧化锆等等。栅极122安置于栅 极电介质层120上。栅极122可包含衬里124、功函数层126及填充层128，如图1中 所描绘。或者，栅极122可具有多晶硅、金属硅化物、氮化钛或者例如镍、钴或钌等元 素金属的均质结构。用于栅极122的其它结构在当前实例的范围内。在当前实例中，垂 直触点130是穿过上部电介质层116而安置，从而直接连接到接触层110。出于本发明 的目的，术语“垂直”应理解为指垂直于电子装置100的当前顶部表面的平面的方向。 在当前实例的一个实施方案中，垂直触点130可包含钛及氮化钛或氮化钽的衬里132以 及钨填充金属134。在另一实施方案中，垂直触点130可包含钽或氮化钽的衬里132以 及铜填充金属134。在又一实施方案中，垂直触点130可包含碳纳米管、石墨烯或石墨 材料。在当前实例的一个版本中，垂直触点130可具有与到电子装置100的有源组件的 触点相同的结构及组合物。在另一版本中，垂直触点130可具有与到电子装置100的横 向互连件的通路相同的结构及组合物。接触层110与石墨烯层106之间的接触电阻率的 低值可提供用于场效应晶体管108的驱动电流的所要值。
图2A到2I是以实例性形成方法的连续阶段描绘的包含具有掺杂碳的金属接触层的 石墨烯层的电子装置的横截面。参考图2A，电子装置200具有衬底层202。衬底层202 可包含延伸到衬底层202的顶部表面204的电介质材料。在顶部表面204上方形成金属 层236。在当前实例中，金属层236可基本上不含碳，即，紧跟在形成之后金属层236 中碳的浓度可小于百万分之几。金属层236包含适合于随后形成石墨烯的金属，例如钴、 镍、铜、钌、铑、钯、银、铼、铱、铂、金或其任一组合。如参考图1所解释，这些金 属并非穷尽性列表，且是以实例的方式提供。现在已知或此后将认识到的其它金属在当 前实例的范围内。金属层236可包含两种或多于两种不同金属的均质合金或混合物。金 属层236可包含具有不同金属的两个或多于两个层的分层结构，例如铜/镍/铜堆叠。可 例如通过溅射过程、蒸发过程、化学气相沉积(CVD)过程或原子层沉积(ALD)过程而形 成金属层236。金属层236的厚度238受在随后形成石墨烯层所处的温度下金属层236 中的碳的饱和浓度影响。在当前实例中，将在升高的温度下将碳引入到金属层236中。 必须将充足碳引入到金属层236中以为图2C的随后形成的石墨烯层206提供碳原子。 针对主要包含具有碳的高饱和浓度的金属(例如钴、镍、铼、及/或钯)的金属层236的例 子，厚度238可为例如50纳米到500纳米。针对主要包含具有碳的较低饱和浓度的金 属(例如银、铜、金或铂)的金属层236的例子，厚度238可大于500纳米。
参考图2B，将图2B中通过圆圈示意性地表示的碳原子214引入到图2A的金属层236中以在衬底层202的顶部表面204上方形成掺杂碳的金属层240。在当前实例中， 可通过将金属层236加热同时使含碳试剂气体(在图2B中表示为“含碳试剂气体”)在金 属层236上方流动而将碳原子214引入到金属层236中。可将金属层236加热到例如大 约400℃到大约1100℃的温度。通过加热过程242将金属层236加热。在当前实例的一 些版本中，可将电子装置200安置于晶片熔炉或能够进行分批操作的其它设备中，从而 提供低过程成本。在当前实例的其它版本中，可将电子装置200安置于具有经加热衬底 卡盘的化学气相沉积(CVD)室中，从而提供高水平的过程控制。在当前实例的又一些版 本中，可将电子装置200安置于具有辐射热源的快速热处理器(RTP)室中，从而提供高 吞吐量。含碳试剂气体可包含甲烷、乙烷、丙烷或其它烷烃，乙醇、丙醇或其它醇，或 者芳香族试剂，例如樟脑。其它含碳试剂气体在当前实例的范围内。继续加热过程242 且使含碳试剂气体在金属层236上方流动直到在所要温度下在掺杂碳的金属层240中获 得碳原子214的所要浓度为止。至少大约400℃的温度提供金属层236中碳原子214的 充分迁移率。碳原子214的所要浓度可接近于在引入碳原子214时在掺杂碳的金属层240 的所要温度下的碳饱和浓度。碳饱和浓度取决于金属层236的金属组合物且取决于掺杂 碳的金属层240的温度。通常，碳饱和浓度随掺杂碳的金属层240的温度增加而增加。 通过增加掺杂碳的金属层240的温度而促进对碳原子214的浓度的过程控制。然而，所 述温度受避免电子装置200的现有组件及材料的降级的需要的限制。在当前实例的其中 现有组件及材料不含塑料、晶体管、金属互连件等等的版本中，所述温度可扩展到大约 1100℃。温度敏感材料或组件的存在可需要经降低温度。在获得碳原子214的所要浓度 之后，含碳试剂气体的流动停止。
参考图2C，通过降低由加热过程242提供的热功率而使掺杂碳的金属层240冷却。可通过突然关断热功率或通过以例如1℃/分钟到150℃/秒的冷却速率减小热功率(如图2C中示意性地指示)而使掺杂碳的金属层240冷却。在1℃/分钟到10℃/分钟的范围内的 较低冷却速率可适用于在能够进行分批操作的熔炉设备中执行的当前实例的版本。在10 ℃/分钟到1℃/秒的范围内的中等冷却速率可适用于在具有经加热衬底卡盘的CVD室中 执行的当前实例的版本。在1℃/秒到150℃/秒的范围内的较高冷却速率可适用于在具有 辐射热源的RTP室中执行的当前实例的版本。随着掺杂碳的金属层240冷却，掺杂碳的 金属层240的碳饱和浓度下降到低于掺杂碳的金属层240的实际碳浓度，同时在掺杂碳 的金属层240的当前温度下，碳原子214仍是移动的。碳原子214的第一部分迁移到掺 杂碳的金属层240的与衬底层202的顶部表面204邻近的下部表面且在顶部表面204上 方并在掺杂碳的金属层240下方形成石墨烯层206。碳原子214的第二部分迁移到掺杂 碳的金属层240的上部表面且形成定位成与石墨烯层206相对的可丢弃石墨层244。可 丢弃石墨层244可包含石墨烯或其它石墨材料，且可包含其它形式的碳。
参考图2D，在当前实例中，可任选地移除可丢弃石墨层244，从而使石墨烯层206上的掺杂碳的金属层240的至少一部分保持完整。可例如通过使用氧自由基的灰化过程246(如图2D中示意性地描绘)而移除可丢弃石墨层244。用于移除可丢弃石墨层244的 其它过程(例如使用臭氧的干式蚀刻过程)在当前实例的范围内。在移除可丢弃石墨层244 之后，掺杂碳的金属层240的顶部表面基本上不含石墨材料，即，掺杂碳的金属层240 的顶部表面上的石墨材料的量足够低以便不干扰形成到掺杂碳的金属层240的随后形成 的接触层的电连接。
参考图2E，在掺杂碳的金属层240上方形成石墨烯蚀刻掩模248，从而覆盖用于使用石墨烯层206的随后形成的组件的区域。举例来说，石墨烯蚀刻掩模248可包含通过 光刻过程形成的光致抗蚀剂，且还可包含抗反射层，例如底部抗反射涂层(BARC)。在另 一实例中，石墨烯蚀刻掩模248可包含硬掩模材料，例如氮化硅。在被石墨烯蚀刻掩模 248暴露之处移除掺杂碳的金属层240及石墨烯层206。可通过干式蚀刻过程250移除 掺杂碳的金属层240及石墨烯层206，所述干式蚀刻过程可包含使用卤素自由基作为氯 (Cl)自由基的反应性离子蚀刻(RIE)过程(图2E中示意性地描绘)。可通过湿式蚀刻过程移 除掺杂碳的金属层240及石墨烯层206。随后例如通过灰化过程移除石墨烯蚀刻掩模 248。在移除石墨烯蚀刻掩模248之后，掺杂碳的金属层240保持于石墨烯层206上方 的适当位置中。
参考图2F，在掺杂碳的金属层240上方形成接触蚀刻掩模252，从而覆盖用于掺杂碳的金属层240的随后形成的接触层的区域。接触蚀刻掩模252可包含通过光刻过程形 成的光致抗蚀剂。光致抗蚀剂可经历烘烤过程以改善到掺杂碳的金属层240的粘附力， 以便减少后续湿式蚀刻过程中的底切。
参考图2G，在被接触蚀刻掩模252暴露之处移除图2F的掺杂碳的金属层240，从 而留下接触蚀刻掩模252下方的剩余掺杂碳的金属层240以在石墨烯层206上提供接触 层210。执行移除掺杂碳的金属层240的过程以便使石墨烯层206保持基本上完整，即， 剩余石墨烯层206提供用于具有石墨烯层206的随后形成的组件的功能性。可使用湿式 蚀刻过程254来移除掺杂碳的金属层240，如图2G中所指示。举例来说，湿式蚀刻过 程254可包含有机溶剂中的硝酸、包含硝酸的水溶液、氯化铁(FeCl3)水溶液、高锰酸钾 (KMnO4)水溶液或氢氟酸稀水溶液。湿式蚀刻过程254可包含使用移除掺杂碳的金属层 240的一部分的硝酸水溶液或高锰酸钾水溶液，后续接着使用用以移除剩余掺杂碳的金 属层240同时降低下伏石墨烯层206的氧化的氢氟酸稀水溶液的定时蚀刻。在于被接触 蚀刻掩模252暴露之处移除掺杂碳的金属层240之后，例如通过基于溶剂的湿式过程移 除接触蚀刻掩模252以避免石墨烯层206的氧化。
参考图2H，在石墨烯层206上方形成组件208(在图2H中表示为场效应晶体管208)的栅极结构218。当前实例的栅极结构218可包含石墨烯层206上方的栅极电介质层220 及栅极电介质层220上方的栅极222。栅极结构218的其它实施方案在当前实例的范围 内。在衬底层202、石墨烯层206、栅极结构218及接触层210上方形成上部电介质层 216。上部电介质层216可包含一或多个电介质材料层，例如参考图1所揭示。上部电 介质层216有时称为金属前电介质(PMD)层216。穿过上部电介质层216形成接触孔256， 从而暴露接触层210。可例如通过使用氟自由基的RIE过程258形成接触孔256，如图 2H中示意性地指示。用于形成接触孔256的过程可移除接触层210的一部分，如图2H 中所描绘。接触层210有利地保护下伏石墨烯层206不因用于形成接触孔256的过程而 降级。
参考图2I，在接触孔256中形成垂直触点230以进行到接触层210的电连接。接触层提供垂直触点230与石墨烯层206之间的低电阻电连接。垂直触点230可具有衬里及 填充金属结构，这类似于图1的垂直触点130。垂直触点230的其它结构(例如实心填充 金属结构)在当前实例的范围内。
图3A到3G是以另一实例性形成方法的连续阶段描绘的包含具有掺杂碳的金属接触层的石墨烯层的电子装置的横截面。参考图3A，电子装置300具有衬底层302，衬底 层302具有顶部表面304。在顶部表面304上方形成可基本上不含碳的金属层336。金 属层336包含适合于随后形成石墨烯的金属，例如钴、镍、铜、钌、铑、钯、银、铼、 铱、铂、金或其任一组合。可例如通过参考图2A所揭示的过程而形成金属层336。举 例来说，金属层336的厚度338可为150纳米到250纳米。
参考图3B，将碳原子314植入到图3A的金属层336中以形成掺杂碳的金属层340。在当前实例中，在远非热平衡的条件下在相对低温度下将碳引入到金属层336中，从而 允许获得所要碳含量。将在接近热平衡的条件下形成随后形成的石墨烯层。因此，必须 引入充足碳以提供用于随后形成的石墨烯层以及随后形成的可丢弃石墨层的碳。单个石 墨烯原子层具有大约4×1015cm-2的碳原子密度。因此，所植入碳原子314的剂量可低达 1×1016cm-2以形成具有一个石墨烯原子层的石墨烯层。或者，所植入碳原子314的剂量 可超过6×1016cm-2以形成具有五个石墨烯原子层的石墨烯层。此外，所植入碳原子314 的剂量足以提供用于在形成石墨烯层之后保持在掺杂碳的金属层340中的碳原子314的 碳。
参考图3C，在掺杂碳的金属层340上方形成石墨烯蚀刻掩模348，从而覆盖用于随后形成的石墨烯层的区域。举例来说，石墨烯蚀刻掩模348可包含光致抗蚀剂及抗反射 层或可包含硬掩模材料。例如通过干式蚀刻过程350在被石墨烯蚀刻掩模348暴露之处 移除掺杂碳的金属层340。或者，可通过湿式蚀刻过程移除掺杂碳的金属层340。随后， 例如通过灰化过程而移除石墨烯蚀刻掩模348。在移除石墨烯蚀刻掩模348之后，掺杂 碳的金属层340保持于适当位置中。
参考图3D，通过加热过程342将掺杂碳的金属层340加热到例如大约400℃到大约1100℃的温度。加热过程342可为如图2B中示意性地描绘的辐射热过程342。替代地， 加热过程342可为晶片熔炉分批操作过程或单个衬底经加热卡盘操作过程。随着掺杂碳 的金属层340的温度上升，碳原子314变得充分移动以在掺杂碳的金属层340内扩散， 使得碳原子314溶解于掺杂碳的金属层340中。降低加热过程342，从而致使掺杂碳的 金属层340的温度下降。在加热及随后冷却掺杂碳的金属层340的此过程期间，碳原子 314的第一部分迁移到掺杂碳的金属层340的与衬底层302的顶部表面304邻近的下部 表面且在顶部表面304上方并在掺杂碳的金属层340下方形成石墨烯层306。碳原子314 的第二部分迁移到掺杂碳的金属层340的上部表面且形成定位成与石墨烯层306相对的 可丢弃石墨层344。
参考图3E，在可丢弃石墨层344上方形成接触蚀刻掩模352，从而覆盖用于掺杂碳的金属层340的随后形成的接触层的区域。接触蚀刻掩模352可包含通过光刻过程形成 的光致抗蚀剂。在当前实例中，可使用等离子体过程346在被接触蚀刻掩模352暴露之 处移除可丢弃石墨层344。可丢弃石墨层344比接触蚀刻掩模352薄得多，从而允许在 不使接触蚀刻掩模352显著降级的情况下移除可丢弃石墨层344。
参考图3F，在被接触蚀刻掩模352暴露之处移除图3E的掺杂碳的金属层340，从 而留下接触蚀刻掩模352下方的剩余掺杂碳的金属层340以在石墨烯层306上提供接触 层310。可使用湿式蚀刻过程354执行移除掺杂碳的金属层340的过程，如参考图2G 所揭示。在形成接触层310之后，移除接触蚀刻掩模352。
参考图3G，石墨烯层306及接触层310提供电子装置300的组件308的部件。在 当前实例中，将组件308表示为电阻器308，其中石墨烯层306提供电阻器308的主体。 在衬底层302上方及在组件308上方形成上部电介质层316。穿过上部电介质层316及 穿过可丢弃石墨层344形成垂直触点330以进行到接触层310的电连接。接触层提供垂 直触点330与石墨烯层306之间的低电阻电连接。垂直触点330可具有如图3G中所描 绘的衬里332及填充金属结构334，或可具有参考图1所揭示的结构中的任一者。
图4描绘形成掺杂碳的金属层的另一方法，其用于形成具有带有掺杂碳的接触层的 石墨烯层的电子装置的过程。电子装置400具有衬底层402，衬底层402具有顶部表面404。使用掺杂碳的金属目标460通过物理气相沉积(PVD)过程在顶部表面404上形成掺 杂碳的金属层440。掺杂碳的金属目标460包含充足密度的碳原子414以在掺杂碳的金 属层440中提供碳原子414的所要密度。PVD过程可使用图4中由氩离子462表示的惰 性气体环境来从掺杂碳的金属目标460溅射金属及碳，所述金属及碳随后被掺入到衬底 层402上的掺杂碳的金属层440中。通过PVD过程形成掺杂碳的金属层440可降低制 作成本及电子装置400的复杂性。
在通过PVD过程形成掺杂碳的金属层440之后，从掺杂碳的金属层440中的碳原 子414在衬底层402的顶部表面404上形成石墨烯层。可例如参考图3D所揭示而形成 石墨烯层。掺杂碳的金属层440的厚度438使得掺杂碳的金属层440中存在充足碳原子 414来形成石墨烯层。掺杂碳的接触层由掺杂碳的金属层440形成，例如参考图2F及图 2G或者参考图3E及图3F所揭示。
图5是具有石墨烯层及石墨烯层上的掺杂碳的金属接触层的另一实例性电子装置的 横截面。电子装置500具有衬底层502，衬底层502具有顶部表面504。电子装置500 包含安置于顶部表面504上方的石墨烯层506。石墨烯层506提供电子装置500的组件 508的导电部件。在当前实例中，将组件508表示为天线508。使用石墨烯层506的组 件508的其它实施方案(例如晶体管、电阻器、电容器或传感器)在当前实例的范围内。 掺杂碳的金属接触层510直接安置于石墨烯层506上。接触层510不延伸于整个石墨烯 层506上方。图5中通过圆圈示意性地描绘碳原子514。接触层510与石墨烯层506之 间的接触电阻率可小于10-7ohmcm2。
上部电介质层516安置于衬底层502及石墨烯层506上方。上部电介质层516可包含多个电介质材料子层。在当前实例中，横向互连件566直接安置于接触层510上。出 于本发明的目的，术语“横向”应理解为指平行于电子装置500的当前顶部表面的平面 的方向。举例来说，横向互连件566可为铝互连件、镶嵌铜互连件或经镀敷铜互连件。 铝互连件可包含铝层，所述铝层具有可能位于包含钛的粘附层上的百分之几的硅、钛及 /或铜，且可能具有位于铝层上的氮化钛抗反射层。镶嵌铜互连件可包含安置于沟槽中的 钽及/或氮化钽的势垒层上的铜。经镀敷铜互连件可包含经镀敷铜主要层、位于经镀敷铜 主要层的底部处的粘附层，且可具有安置于经镀敷铜主要层的侧面上的势垒层。用于横 向互连件566的其它结构及材料(例如碳纳米管束，石墨烯层等等)在当前实例的范围内。 具有直接位于接触层510上的横向互连件566可实现电子装置500的有利紧凑的结构。
虽然上文已描述本发明的各种实施例，但应理解，所述实施例仅以实例方式而非限 制方式呈现。可在不背离本发明的精神或范围的情况下，根据本文中的揭示内容对所揭示实施例做出众多改变。因此，本发明的广度及范围不应受上文所描述的实施例中的任 一者限制。而是，本发明的范围应根据所附权利要求书及其等效形式来定义。

Claims (20)

1.一种电子装置，其包括：
衬底层，其具有顶部表面；
位于所述衬底层上方的石墨烯层，其包括石墨烯层的至少一个原子层；及
直接位于所述石墨烯层上的接触层，所述接触层包括掺杂碳的金属，其中所述接触层暴露出石墨烯层的一或多个区。
2.根据权利要求1所述的电子装置，其中所述掺杂碳的金属包括选自由以下各项组成的群组的金属：钴、镍、铜、钌、铑、钯、银、铼、铱、铂及金。
3.根据权利要求1所述的电子装置，其中所述掺杂碳的金属中碳原子的浓度大约等于在大约400℃与大约1100℃之间所述掺杂碳的金属中碳的饱和浓度。
4.根据权利要求1所述的电子装置，其中所述掺杂碳的金属的顶部表面基本上不含石墨材料。
5.根据权利要求1所述的电子装置，其进一步包括位于所述接触层上的垂直触点。
6.根据权利要求1所述的电子装置，其进一步包括位于所述接触层上的横向互连件。
7.根据权利要求1所述的电子装置，其中所述石墨烯层提供场效应晶体管的沟道层，且其中所述接触层提供所述场效应晶体管的漏极端子。
8.一种方法，其包括：
提供具有顶部表面的衬底层；
在所述顶部表面上方形成掺杂碳的金属层；
将所述掺杂碳的金属层加热以在所述衬底层的所述顶部表面上方并在所述掺杂碳的金属层下方形成包括至少一个石墨烯原子层的石墨烯层；及
移除接触区域以外的区域中的所述掺杂碳的金属层以直接在所述石墨烯层上形成所述掺杂碳的金属层的接触层。
9.根据权利要求8所述的方法，其中执行将所述掺杂碳的金属层加热以便将所述掺杂碳的金属层加热到介于大约400℃与大约1100℃之间。
10.根据权利要求8所述的方法，其中将所述掺杂碳的金属层加热会在所述掺杂碳的金属层的上部表面上形成定位成与所述石墨烯层相对的石墨材料层。
11.根据权利要求10所述的方法，其包括在移除所述接触区域以外的所述区域中的所述掺杂碳的金属层之前移除所述石墨材料层。
12.根据权利要求8所述的方法，其中形成所述掺杂碳的金属层包括：
在所述衬底层上方形成金属层；
将所述金属层加热到介于大约400℃与大约1100℃之间；及
在将所述金属层加热的同时使含碳试剂气体在所述金属层上方流动。
13.根据权利要求8所述的方法，其中形成所述掺杂碳的金属层包括：
在所述衬底层上方形成金属层；及
将碳植入到所述金属层中。
14.根据权利要求8所述的方法，其中形成所述掺杂碳的金属层包括以物理气相沉积PVD过程从掺杂碳的金属目标溅射金属及碳。
15.根据权利要求8所述的方法，其中掺杂碳的金属包括选自由以下各项组成的群组的金属：钴、镍、铜、钌、铑、钯、银、铼、铱、铂及金。
16.根据权利要求8所述的方法，其进一步包括：
在形成所述石墨烯层之后在所述掺杂碳的金属层上方形成蚀刻掩模，所述蚀刻掩模覆盖用于电子装置的组件的所述石墨烯层的区域；及
在移除所述接触区域以外的所述区域中的所述掺杂碳的金属层之前，在被所述蚀刻掩模暴露之处移除所述掺杂碳的金属层及所述石墨烯层。
17.根据权利要求8所述的方法，其中移除所述接触区域以外的所述区域中的所述掺杂碳的金属层包括：
在所述掺杂碳的金属层上方形成接触蚀刻掩模，所述接触蚀刻掩模覆盖所述接触区域中的所述掺杂碳的金属层；
在被所述接触蚀刻掩模暴露之处移除所述掺杂碳的金属层以便使所述石墨烯层保持基本上完整；及
随后移除所述接触蚀刻掩模。
18.根据权利要求17所述的方法，其中在被所述接触蚀刻掩模暴露之处移除所述掺杂碳的金属层包括湿式蚀刻。
19.根据权利要求18所述的方法，其中所述湿式蚀刻包括选自由以下各项组成的群组的蚀刻溶液：有机溶剂中的硝酸、包含硝酸的水溶液、氯化铁(FeCl3)水溶液、高锰酸钾(KMnO4)水溶液及氢氟酸稀水溶液。
20.根据权利要求8所述的方法，其进一步包括直接在所述接触层中的所述掺杂碳的金属层上形成垂直触点。
CN201810380338.2A 2017-04-25 2018-04-25 低接触电阻石墨烯装置集成 Pending CN108735805A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/496,814 2017-04-25
US15/496,814 US20180308696A1 (en) 2017-04-25 2017-04-25 Low contact resistance graphene device integration

Publications (1)

Publication Number Publication Date
CN108735805A true CN108735805A (zh) 2018-11-02

Family

ID=63854075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810380338.2A Pending CN108735805A (zh) 2017-04-25 2018-04-25 低接触电阻石墨烯装置集成

Country Status (2)

Country Link
US (2) US20180308696A1 (zh)
CN (1) CN108735805A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110817A (en) * 1999-08-19 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improvement of electromigration of copper by carbon doping
CN102190295A (zh) * 2010-02-25 2011-09-21 宋健民 石墨烯与六方氮化硼薄片及其相关方法
CN102633258A (zh) * 2012-05-10 2012-08-15 中国科学院上海微系统与信息技术研究所 一种无需衬底转移的制备石墨烯的方法
US20120258587A1 (en) * 2011-04-07 2012-10-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of Forming Graphene on a Surface
US20120329260A1 (en) * 2010-09-07 2012-12-27 International Business Machines Corporation Graphene transistor with a self-aligned gate
US20130099195A1 (en) * 2011-10-19 2013-04-25 Kansas State University Research Foundation Direct Formation of Graphene on Semiconductor Substrates
US20130193411A1 (en) * 2012-01-26 2013-08-01 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
US20130202813A1 (en) * 2012-02-08 2013-08-08 National Tsing Hua University Process of preparing graphene by low-frequency electromagnetic wave
US20130214253A1 (en) * 2010-11-04 2013-08-22 Nec Corporation Manufacturing method of graphene substrate and graphene substrate
US20130272951A1 (en) * 2010-12-21 2013-10-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790622B2 (en) * 2007-07-14 2010-09-07 Samsung Electronics Co., Ltd. Methods for removing gate sidewall spacers in CMOS semiconductor fabrication processes
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
JP6083197B2 (ja) * 2012-11-07 2017-02-22 富士通株式会社 配線構造及びその製造方法
US9899537B2 (en) * 2016-05-31 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with transition metal dichalocogenide hetero-structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110817A (en) * 1999-08-19 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improvement of electromigration of copper by carbon doping
CN102190295A (zh) * 2010-02-25 2011-09-21 宋健民 石墨烯与六方氮化硼薄片及其相关方法
US20120329260A1 (en) * 2010-09-07 2012-12-27 International Business Machines Corporation Graphene transistor with a self-aligned gate
US20130214253A1 (en) * 2010-11-04 2013-08-22 Nec Corporation Manufacturing method of graphene substrate and graphene substrate
US20130272951A1 (en) * 2010-12-21 2013-10-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate
US20120258587A1 (en) * 2011-04-07 2012-10-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of Forming Graphene on a Surface
US20130099195A1 (en) * 2011-10-19 2013-04-25 Kansas State University Research Foundation Direct Formation of Graphene on Semiconductor Substrates
US20130193411A1 (en) * 2012-01-26 2013-08-01 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
US20130202813A1 (en) * 2012-02-08 2013-08-08 National Tsing Hua University Process of preparing graphene by low-frequency electromagnetic wave
CN102633258A (zh) * 2012-05-10 2012-08-15 中国科学院上海微系统与信息技术研究所 一种无需衬底转移的制备石墨烯的方法

Also Published As

Publication number Publication date
US20200211849A1 (en) 2020-07-02
US20180308696A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
CN108735805A (zh) 低接触电阻石墨烯装置集成
JP6083197B2 (ja) 配線構造及びその製造方法
US9978841B2 (en) Graphene-based laminate and method of preparing the same
CN105518830B (zh) 半导体装置的制造方法
JP2004538650A5 (zh)
JP2006344836A (ja) 半導体装置及びその製造方法
TW200512876A (en) Formation of low resistance via contacts in interconnect structures
JP2015519745A (ja) 金属酸化物半導体層の電気伝導性を増加させる方法
CN105977292A (zh) 半导体装置及其制造方法
JP7423879B2 (ja) グラフェン及びボロン窒化物ヘテロ構造デバイスの統合
TW201103103A (en) Method for fabricating integrated circuit structures
JP5870758B2 (ja) 電子デバイス及びその製造方法
TW200409341A (en) Semiconductor device and its manufacturing method
CN102208348A (zh) 半导体器件的制造方法
EP3097590A1 (en) Electrode connecting structure including adhesion layer and electronic device including the same
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
JP2008078435A (ja) 半導体装置とその製造方法
JP2003045995A (ja) 半導体装置及びその製造方法
TW201244044A (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
JP2003113494A (ja) 集積回路製造における改良された銅電気メッキ方法
US9607836B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012064882A (ja) 半導体装置およびその製造方法
US20110031622A1 (en) Method for fabricating semiconductor device and semiconductor device
JPH084142B2 (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
US20220319991A1 (en) Semiconductor device with dual barrier layers and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination