JP2008078435A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008078435A JP2008078435A JP2006256706A JP2006256706A JP2008078435A JP 2008078435 A JP2008078435 A JP 2008078435A JP 2006256706 A JP2006256706 A JP 2006256706A JP 2006256706 A JP2006256706 A JP 2006256706A JP 2008078435 A JP2008078435 A JP 2008078435A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- semiconductor layer
- sic semiconductor
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 SiC半導体層に接するTi層と、Ti層に接するAl層を形成し、TiとAlが反応してAl3Tiが生成する第1基準温度(686℃)よりも高く、そのAl3TiとSiCが反応してTi3SiC2が生成する第2基準温度(970℃)よりも低い温度で、SiC半導体層とTi層とAl層に熱処理を行ない、Al3Ti層を形成する工程と、Ti層とAl層からAl3Tiが生成する反応が終了した後、第2基準温度よりも高い温度で、SiC半導体層とAl3Ti層に熱処理を行ない、SiC半導体層とオーミック接触をするTi3SiC2層を形成する工程を備えている。
【選択図】 図7
Description
例えば、SiC半導体層の表面にTi膜とAl膜を順に形成し、1000度程度の熱処理を行なうと、反応層はTi3SiC2のみから成る一様な膜にはならず、Al4C3やTi5Si3CXやTiC等の副生成物を含んだ膜となる。
Ti3SiC2以外の副生成物が存在する膜を用いて電極を形成すると、コンタクト抵抗が高くなり、特性の良いオーミック電極を形成することができない。
本発明は、上記の問題点を解決するために創案された。
本発明は、SiC半導体層に接するオーミック電極が形成されている半導体装置を製造する方法に用いられる。
本発明の半導体装置の製造方法は、SiC半導体層に接するTi層を形成する第1工程と、そのTi層の上にAl層を形成する第2工程と、SiC半導体層とTi層とAl層に、TiとAlが反応してAl3Tiが生成する第1基準温度よりも高く、そのAl3TiとSiCが反応してTi3SiC2が生成する第2基準温度よりも低い温度で熱処理を行ない、Al3Ti層を形成する第3工程と、TiとAlからAl3Tiが生成する反応が終了した後、SiC半導体層とAl3Ti層に、前記第2基準温度よりも高い温度で熱処理を行ない、SiC半導体層とオーミック接触をするTi3SiC2層を形成する第4工程を備えている。
なお、第3工程では、要は、Ti層のTiとAl層のAlが反応してAl3Tiが生成される反応が終了するまでの間、SiC半導体層とTi層とAl層が、第1基準温度と第2基準温度との間にあればよい。例えば、SiC半導体層とTi層とAl層を、第1基準温度から第2基準温度に向けて徐々に昇温してもよい。
これにより、一様なTi3SiC2の反応層を形成することができ、この反応層を用いてコンタクト抵抗の低いオーミック電極を形成することができる。
Ti層の膜厚と、Al層の膜厚との比が、1:2.84から1:4の間であることが好ましい。
上述したように、Ti層とAl層は、第1基準温度よりも高いとともに、第2基準温度よりも低い温度で熱処理されることによりSiC半導体層に接するAl3Ti層を形成する。この際、Al層に存在するAlの原子数が、Ti層に存在するTiの原子数の3倍であれば、両者が過不足なく反応してAl3Tiが生成される。この場合、Ti層とAl層の膜厚比は1:2.84となる。この膜厚比と比較してTi層が厚いと、SiC半導体層に接して未反応のTiが残留するか、あるいはTiAl2やγTiAl等のAl3Ti以外のAl−Ti系金属間化合物が形成されることとなる。この状態は、SiC半導体層に対するコンタクト抵抗の低いオーミック電極を形成するためには好ましくない。一方、この膜厚比と比較してAl層が厚いと、Al3Ti層の上にAl融液層が残留する。Al3Ti層の上に若干量のAl融液層が残留していても、第4工程でのSiC半導体層とAl3Ti層の反応には影響を及ぼさない。しかし、Al層が著しく厚い場合には、第3工程でAl融液層がSiC半導体層まで到達して副生成物が生成される原因となる。Ti層とAl層の膜厚比が1:4までであれば、第4工程においてSiC半導体層とAl3Ti層の反応する際に、Al融液層が影響を及ぼすことがない。
なお、上述の説明では、第3工程に熱処理中にAl融液層の表面から蒸発によって失われるAl原子数が考慮されていない。単位時間に単位面積あたりでAl表面から蒸発するAl原子の数は、熱処理温度と雰囲気の状態により一意に定まる。したがって、第3工程において適用する熱処理温度と雰囲気を考慮し、第2工程で形成するAl層の厚さを上記範囲内(Ti層の膜厚と、Al層の膜厚との比が、1:2.84から1:4の間となる範囲内)で決定することが好ましい。
Ti3SiC2層の膜厚は、5nm±50nmであることが好ましい。
本発明の半導体装置の製造方法によれば、5nm〜50nmの間の膜厚のTi3SiC2層により、コンタクト抵抗の低い電極を形成することができる。
本発明は新規な半導体装置を実現する。この半導体装置は、SiC半導体層と、SiC半導体層に接しているとともに、Al4C3を含まないTi3SiC2層(反応層)を用いて形成されているオーミック電極を備えている。
従来の技術で記載したように、SiC半導体層に接するTi膜と、そのTi膜を被覆するAl膜を順に形成し、1000度程度で熱処理して形成した反応層には、副生成物であるAl4C3が含まれている。本発明の反応層にはAl4C3が含まれていないので、SiC半導体層に対するコンタクト抵抗が低いオーミック電極を形成することができる。
また、半導体装置が、SiC半導体層と、SiC半導体層に接しているとともに、Ti5Si3CXを含まないTi3SiC2層(反応層)を用いて形成されているオーミック電極を備えていることが好ましい。
従来の技術で記載したように、SiC半導体層に接するTi膜と、そのTi膜を被覆するAl膜を順に形成し、1000度程度で熱処理して形成した反応層には、副生成物であるTi5Si3CXが含まれている。本発明の反応層にはTi5Si3CXが含まれていないので、SiC半導体層に対するコンタクト抵抗が低いオーミック電極を形成することができる。
また、半導体装置が、SiC半導体層と、SiC半導体層に接しているとともに、TiCを含まないTi3SiC2層(反応層)を用いて形成されているオーミック電極を備えていることが好ましい。
従来の技術で記載したように、SiC半導体層に接するTi膜と、そのTi膜を被覆するAl膜を順に形成し、1000度程度で熱処理して形成した反応層には、副生成物であるTiCが含まれている。本発明の反応層にはTiCが含まれていないので、SiC半導体層に対するコンタクト抵抗が低いオーミック電極を形成することができる。
(第1特徴)
SiC半導体層とTi層とAl層に、TiとAlが反応してAl3Tiが生成される第1基準温度よりも高く、そのAl3TiとSiCが反応してTi3SiC2が生成される第2基準温度よりも低い温度で、1分間以上に及ぶ熱処理を行ない、Al3Ti層を形成する工程を有している。
(第2特徴)
SiC半導体層は、p型の半導体層である。
(第3特徴)
第1基準温度は、686℃である。
(第4特徴)
第2基準温度は、970℃である。
図1は、本実施例の半導体装置1の断面図である、図2〜図5は、半導体装置1が備えるソース電極30及びドレイン電極40の製造工程を説明する図である。図6は、SiCとTiとAlが温度に対応して反応する状況を示すDSC(示差走査熱量測定)曲線である。図7は、電極を形成する際に行う熱処理の温度を説明する図である。
半導体装置1は、n型のSiC半導体層10の表面側の両端に、対を成すp+型SiC半導体層20a,20bを備えている。
p+型SiC半導体層20aの表面の左端から半導体装置1の中心側に向けて、反応層31が伸びている。反応層31は、Ti3SiC2で形成されている。詳しくは後述するが、反応層31には、Al4C3及びTi5Si3CX及びTiC等の副生成物は含まれていない。反応層31は、p+型SiC半導体層20aとオーミック接触をしている。なお、p+型SiC半導体層20aの表面の半導体装置1の中心側には、反応層31によって覆われていない領域がある。
反応層31の上には表面層32が形成されている。表面層32はAlで形成されている。反応層31と表面層32により、オーミック電極であるソース電極30が形成されている。
反応層41の上には表面層42が形成されている。表面層42はAlで形成されている。反応層41と表面層42により、オーミック電極であるドレイン電極40が形成されている。
ゲート絶縁膜60の上には、ゲート電極50が形成されている。
半導体装置1がオン状態となる動作やオフ状態となる動作については、周知の事項なので詳細な説明は省略する。
そして、通常のpチャネルMOSFETの形成プロセスに従い、順次、基板に酸化工程やフォトリソグラフィー工程やエッチング工程やイオン打ち込み工程等を組み合わせて行なう。これにより、基板に絶縁膜60とポリシリコンにより成るゲート電極50と、p+型SiC半導体層20a,20bを形成する。その後、ゲート電極50等を絶縁する酸化膜(特に図示していない。)を、CVD法(化学気相成長法)を用いて堆積する。
そして、p+型SiC半導体層20aの表面を覆っている酸化膜に、フォトリソグラフィーにより、ソース電極30を形成するためのコンタクトホールを形成する。また、p+型SiC半導体層20bの表面を覆っている酸化膜に、フォトリソグラフィーにより、ドレイン電極40を形成するためのコンタクトホールを形成する。次に、コンタクトホールを形成したp+型SiC半導体層20aの表面にソース電極30を形成する。また、コンタクトホールを形成したp+型SiC半導体層20bの表面にドレイン電極40を形成する。
以下に、p+型SiC半導体層20aの表面にソース電極30を形成する工程について詳しく説明する。なお、以下では、ソース電極30を形成する工程のみについて説明するが、実際は、ドレイン電極40も、p+型SiC半導体層20bの表面にソース電極30と同時に形成する。
図2に示すように、p+型SiC半導体層20aの表面の一部であり、ソース電極30を形成する位置に、Ti膜34を蒸着させる(請求項でいう第1工程)。
そのTi膜34の上に、図3に示すようにAl膜36を蒸着させる(請求項でいう第2工程)。
なお、上記Ti膜34と上記Al膜36は、その膜厚比が1:2.84から1:4の範囲内におさまるように形成する。
p+型SiC半導体層20aとTi膜34とAl膜36を含む基板に、第1熱処理工程を施す。
図7に示すように、第1熱処理工程では、基板の温度が、室温から上がり始めて700℃になるように加熱する。この700℃という温度については、詳細を後述する。基板の温度が686℃以上になると、Ti膜34のTiとAl膜36のAlが反応し、Al3Tiが生成し始める(併せて図6参照)。基板の温度が700℃に達してからは、図7に示すM1(時間)の間、基板の温度が700℃を維持するように加熱する(請求項でいう第3工程)。このM1(時間)としては、Ti膜34のTiとAl膜36のAlによりAl3Tiが生成する反応が終了するまでの時間よりも長い時間を設定する。反応が終了するまでの時間は、Ti膜34やAl膜36の膜厚等にも関連するので、M1(時間)は一律には決定していないが、通常は、1分から60分までの間の時間とする。重要なことは、M1(時間)が経過した時点で、Al3Tiが生成する反応が終了している時間に決定することである。先述したように、Ti膜34とAl膜36の膜厚比が1:2.84であり、Al膜36の表面から蒸発により失われるAlの原子数が無視できる程度に少数である場合、Ti膜34のTiとAl膜36のAlは、過不足なく反応してAl3Tiとなる。そして、図4に示すようにAl3Ti層38が形成される。p+型SiC半導体層20aに接する未反応のAlとTiは存在しない。
Ti膜34のTiとAl膜36のAlが反応してAl3Ti層38となったら、図7に示すように、基板の温度が、700℃から上がり始めて1000℃になるように加熱する。この1000℃という温度については、詳細を後述する。基板の温度が970℃以上になると、Al3Ti層38とp+型SiC半導体層20aが反応し、Ti3SiC2の生成が開始する(併せて図6参照)。基板の温度が1000℃に達してからは、2分程度、基板の温度が1000℃を維持するように加熱する(請求項でいう第4工程)。所定の時間が経過した後、十分に低い温度まで冷却すると、上記Al3Ti層38とp+型SiC半導体層20aの反応が停止する。この時点では、Al3Ti層38とp+型SiC半導体層20aとの界面全域に、図5に示す反応層31(請求項でいうTi3SiC2層)が薄く形成される。
反応層31の上部にAlの表面層32を形成し、ソース電極30を形成する(併せて図1参照)。前述したように、ドレイン電極40もソース電極30と同様の構成であり、ソース電極30と同時に形成される。
発明者らは、図6に示すように、SiCとTiとAlが温度に対応して反応する状況を示すDSC(示差走査熱量測定)曲線を実測して得た。
これによれば、Alは、660℃で融解する。
融解したAlは、686℃(請求項でいう第1基準温度)で、発熱をしながらTiと反応し始める。AlとTiが反応するとAl3Tiが生成する。したがって、第1熱処理工程でM1(時間)維持する熱処理の温度としては、700℃を設定すれば、700℃を維持している間はAlとTiが反応し続けることができる。AlとTiの少なくとも一方がなくなった時点で、AlとTiの反応が終了する。700℃は後述するAl3TiとSiCが反応する温度(970℃)よりも低い温度であるので、生成されたAl3Tiは、そのままAl3Ti層38としてp+型SiC半導体層20aの上面に存在している。
そして、Al3Tiは、970℃(請求項でいう第2基準温度)付近で、発熱をしながらSiCと反応し始める。Al3TiとSiCが反応するとTi3SiC2が生成する。したがって、第2熱処理工程で2分間維持する基板の熱処理の温度としては、1000℃を設定すれば、1000℃を維持している間はAl3Ti層38のAl3Tiとp+型SiC半導体層20aのSiCが反応し続けることができる。所定の時間、基板をこの温度で保持した後、基板の冷却を開始して基板が十分に低い温度に達するようにすれば、Al3TiとSiCの反応が停止する。生成されたTi3SiC2は、Ti3SiC2層31としてp+型SiC半導体層20aの上面に存在している。
しがって、本実施例のソース電極30を形成する工程では、図7に示すように、熱処理工程を上述した第1熱処理工程と第2熱処理工程の2段階に分けて行っている。
これにより、一様なTi3SiC2の反応層31を形成することができ、この反応層31を用いてコンタクト抵抗の低いオーミック電極のソース電極30を形成することができる。
nチャネルの縦型パワーMOSFETである半導体装置2は、n+型のSiC半導体層70の上部にn−型のSiC半導体層72を備えている。
半導体装置2は、n−型のSiC半導体層72の表面側の両端に、対を成すp型SiC半導体層74a,74bを備えている。p型SiC半導体層74a,74bの表面側の一部の領域に、n+型ソース領域(SiC半導体層)76a,76bが形成されている。
p型SiC半導体層74aの表面の左端からn+型SiC半導体層76aに亘り、反応層78aが伸びている。反応層78aは、Ti3SiC2で形成されている。反応層78aには、Al4C3及びTi5Si3CX及びTiC等の副生成物は含まれていない。反応層78aは、p型SiC半導体層74aとオーミック接触をしている。なお、p型SiC半導体層74aとn+型ソース領域76aの半導体装置2の中心側には、反応層78aによって覆われていない領域がある。
同様に、p型SiC半導体層74bの表面の右端からn+型SiC半導体層76bに亘り、反応層78bが伸びている。
反応層78aと反応層78bとゲート絶縁膜80を覆うように、NiあるいはNi/Alより成る表面層84が形成されている。反応層78a,78bと表面層84により、オーミック電極であるソース電極85が形成されている。
n+型のSiC半導体層70の裏面にはNiのドレイン電極86が形成されている。
半導体装置2がオンする動作やオフする動作については周知の事項なので詳細な説明は省略する。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 n型SiC半導体層
20a,20b p+型SiC半導体層
30,85 ソース電極
31,41,78a,78b 反応層
32,42,84 表面層
40,86 ドレイン電極
50,82 ゲート電極
60,80 絶縁膜
70 n+型SiC半導体層
72 n−型SiC半導体層
74a,74b p型SiC半導体層
76a,76b n+型ソース領域
Claims (6)
- SiC半導体層に接するTi層を形成する第1工程と、
そのTi層の上にAl層を形成する第2工程と、
前記SiC半導体層と前記Ti層と前記Al層に、TiとAlが反応してAl3Tiが生成する第1基準温度よりも高く、そのAl3TiとSiCが反応してTi3SiC2が生成する第2基準温度よりも低い温度で熱処理を行ない、Al3Ti層を形成する第3工程と、
TiとAlからAl3Tiが生成する反応が終了した後、前記SiC半導体層と前記Al3Ti層に、前記第2基準温度よりも高い温度で熱処理を行ない、前記SiC半導体層とオーミック接触をするTi3SiC2層を形成する第4工程を備えることを特徴とする半導体装置の製造方法。 - 前記Ti層の膜厚と前記Al層の膜厚との比が、[1:2.84]から[1:4]の間であることを特徴とする請求項1の半導体装置の製造方法。
- 前記Ti3SiC2層の膜厚が、5nm±50nmであることを特徴とする請求項1の半導体装置の製造方法。
- SiC半導体層と、
SiC半導体層に接しているとともに、Al4C3を含まないTi3SiC2層を用いて形成されているオーミック電極を備えていることを特徴とする半導体装置。 - SiC半導体層と、
SiC半導体層に接しているとともに、Ti5Si3CXを含まないTi3SiC2層を用いて形成されているオーミック電極を備えていることを特徴とする半導体装置。 - SiC半導体層と、
SiC半導体層に接しているとともに、TiCを含まないTi3SiC2層を用いて形成されているオーミック電極を備えていることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256706A JP5256599B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製造方法 |
US12/440,939 US7879705B2 (en) | 2006-09-22 | 2007-09-21 | Semiconductor devices and manufacturing method thereof |
PCT/JP2007/069135 WO2008035822A1 (en) | 2006-09-22 | 2007-09-21 | Semiconductor devices and manufacturing method thereof |
EP07828876A EP2064731B1 (en) | 2006-09-22 | 2007-09-21 | Method of manufacturing semiconductor devices |
DE602007005822T DE602007005822D1 (de) | 2006-09-22 | 2007-09-21 | Herstellungsverfahren für halbleiterbauelemente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256706A JP5256599B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078435A true JP2008078435A (ja) | 2008-04-03 |
JP5256599B2 JP5256599B2 (ja) | 2013-08-07 |
Family
ID=39350181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256706A Expired - Fee Related JP5256599B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5256599B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086718A1 (en) | 2009-01-30 | 2010-08-05 | Toyota Jidosha Kabushiki Kaisha | Ohmic electrode and method of forming the same |
WO2011015942A2 (en) | 2009-08-05 | 2011-02-10 | Toyota Jidosha Kabushiki Kaisha | Ohmic electrode and method of forming the same |
WO2014027519A1 (ja) * | 2012-08-13 | 2014-02-20 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US8847237B2 (en) | 2012-08-13 | 2014-09-30 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
JP2015119006A (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-09-22 JP JP2006256706A patent/JP5256599B2/ja not_active Expired - Fee Related
Non-Patent Citations (4)
Title |
---|
JPN6012034061; Osamu Nakatsuka et al.: '"Low Resistance TiAl Ohmic Contacts with Multi-Layered Structure for p-Type 4H-SiC"' Materials Transactions Vol.43 No.7, 200207, 1684-1688, The Japan Institute of Metals * |
JPN6012034062; Shu-Cheng Chang et al.: '"Investigation of Au/Ti/Al ohmic contact to N-type 4H-SiC"' Solid-State Electronics Volume 49, Issue 12, 20051017, 1937-1941, Elsevier * |
JPN6012034064; S.TSUKIMOTO et al.: '"Correlation between the electrical properties and the interfacial microstructures of TiAl-based ohm' Journal of Electronic Materials Vol.33 No.5, 200405, 460-466 * |
JPN7012002509; Brian J.Johnson and Michael A.Capano: '"Mechanism of oh mic behavior of Al/Ti contacts to p-type 4H-SiC after annealing"' Journal of Applied Physics Vol.95,No.10, 20040515, 5616-5620, American Institute of Physics * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086718A1 (en) | 2009-01-30 | 2010-08-05 | Toyota Jidosha Kabushiki Kaisha | Ohmic electrode and method of forming the same |
WO2011015942A2 (en) | 2009-08-05 | 2011-02-10 | Toyota Jidosha Kabushiki Kaisha | Ohmic electrode and method of forming the same |
DE112010003202T5 (de) | 2009-08-05 | 2012-06-28 | Toyota Jidosha K.K. | Ohmsche Elektrode und Verfahren, diese zu bilden |
US8716121B2 (en) | 2009-08-05 | 2014-05-06 | Toyota Jidosha Kabushiki Kaisha | Ohmic electrode and method of forming the same |
WO2014027519A1 (ja) * | 2012-08-13 | 2014-02-20 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2014038900A (ja) * | 2012-08-13 | 2014-02-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
US8716129B2 (en) | 2012-08-13 | 2014-05-06 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
US8847237B2 (en) | 2012-08-13 | 2014-09-30 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
JP2015119006A (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5256599B2 (ja) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858791B2 (ja) | 半導体装置およびその製造方法 | |
JP4662772B2 (ja) | Mos電界効果トランジスタを形成する方法 | |
JP5145570B2 (ja) | 半導体装置の製造方法 | |
US7879705B2 (en) | Semiconductor devices and manufacturing method thereof | |
JP4995187B2 (ja) | 電力用半導体装置 | |
JP4140648B2 (ja) | SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
JP5584823B2 (ja) | 炭化珪素半導体装置 | |
WO2010116575A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4594113B2 (ja) | 半導体装置の製造方法 | |
JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
TW201240093A (en) | Semiconductor device contacts | |
JP5256599B2 (ja) | 半導体装置の製造方法 | |
JPWO2008099597A1 (ja) | 半導体装置及びその製造方法 | |
JP6125420B2 (ja) | 半導体装置 | |
JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP4533155B2 (ja) | 半導体装置及びその製造方法 | |
JP2004288890A (ja) | 炭化珪素半導体素子 | |
US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP4087368B2 (ja) | SiC半導体装置の製造方法 | |
JP2017168676A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP6337725B2 (ja) | 半導体装置 | |
WO2009139264A1 (ja) | コンタクト形成方法、半導体装置の製造方法および半導体装置 | |
JP2006073923A (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP2009290172A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090918 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5256599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |