CN108735768A - 气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装 - Google Patents

气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装 Download PDF

Info

Publication number
CN108735768A
CN108735768A CN201810347818.9A CN201810347818A CN108735768A CN 108735768 A CN108735768 A CN 108735768A CN 201810347818 A CN201810347818 A CN 201810347818A CN 108735768 A CN108735768 A CN 108735768A
Authority
CN
China
Prior art keywords
encapsulation
closed plate
peripheral wall
plane domain
sunk area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810347818.9A
Other languages
English (en)
Other versions
CN108735768B (zh
Inventor
P·桑德里
P·雷伯
C·阿吕伊斯
L·里翁代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E2v Semiconductor Simplified Joint-Stock Co
Original Assignee
E2v Semiconductor Simplified Joint-Stock Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E2v Semiconductor Simplified Joint-Stock Co filed Critical E2v Semiconductor Simplified Joint-Stock Co
Publication of CN108735768A publication Critical patent/CN108735768A/zh
Application granted granted Critical
Publication of CN108735768B publication Critical patent/CN108735768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Casings For Electric Apparatus (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本发明涉及气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装。在气密的集成电路封装中,包围包含集成电路的空腔2的周壁在周壁的整个长度上具有包含浮凸的表面,该表面由凸出的平面区域z1和凹陷区域z2限定;平面区域z1位于空腔的封装内侧;凹陷区域z2位于凸出的平面区域的外部。平面区域除了在存在防止接触的平面度缺陷的位置处,在周壁的整个长度上与封装的封闭板6进行直接接触,而不插入粘合剂。凹陷区域不与封闭板直接接触,并包含粘合剂胶珠,其将封闭板与周壁的上部在周壁的整个周长上连接。粘合剂胶珠9在封装的外侧,在封闭板和凹陷区域之间具有暴露的表面Se。在粘合剂排气时,该表面用作与封装的外部大气的交换表面。

Description

气密的电子元件封装、特别是用于图像传感器的气密的电子 元件封装
技术领域
本发明涉及气密的电子元件封装,更具体地,涉及用于航空航天应用的气密的电子元件封装。本发明特别适用于图像传感器。
背景技术
将电子元件(元件或裸片)包封到气密封装中能够提供机械和化学保护,以防止与其外部操作环境相关的侵害。在某些情况下,将电子元件(元件或裸芯片)包封到气密封装中也涉及在封装的内部空腔中保持相对较高的真空(没有气体或者气体的受控性质和气体量),从而使位于空腔中的电子元件能够正常工作。
例如,图1示出了集成电路芯片的包封。芯片1通过键合用粘合剂3粘合到封装的空腔2的底部;芯片的连接焊盘通过任何已知的技术电连接,例如将导线4焊接到设置在封装内部的连接焊区(connection land),并且这些焊区与封装的接口连接器的引脚5(在示例中,待被焊接的引脚)互连。然后,空腔用封闭板6气密地封闭(密封)。当涉及图像传感器芯片时,封闭板是或包含对有用辐射(即由图像传感器检测到的辐射)透明的窗口,并且该窗口位于光敏区域上方。更通常地,当元件必须发射或接收(检测)光辐射时,封闭板是或包含透明窗口。透明窗口通常在其内表面和/或其外表面上设置有防反射层。这些防反射层在图1中分别标记为7和8。气密密封是通过粘合剂胶珠9获得的,该粘合剂胶珠9存在于封装的周壁10的上部的整个长度上并且将板连接到封装的整个周长的壁上。这通过以下方法实现:预聚合的封闭粘合剂胶珠9例如通过丝网印刷沉积在板的内表面上(图2)。具有粘合剂胶珠的板放置在封装的壁的顶部,然后粘合剂胶珠接合在板和平坦的上壁部分10之间。将组件放入夹具中并放入炉中以聚合/交联粘合剂。在聚合之后,粘合剂胶珠在板和封装之间形成了紧密密封的气密密封。确定粘合剂胶珠的厚度以允许吸收板和封装的材料的变形,板和封装的材料的膨胀系数通常是不同的。
用于航空航天工业的元件的制造必须符合非常严格的标准,拟定这些标准是为了确保这些元件能够在其使用条件下高度可靠。具体而言,已知的是,封装/元件/板组件的各种材料,特别是粘合剂、树脂或焊料可以在阻热外壳(thermal enclosure)内逐步释放气体分子。这对于空腔内的气氛产生影响;如果封装是金属制成的,这会促进腐蚀。因此,通常采用各种测量来减少/限制密封后的空腔中的气体分子(残留气体)量。具体地,应用了以下常见的测量:
-选择的材料(粘合剂、树脂等)由于它们的成分,即它们的溶剂/挥发性化合物的性质而是合格的(TML“总质量损失”和CVCM“收集到的挥发性可冷凝材料”资格测试);
-组件的表面在密封之前被强制排气,该强制排气在炉中进行(例如,在大约150℃烘烤大约100小时),以便在密封之前去除最大量的挥发性化合物。
-在受控气氛下,例如在钟罩下,在惰性气体气氛(氩气、氮气)中或在真空下进行密封封闭板的步骤。
各种测试用于检查元件符合标准所要求的规格。特别提供耐热性测试以检查和量化元件上的快速温度变化循环的影响,并且特别地非限制性地:元件的寿命、封装的气密性或密封性、挥发性化合物的排气、材料的硬化、机械变形或裂纹等,从而能够确定元件在航空航天环境中正确运行的性能。为了该测试,这些元件被放置在一个阻热外壳中,并且外壳内的温度以相对突然变化的循环改变一定的次数。例如,在每一个循环内,使温度以每分钟可以从几度变化到大于15度的斜率,在-55℃和+125℃之间变化。
当涉及对一个(新)元件进行资格测试时,该测试要求非常多的变化循环,例如1000个温度变化循环。在资格测试后,仍需要在元件离开生产线后对元件进行测试:然后涉及对不符合规格的任何元件进行检测,从而确保元件的使用寿命。为此,可靠性测试使用了不太严格的资格测试版本。特别是,耐热性测试然后限制在大约10个循环。
技术问题
在用包含透明窗口的封闭板封闭封装的情况下,已经观察到在耐热性测试期间出现一个或更多个通常发白并散布在某些封装的窗口内表面上的斑点。
这些斑点证明了在封装的封闭空腔内存在一定量的气体:这些斑点是捕获在透明窗口内表面上的气体冷凝物,更准确地说,是涂覆在该表面上的防反射层(如果该层实际存在的话)。换句话说,所观察到的斑点对应于气态物质的冷凝,该冷凝由测试的温度循环促进而成。
这些斑点可以散布在任何地方:在窗口的边缘,这没有问题;或更靠近中心,在这里这些斑点对有用辐射的传输具有非常大的影响。通过模拟已表明这些斑点的位置对应于朝向板的较冷位置的优先路径。已观察到该情况有改变的趋势:即在元件的使用寿命期间,其他的新的斑点可能会被添加到在耐热性测试结束时观察到的斑点。
因此,当在耐热性测试之后出现这些斑点时,涉及的元件必须报废,无论斑点的数量、范围或位置如何。这是关于这些元件的可靠性和制造成本的实际问题。
在许多试验之后,已经表明这些气体冷凝物不是由于元件的气密性缺陷造成的,而是由于在密封过程中和在温度变化过程中由元件内部的表面排气的物质造成的。换句话说,耐热性测试的温度循环进一步使可能的组件的材料在空腔内排气。
因此,在包封期间采取的限制在包封和密封期间排气的物质的量的预防措施被证明不足以防止在后续的热测试期间和/或在操作使用期间形成白色斑点,白色斑点的形成特别地取决于热条件。
特别地,通过对由各种材料组合组成的组件进行试验表明,在这些热循环过程中排气的物质主要来自封闭粘合剂。已发现对此的结构性说明:由于粘合剂胶珠的高度和周壁的长度,实际上在封闭粘合剂和空腔的气氛之间存在较大交换表面。相比之下,芯片下的键合用粘合剂和空腔之间的交换表面小得多:键合用粘合剂的厚度小得多(该键合用粘合剂仅仅用于键合,并且有可能产生电接触,而不可能产生能够吸收机械形变的紧密密封的气密密封);相比壁的长度而言,芯片的周长也较短。
不可能减小封闭粘合剂的厚度:在聚合之后,粘合密封件必须具有一定的厚度,以能够在工作条件(温度)下发挥其吸收封装和板的材料(它们具有不同的膨胀系数)的变形的作用。也不可能进一步减小空腔原本的尺寸,该尺寸取决于元件,已尽可能小地进行优化,从而减小封装的体积。最后,只有几种不同的封闭粘合剂组合物能够通过航空航天工业要求的TML和CVCM资格测试;在这些测试结束时,从这个角度来看,没有证明这些粘合剂组合物明显优于其他粘合剂组合物。换句话说,在任何情况下都会出现斑点。
因此需要寻找其他的方法来进一步减小限制在封装内的排气的物质的量,特别是为了防止在板的透明窗口上形成斑点。
已知使用吸气剂,其能够在其表面上捕获空腔内存在的所有气体或一些气体。术语吸气剂(法语中为“sorbeur”)为在技术文献中使用的术语。这些吸气剂众所周知。锆、钛、铌和钒为通常用作吸气剂的金属,无论是单独使用还是以合金的形式使用。这涉及产生与存在的气态物质反应的吸气剂。专利申请US 2010/0025845或EP 2004542探讨了这些吸气剂的使用,更具体地,探讨了在微电子机械系统(MEMS)芯片的情况下的这些吸气剂的使用。具体地,为了更有效,这些吸气剂必须具有较大的交换表面。如果吸气剂位于封装的底部接近芯片处,则空腔的尺寸明显增大。为了解决潜在的大交换表面/小体积问题,吸气剂可以形成在封闭板的内表面上。当芯片必须通过封闭板检测或发射辐射时,该解决方案通常不再适合。此外,如前述专利申请中所解释的,吸气剂的使用会导致其他的考虑/限制:形成吸气剂的附加步骤(分层结构)以及相对于包封/密封温度的适当性、吸气剂作用的激活温度、吸气剂表面的渐进饱和度等。
发明内容
提出本发明以解决密封操作期间或密封操作之后在封装内部的气态物质的排气的技术问题。
根据现有技术,如参考图1和图2所述的,封装利用封闭板和封闭板与周壁的平坦上表面之间的粘合剂胶珠进行密封,该粘合剂胶珠在壁的整个周长上形成了密封件。
本发明所基于的理念包括修改壁的上表面的浮凸(relief),从而在结构上将粘合剂胶珠与空腔的内侧隔开,并且在封装的外侧,粘合剂胶珠具有暴露的表面,从而强制粘合剂经由该表面向封装的外部排气。根据本发明构造壁的上表面在密封期间和密封之后都有效。本发明容易实施并且便宜,也不会引起特殊的限制。此外,并且这也是优点,本发明对封装的尺寸没有影响,即,其可以无需更改封装的尺寸实施。
因此,本发明涉及一种气密的集成电路封装,其包括底部和从底部凸出的周壁,该周壁限定了封装的内部空腔,并且包括集成电路以及封闭板,所述封闭板胶合至周壁的上部。周壁的上部为包含浮凸的表面,其包括第一平面区域和凹陷区域;所述第一平面区域除了在存在防止接触的平面度缺陷的位置处,在空腔的内侧、周壁的整个长度上与封闭板进行直接接触,而不插入粘合剂;在所述第一平面区域的外部,所述凹陷区域不与封闭板进行直接接触。粘合剂胶珠存在于凹陷区域中,并且在周壁的整个周长上将封闭板与周壁的上部连接。粘合剂胶珠在封装的外侧,在所述封闭板和所述凹陷区域之间具有暴露的表面。
理想地,第一平面区域在周壁的整个长度上与封闭板进行直接接触,而不插入粘合剂。但是,由于周壁的长度,板和壁的表面的平面度的缺陷可能会防止在第一平面区域和封闭板之间的某些位置处直接接触,因此在这些位置处,粘合密封件在封装的内侧具有暴露于空腔内气氛的表面。但是,由于平面度缺陷而暴露于封装的内侧的密封件的总面积远小于粘合密封件暴露于封装外侧的开放空间的面积:粘合剂主要向封装的外部排气。因此,如果封闭粘合剂确实排气,不论在密封操作过程中、在热测试过程中、还是操作限制下,本发明中提出的封装的周壁的上表面的结构化都具有强制封闭粘合剂主要向封装外部排气的技术效果。
根据本发明的一个方面,凹陷区域包括第二平面区域,该第二平面区域低于第一平面区域。
根据本发明的另一个方面,在封装的外侧壁的长度上设置有高于第二平面区域的第三平面区域。
根据本发明的另一个方面,所述凹陷区域一直延伸到外壁边缘,并且在浮凸中包括与外部封装边缘一定距离的凸起。
在较高区域(第一区域或第三区域)和凹陷区域的底部之间的侧缘(flank)可以具有限定较高区域的宽度的轮廓,所述较高区域的宽度随着与和封闭板进行直接接触的上表面到凹陷区域的水平的距离的增加而增大。
有利地,包含浮凸的周壁的上部为由金属制成或陶瓷制成的框架。
实施为包封图像传感器的本发明能够解决在封闭板窗口上出现斑点的问题。然而,应理解的是,由于本发明能够防止封闭粘合剂向空腔内排气,因此本发明能够更普遍地应用于气密封装中电子元件的包封。
附图说明
通过阅读以下参考附图给出的详细描述,本发明的其它特性和优点将变得更加显而易见,其中:
-图1示出了根据现有技术的气密封闭的封装内电子元件的截面;
-图2示出了包括透明窗口的封装封闭板的内表面,所述板配备有封闭粘合剂的胶珠,以在封装上实现密封键合操作;
-图3和图4示出了在用封闭板密封之前(图3)和密封之后(图4)的封装的相同的局部截面图,该截面在封装的周壁的厚度方向上切割,并且详细示出了根据本发明的封装壁的上壁中的一种类型的浮凸;
-图5至图8示出了根据本发明的密封的封装的各种上壁部分的浮凸剖面。
具体实施方式
本发明涉及用于包封电子元件的封装。该封装包括从封装的底部凸出并包围空腔的周壁。该封装通过封闭板进行封闭,该封闭板是附加的,并且胶合至周壁的上部。粘合剂胶珠将封闭板连接到周壁的整个壁长。
根据本发明,周壁的上表面具有浮凸(relief),从而使粘合剂胶珠与空腔的内侧隔开,并且在封装的外侧上具有与封装的外部大气进行交换的交换表面。
更确切地说,该浮凸由凸出的平面区域和在凸出的平面区域的表面上的凹陷区域所限定,凸出的平面区域在空腔的封装的内侧上贯穿周壁的整个长度。平面区域用于在周壁的整个长度上与封装的封闭板进行直接接触,而不在其间插入粘合剂,但是在该长度上的表面平面度缺陷可能会使得它们在某些地方稍微地间隔分开。凹陷区域不与封闭板进行直接接触,并且包含粘合剂胶珠,该粘合剂胶珠将封闭板与周壁的上部在周壁的整个周长上连接。粘合剂胶珠在封装的外侧,在封闭板和凹陷区域之间的自由空间中具有表面。在对封闭粘合剂进行排气的情况下,气态物质通过所述表面向封装的外部排出。
可以设想多个实施方案,将参考图3至图8对实施方案进行描述。应注意的是,附图并未按比例绘制,以便更好地说明本发明的各个方面;特别是上壁表面的浮凸不是按比例绘制的,浮凸的高度实际上对应于密封操作结束时的粘合剂胶珠的高度(厚度),为大约十微米的级别。还应注意的是,为了简便起见,在图1至图8中,相同的元素具有相同的附图标记。具体地,在所有附图中,所示出的封闭板6为对有用辐射透明的具有窗口的板(对于电子元件,其为发射器或接收器)。换句话说,该板可以是完全透明的玻璃板,即玻璃窗,如图所示;或者实际上板可以在框架中包含透明窗口,该框架然后可以由与封装相同的材料制成。在附图中,在每个表面上都存在防反射层(附图中的层7和层8),但这不是绝对必须的。封装包括空腔2,该空腔2由从封装P的底部凸出的周壁10包围。集成电路1(在示出的示例中为裸片)胶合至该空腔的底部,并且电连接(在示例中,通过连接至连接器的引脚的焊接线4和互连焊区)至封装的电连接器的引脚。封装利用粘合剂胶珠9气密地封闭,该粘合剂胶珠9将板与封装在封装的周壁的整个长度上连接。这些各种的连接和包封方面都是众所周知的,并且等同于本领域技术人员所熟知的连接和包封技术。
现在将详细描述本发明。
在图3至图5中示出了本发明的第一实施方案。在该实施方案中,封闭板的面积小于由周壁的外部边缘限定的封装的面积。换句话说,如图4可以看出,周壁10的外部边缘(b)与封闭板6的边缘(b’)的距离为D。
图3示出了密封前的封装P和封闭板6。封闭板6配备有指定厚度h1的封闭粘合剂胶珠9。粘合剂通过丝网印刷或者注射以糊状沉积。粘合剂为热固性的,通常为树脂,可以是单组分或双组分的。
根据本发明,封装的周壁10的上表面不是均匀的平面。封装的周壁10的上表面是具有浮凸结构的表面,该浮凸形成了在周壁的整个长度上产生的凹槽(即凹槽围绕着空腔)。因此,在周壁的宽度L范围内,存在宽度为l2的基本上平坦的区域z2(凹槽),该区域z2在每侧上由两个凸出的平面区域侧接:在封装的内侧的凸出区域z1和在封装的外侧的凸出区域z3。
图4示出了密封(在炉中夹住烘烤,以聚合封闭粘合剂)后由板气密封闭的封装,图5更详细地示出了板与封装的壁的上部A之间的连接:凸出的平面区域z1与封闭板6进行直接接触,而不插入粘合剂;然而,应理解的是,由于在周壁的整个长度上的表面的平面度的缺陷,两个部分(区域z1和板6)可能会在某些位置处分离开;在将凸出的平面区域z1连接到凹槽的底部(区域z2)的侧缘(flank)f、封闭板6的内表面以及凹槽的底部(z2)之间包含有粘合剂胶珠。封闭板与凹槽的底部以粘合剂的厚度分离开;封闭板不覆盖凹槽的整个宽度l2。如图所示,凸出的平面区域z3的内部边缘b”与板的边缘b’的距离为d(d<D)。因此,由于浮凸,粘合剂胶珠在封装外侧的自由空间中具有表面,该表面用作与封装的外部大气的交换表面Se。
区域z3可以在随后的将元件集成到设备系统中的过程中用作支承表面。如图所示,该区域z3可以与区域z1处于同一水平;但它也可能更高或略低,这取决于OEM的规定要求。
在封装的内侧,区域z1与封闭板在空腔(2)的内部与粘合剂胶珠9之间形成了绝缘的机械屏障。优选地,区域z1尽可能地窄,以实现板6的粘合剂的最佳粘合面积。极限取决于封装的材料的机械强度性能。例如,对于陶瓷封装而言,区域z1的宽度e1将可以为大约一毫米。
有利的是,可以通过对区域z1的侧缘定义槽侧轮廓来优化粘合剂对板的粘合面积,以便从区域z1的上表面(其与板进行直接接触)到凹槽的底部z2逐渐增加该宽度。该轮廓例如可以为S形(S状弯曲形)或斜面形。在陶瓷封装的示例中,区域z1在封闭板处的宽度e’1例如可以为100微米,在区域z2(凹槽的底部)处的宽度可以达到几毫米。
为区域z1的侧缘定义轮廓还有利地使得壁的尺寸(并且更具体地其宽度L)能够针对给定的元件定制。已经看出,试图应用本发明而不改变封装的尺寸。根据元件和应用,周壁可以更宽或者更窄。但是,区域z2的尺寸由密封后(在压力下烘烤)粘合剂胶珠的尺寸限制,以实现期望的板和封装之间的密封紧密度和粘合效果。因此,可以调整以形成粘合区域z2的变量为区域z1和/或区域z3的宽度和/或轮廓。特别地,区域z3可以成陡峭的或实际上斜切的侧缘轮廓,区域z1也可以如此。
粘合剂的厚度h1(在压力下加热之前)以及凹槽的尺寸h2和l2根据粘合剂的属性而定义,从而确保粘合的质量以及封闭板与封装的壁之间的密封紧密度。例如,密封前的板上的粘合剂的高度h1为50或80微米(图3);凹槽z2的深度h2为大约10到60微米,宽度l2为大约1mm或以下,例如500微米。
在密封步骤中,板的封闭粘合剂胶珠压靠在凹槽的底部并扩散,填充由凹槽的底部z2、区域z1的侧缘f和封闭板限定的空间,而没有溢出到区域z1的平坦表面上,区域z1的平坦表面被挤压成与封闭板直接接触(或几乎抵靠)。在该操作结束时,板和封装的壁之间的粘合区域包括侧缘f,侧缘f的一部分至少为凹槽的宽度(其可以为凹槽的整个宽度l2),这确保了板能够牢固并且气密地固定至封装。本领域技术人员将能够根据封闭粘合剂的属性来确定要预沉积在板上的胶珠的高度和宽度,并且能够根据封装的壁中的凹槽的位置和尺寸来确定胶珠在板上必须处于的位置,从而在随后执行的加热和夹紧操作之后获得期望的粘合和密封紧密度质量。在加热和夹紧操作过程中,粘合剂在板、凹槽区域z2以及将该区域z2连接到区域z1的侧缘f所包围的空间内挤压并扩散,封闭板主要通过直接接触而不是插入粘合剂、在壁的整个周长上靠在区域z1的表面上。在由于表面平面度缺陷而不能直接接触的部分中,这两个部分保持紧靠,间隙通常不超过10到20微米。
图7和图8示出了两种变体实施方案,当未对封装提供在壁的外边缘上的支承表面时,可以使用这两个变体实施方案,以便集成到外部设备中。在这种情况下,不需要提供图3至图6的凸出的外部区域z3。然后,区域z2不再限定凹槽,而是更一般地,区域z2相对于凸出的区域z1凹陷,并且一直延伸到外壁边缘。然后,粘合剂可以在凹陷区域z2的宽度上扩散。可选地,如图8所示,可以在凹陷区域z2的浮凸中设置小的凸起22,以防止粘合剂一直扩散到边缘或者超出壁的边缘。在这两个浮凸的示例(即,具有凸起的浮凸和不具有凸起的浮凸)中,将区域z1连接到凹陷的区域z2的侧缘f可以相当突兀(图5和图7中的陡峭侧缘)或成斜面形状或S形(图6和图8),如上所述,后一变体允许与板接触的区域z1的表面的宽度最优地减小而不削弱该区域。区域z3的侧缘也可以是陡峭的(图5)或成斜面形状或S形轮廓。
根据封装的材料(通常为陶瓷或金属),壁的上表面中的浮凸可容易地通过机械加工、蚀刻或适合于形成凹槽/凹陷区域z2以及期望的一个或更多个凸出区域的轮廓的其他技术而产生。
在一个变体中,壁的上部A(这部分通过图5至图8中的虚线界定)可以以框架的形式制造,例如陶瓷框架,甚至金属框架,例如由柯伐合金(Ni-Fe-Co合金)制成的金属框架。然后,该框架添加并胶合至封装的平坦上壁表面(具有用于芯片键合的非常薄的粘合剂类型的层或通过焊接)。如上所述,在密封之前,框架和粘合剂或焊料的挥发性物质可以通过强制排气操作大体上或完全去除。实际上,框架的高度取决于浮凸的高度h2,以及由本领域的成型模制技术所施加的限制。例如,框架的高度为几百微米到几毫米,并且例如在300微米和3毫米之间。通过单独制造这样的框架然后添加,避免了需要在封装的壁的表面上进行磨削操作。
可以设想其他的变体实施方案。例如,区域z3可以在周壁的整个长度上不连续,但可以分成形成为许多支承垫片的区段。然后,截面上部的轮廓可以是图7或图8的轮廓,或者可以是图5和图6的轮廓。此外,当存在两个凸出的区域z1和z3时,根据限制和各自尺寸,一个侧缘的轮廓可以与另一个侧缘的轮廓不同。特别是以单独框架形式生产,可以生产各种轮廓变型,从而允许针对不同OEM的规格定制标准元件封装。
上面参照附图描述的本发明能够通过在密封期间和密封之后,经由封装外侧的交换表面Se强制使封闭粘合剂向封装外部排气,来提高包封在气密封装中的元件的可靠性。具体地,在元件为辐射检测器或发射器的情况下,特别是在图像传感器的情况下,有效防止了在板的透明窗口上形成斑点。因此,提高了用于航空航天领域的这些元件的可靠性。本发明可以更广泛地应用。本发明的应用不限于一种特定类型的电子元件的包封,或者具有透明窗口的封装。已经说明了电子元件封装内部的残留气体由于许多原因而存在问题。因此,本发明提供的技术方案实施起来简单且便宜,因此通常可应用于任何类型的气密的电子元件封装,只要是对于防止任何表面退化,包括封闭板的内表面的退化(其透明度降低)和/或控制空腔内部气氛(压力)是有用的或必须的。
在航空航天应用的情况下,该封装通常为陶瓷封装,但是该封装也可以由金属制成。在这两种情况下,浮凸都可以通过使用任何合适的手段进行表面加工(蚀刻),或通过添加所示的框架来获得。但是,本发明的原理也适用于塑料封装。然后,浮凸的形状通常通过模制而获得。
当封闭板不是完全透明的情况下(框架中的窗口透明),不透明部分可以由与封装相同的材料制成。

Claims (11)

1.一种气密的集成电路封装,其包括底部、从底部凸出并限定了封装的内部空腔(2)的周壁(10)、空腔内的集成电路以及封闭板(6),所述封闭板(6)胶合至周壁的上部,从而封闭空腔,其特征在于:
-包含浮凸的周壁的上表面包括第一平面区域(z1)和凹陷区域(z2);所述第一平面区域(z1)除了在存在防止接触的平面度缺陷的位置处,在空腔的内侧、周壁的整个长度上与封闭板进行直接接触,而不插入粘合剂;在所述第一平面区域的外部,所述凹陷区域(z2)不与封闭板进行直接接触;
-粘合剂胶珠(9)存在于凹陷区域中,并且在周壁的整个周长上将封闭板与周壁的上部连接;
-粘合剂胶珠(9)在封装的外侧,在封闭板和凹陷区域之间具有暴露的表面(Se)。
2.根据权利要求1所述的气密的集成电路封装,其中,所述凹陷区域包括第二平面区域(z2),其低于所述第一平面区域(z1)。
3.根据权利要求2所述的气密的集成电路封装,其中,周壁的上表面中的浮凸在封装的外侧的壁的长度上包括第三平面区域(z3),所述第二平面区域低于所述第三平面区域。
4.根据权利要求2所述的气密的集成电路封装,其中,所述凹陷区域一直延伸到外壁边缘,并且在浮凸中包括与外部封装边缘一定距离的凸起(P)。
5.根据前述权利要求中任一项所述的气密的集成电路封装,其中,将第一平面区域与凹陷区域连接的侧缘具有限定了第一区域的宽度的轮廓,所述第一区域的宽度随着从与和封闭板进行直接接触的上表面到凹陷区域(z2)的水平的距离的增加而增大。
6.根据权利要求3所述的气密的集成电路封装,其中,凹陷区域与第一平面区域之间的侧缘和/或凹陷区域与第三平面区域之间的侧缘具有限定了区域宽度的轮廓,所述区域宽度随着与最高平面区域的上表面到凹陷区域(z2)的水平的距离的增加而增大。
7.根据前述权利要求中任一项所述的气密的集成电路封装,所述集成电路封装由陶瓷制成或者由金属制成。
8.根据前述权利要求中任一项所述的气密的集成电路封装,其中,具有包含浮凸的表面的上壁部分(A)为框架。
9.根据权利要求1至8中任一项所述的气密的集成电路封装,其中,所述封闭板为窗口或者包括窗口,所述窗口对于有用辐射透明。
10.根据权利要求1至8中任一项所述的气密的集成电路封装,其中,所述封闭板为玻璃板。
11.根据权利要求9或10所述的气密的集成电路封装,所述集成电路封装用于图像传感器。
CN201810347818.9A 2017-04-18 2018-04-18 气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装 Active CN108735768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1753335A FR3065318B1 (fr) 2017-04-18 2017-04-18 Boitier hermetique de composant electronique, en particulier pour capteur d'image
FR1753335 2017-04-18

Publications (2)

Publication Number Publication Date
CN108735768A true CN108735768A (zh) 2018-11-02
CN108735768B CN108735768B (zh) 2023-11-10

Family

ID=60302157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810347818.9A Active CN108735768B (zh) 2017-04-18 2018-04-18 气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装

Country Status (7)

Country Link
US (1) US10446597B2 (zh)
EP (1) EP3392910B1 (zh)
JP (1) JP7281871B2 (zh)
CN (1) CN108735768B (zh)
ES (1) ES2969244T3 (zh)
FR (1) FR3065318B1 (zh)
IL (1) IL258635B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111959A (ja) * 1997-10-07 1999-04-23 Matsushita Electron Corp 固体撮像素子収納容器およびそれを用いた固体撮像装置および固体撮像装置の製造方法
CN2891286Y (zh) * 2005-12-30 2007-04-18 华东科技股份有限公司 影像感测封装构造
CN102077351A (zh) * 2008-04-29 2011-05-25 豪威科技有限公司 使用垫片封胶封装图像传感器的装置和方法
WO2015017993A1 (zh) * 2013-08-07 2015-02-12 方晶科技股份有限公司 用于发光二极管的热传输送装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457738A (en) * 1987-08-28 1989-03-06 Sumitomo Electric Industries Package for semiconductor device
JP3074773B2 (ja) * 1991-05-15 2000-08-07 日本電気株式会社 固体撮像素子
JP3993862B2 (ja) * 2003-10-10 2007-10-17 松下電器産業株式会社 光学デバイスおよびその製造方法
US7476955B2 (en) * 2004-01-06 2009-01-13 Micron Technology, Inc. Die package having an adhesive flow restriction area
JP4170968B2 (ja) 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
JP2006041456A (ja) 2004-06-25 2006-02-09 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
DE102005059161A1 (de) * 2005-12-12 2007-06-21 Robert Bosch Gmbh Optisches Modul sowie Verfahren zur Montage eines optischen Moduls
JP4947618B2 (ja) 2005-12-19 2012-06-06 エヌイーシー ショット コンポーネンツ株式会社 電子部品用パッケージ
DE102006016260A1 (de) 2006-04-06 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung
US7932569B2 (en) * 2006-09-27 2011-04-26 Miradia, Inc. Micromechanical device with microfluidic lubricant channel
JP4385062B2 (ja) * 2007-06-04 2009-12-16 昭和オプトロニクス株式会社 赤外線検知器の製造方法
JP2008305845A (ja) * 2007-06-05 2008-12-18 Fujifilm Corp 放射線検出器
JP5206713B2 (ja) 2010-03-09 2013-06-12 富士電機株式会社 半導体パッケージの組立方法
JP2017147317A (ja) 2016-02-17 2017-08-24 セイコーエプソン株式会社 電子部品収容容器および電子部品収容容器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111959A (ja) * 1997-10-07 1999-04-23 Matsushita Electron Corp 固体撮像素子収納容器およびそれを用いた固体撮像装置および固体撮像装置の製造方法
CN2891286Y (zh) * 2005-12-30 2007-04-18 华东科技股份有限公司 影像感测封装构造
CN102077351A (zh) * 2008-04-29 2011-05-25 豪威科技有限公司 使用垫片封胶封装图像传感器的装置和方法
WO2015017993A1 (zh) * 2013-08-07 2015-02-12 方晶科技股份有限公司 用于发光二极管的热传输送装置

Also Published As

Publication number Publication date
FR3065318B1 (fr) 2021-09-10
IL258635B (en) 2022-09-01
IL258635A (en) 2018-06-28
FR3065318A1 (fr) 2018-10-19
US10446597B2 (en) 2019-10-15
EP3392910B1 (fr) 2023-12-13
ES2969244T3 (es) 2024-05-17
JP2018182329A (ja) 2018-11-15
US20180301489A1 (en) 2018-10-18
EP3392910A1 (fr) 2018-10-24
CN108735768B (zh) 2023-11-10
JP7281871B2 (ja) 2023-05-26

Similar Documents

Publication Publication Date Title
US8384168B2 (en) Sensor device with sealing structure
US8476087B2 (en) Methods for fabricating sensor device package using a sealing structure
US7568390B2 (en) Semiconductor acceleration sensor device and method for manufacturing the same
US8194896B2 (en) Packaging structure and method of a MEMS microphone
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
EP2316008B1 (en) Sensor device packaging and corresponding method
CN100584741C (zh) 用于装配半导体芯片的方法及相应的半导体芯片装置
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
KR100694902B1 (ko) 압력검출장치
EP1860417A2 (en) A pressure sensor having a chamber and a method for fabricating the same
EP1860418A1 (en) A method for fabricating a pressure sensor using SOI wafers
US20050186703A1 (en) Method for packaging semiconductor chips and corresponding semiconductor chip system
US20050194685A1 (en) Method for mounting semiconductor chips and corresponding semiconductor chip system
CN105466627B (zh) 用于测量流体压力的传感器模块
JPH07209115A (ja) 半導体圧力検出器及びその製造方法
CN110207885A (zh) 基于倒装焊芯片的压力传感器芯体、芯体制造及封装方法和压力传感器
CN103487198B (zh) 压力传感器以及压力传感器的制造方法
JP6588321B2 (ja) 圧力センサ
JP6807486B2 (ja) 圧力センサ構成およびその製造方法
KR101366193B1 (ko) 유브이 에폭시를 이용한 에어 캐비티 패키지의 진공 실링 방법
CN108735768A (zh) 气密的电子元件封装、特别是用于图像传感器的气密的电子元件封装
CN108458826A (zh) 半导体传感器装置
CN111510835B (zh) 固传导mems麦克风的封装结构、制造方法及移动终端
CN113483944A (zh) 介质隔离式压力传感器及其制造方法
JP6317956B2 (ja) 圧力センサ、及び圧力センサの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant