CN108735660B - 形成具有减少的腐蚀的接触插塞的方法 - Google Patents

形成具有减少的腐蚀的接触插塞的方法 Download PDF

Info

Publication number
CN108735660B
CN108735660B CN201711268936.2A CN201711268936A CN108735660B CN 108735660 B CN108735660 B CN 108735660B CN 201711268936 A CN201711268936 A CN 201711268936A CN 108735660 B CN108735660 B CN 108735660B
Authority
CN
China
Prior art keywords
metal
contact opening
contact
layer
containing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711268936.2A
Other languages
English (en)
Other versions
CN108735660A (zh
Inventor
王喻生
洪奇成
高承远
邱意为
欧阳良岳
白岳青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108735660A publication Critical patent/CN108735660A/zh
Application granted granted Critical
Publication of CN108735660B publication Critical patent/CN108735660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

方法包括形成ILD以覆盖晶体管的栅极堆叠件。ILD和栅极堆叠件是晶圆的一部分。蚀刻ILD以形成接触开口，并且通过接触开口暴露晶体管的源极/漏极区域或栅极堆叠件中的栅电极。导电覆盖层形成为延伸至接触开口内。在镀液中使用电化学镀将含金属材料镀在导电覆盖层上。含金属材料具有填充接触开口的部分。镀液具有低于约100ppm的硫含量。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分组合形成接触插塞。本发明实施例涉及形成具有减少的腐蚀的接触插塞的方法。

Description

形成具有减少的腐蚀的接触插塞的方法
技术领域
本发明实施例涉及形成具有减少的腐蚀的接触插塞的方法。
背景技术
在集成电路的制造中，接触插塞用于连接至晶体管的源极和漏极区域以及栅极。源极/漏极接触插塞通常连接至源极/漏极硅化物区域，它的形成包括形成接触开口以暴露源极/漏极区域，沉积金属层，实施退火以使金属层与源极/漏极区域反应，将钨填充至剩余的接触开口，并且实施化学机械抛光(CMP)以去除过量的钨。之后，实施清洗。在CMP和随后的清洗工艺中，接触插塞的顶面可能遭受凹陷和腐蚀。
发明内容
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：形成覆盖晶体管的栅极堆叠件的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；蚀刻所述层间电介质以形成第一接触开口，其中，通过所述第一接触开口暴露所述晶体管的源极/漏极区域或所述栅极堆叠件中的栅电极；形成导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口内；将含金属材料镀在所述导电覆盖层上，在镀液中使用电化学镀实施所述镀，其中，所述含金属材料包括填充所述第一接触开口的部分，并且所述镀液具有低于100百万分率(ppm)的硫含量；以及对所述晶圆实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成第一接触插塞。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成第一接触开口和第二接触开口，其中，分别通过所述第一接触开口和所述第二接触开口暴露晶体管的源极/漏极区域和栅电极；沉积延伸至所述第一接触开口和所述第二接触开口内的金属层；沉积导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口和所述第二接触开口内；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；以及实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分形成源极/漏极接触插塞和栅极接触插塞。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成接触开口，其中，通过所述接触开口暴露晶体管的源极/漏极区域或栅电极；沉积延伸至所述接触开口内的金属层；沉积导电覆盖层，所述导电覆盖层具有延伸至所述接触开口内的第一部分和位于所述层间电介质上面的第二部分；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成接触插塞，并且所述接触插塞的顶面从邻近所述层间电介质的顶面凹进以形成凹槽；以及在所述凹槽中选择性地形成金属盖。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图12示出了根据一些实施例的晶体管和接触插塞的形成中的中间阶段的截面图。
图13示出了根据一些实施例的晶体管和接触插塞的截面图。
图14示出了根据一些实施例的用于形成晶体管的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据各个示例性实施例，提供了具有电连接至源极/漏极区域和栅电极的接触插塞的晶体管及其形成方法。示出了形成晶体管的中间阶段。讨论了改变的一些实施例。贯穿各个视图和示例性实施例，相同的参考标号用于指代相同的元件。
图1至图12示出了根据一些示例性实施例的晶体管和相应的接触插塞的形成的中间阶段的截面图。图1至图12所示的步骤也在如图14的工艺流程200中示意性地示出。参照图1，形成晶圆10上的初始结构。晶圆10包括衬底20，该衬底20可以由诸如硅、硅锗、硅碳、III-V族化合物半导体材料等的半导体材料形成。衬底20可以是块状衬底或绝缘体上半导体(SOI)衬底。
在衬底20上方形成栅极堆叠件26A和26B，栅极堆叠件26A和26B共同地称为栅极堆叠件26)。根据本发明的一些实施例，栅极堆叠件26A和26B形成为纵向方向彼此平行的栅极堆叠带(在晶圆10的俯视图中)。每个栅极堆叠件26A和26B均可以包括栅极电介质24、位于栅极电介质24上方的栅电极28以及位于栅电极28上方的硬掩模38。根据本发明的一些实施例，栅极堆叠件26是替换栅极堆叠件，通过形成伪栅极堆叠件(未示出)，去除伪栅极堆叠件以形成凹槽，并且在凹槽中形成替换栅极来形成替换栅极堆叠件。因此，每个栅极电介质24均包括位于相应的栅电极28下面的底部，以及位于相应的栅电极28的侧壁上的侧壁部分。侧壁部分形成环绕相应的栅电极28的环。
根据本发明的一些实施例，源极和漏极区域22(在下文中称为源极/漏极区域22)形成为延伸至衬底20内，并且在接触蚀刻停止层(CESL)34、层间电介质(ILD)36以及其中的接触开口的形成之前形成。根据可选实施例，在形成如图2所示的接触开口之后形成源极/漏极区域22。一个或多个源极/漏极区域22可以是由包括26A和26B的相邻的栅极堆叠件共用的共同的源极区域或共同的漏极区域。因此，栅极堆叠件26A可以与栅极堆叠件26A的相对侧上的源极/漏极区域22结合形成第一晶体管，并且栅极堆叠件26B可以与栅极堆叠件26B的相对侧上的源极/漏极区域22结合形成第二晶体管。第一晶体管和第二晶体管可以并联电连接以用作单个晶体管。
栅极电介质24可以是单层或包括多个层的复合层。例如，栅极电介质24可以包括界面氧化物层和位于氧化物层上方的高k介电层。氧化物层可以是通过热氧化或化学氧化形成的氧化硅层。高k介电层可以具有大于7或甚至大于20的k值。示例性高k介电材料包括氧化铪、氧化锆、氧化镧等。
根据本发明的一些实施例，每个栅电极28均具有由均质导电材料形成的单层结构。根据可选实施例，每个栅电极28均具有包括多个层的复合结构，多个层由TiN、TaSiN、WN、TiAl、TiAlN、TaC、TaN、铝或它们的合金形成。栅电极28的形成可以包括物理汽相沉积(PVD)、金属有机化学汽相沉积(MOCVD)和/或其他适当的方法。例如，硬掩模38可以由氮化硅或氮氧化硅形成。
根据本发明的可选实施例，通过沉积毯式栅极介电层和毯式栅电极层(诸如多晶硅层)，并且之后图案化毯式栅极介电层和毯式栅电极层来形成栅极堆叠件26A和26B，而不是替换栅极堆叠件。
再次参照图1，蚀刻停止层(CESL)34形成为覆盖衬底20，并且可以在栅极间隔件30的侧壁上延伸。根据本发明的一些实施例，CESL 34由氮化硅、碳化硅或其他介电材料形成。在CESL以及栅极堆叠件26A和26B上方形成层间电介质(ILD)36(可选地称为ILD0 36)。ILD36可以由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、正硅酸乙酯(TEOS)氧化物等的氧化物形成。例如，该形成可以包括化学汽相沉积(CVD)、可流动CVD(FCVD)、旋涂等。ILD36可以包括具有与栅极堆叠件26A和26B的顶面齐平的顶面的第一层，并且栅极堆叠件26A和26B是在第一层中形成的替换栅极。ILD 36还可以包括在第一层上方形成的第二层，并且在形成栅极堆叠件26A和26B之后形成第二层。第一层和第二层可以由相同的材料或不同的材料形成，并且它们之间可以具有或可以不具有可区分的界面。
参照图2，蚀刻ILD 36和CESL 34以形成源极/漏极接触开口40。相应的步骤示出为图14所示的工艺流程中的步骤202。源极/漏极区域22(如果已经形成)暴露于接触开口40。该蚀刻是各向异性的，使得开口40的侧壁基本垂直。
根据此时还未形成源极/漏极区域22的一些实施例，可以实施预非晶化注入(PAI)和源极/漏极注入以形成源极/漏极区域22，并且用于形成源极/漏极区域22的PAI的物质和注入的杂质通过开口40注入至衬底20内。可以使用破坏注入的区域的晶格结构的锗、硅等实施PAI，以控制随后的源极/漏极注入的深度。如果相应的晶体管是p型晶体管时，可以使用硼或铟实施源极/漏极注入，如果相应的晶体管是n型晶体管，可以使用磷、砷或锑实施源极/漏极注入。
根据一些实施例，ILD 36由均质介电材料形成。根据可选实施例，如图2所示，绘制虚线35以示出ILD 36可以包括层36A和位于层36A上方的层36B。层36A和层36B都是介电层。层36B可以由与层36A的材料不同的介电材料形成。例如，层36A和层36B的两个都可以由选自诸如PSG、BSG、BPSG和TEOS的用于形成ILD的候选介电材料的相同的组中的介电材料形成，但是选择不同的材料。在随后的形成中，层36B可以被去除，并且因此用作牺牲层。
图3示出了根据本发明的一些实施例的介电接触(插塞)间隔件44的形成。根据可选实施例，没有形成接触间隔件44。接触间隔件44的形成可以包括沉积一个或多个共形介电层。介电层延伸至接触开口40内，并且包括位于ILD 36的侧壁上的垂直部分和位于开口40的底部处以及ILD 36上方的水平部分。使用诸如原子层沉积(ALD)、CVD等的共形沉积工艺实施沉积工艺，以使沉积层的水平部分和垂直部分具有类似的厚度。之后，实施各向异性蚀刻以去除介电层的水平部分，留下垂直部分作为接触间隔件44。可以使用氨(NH3)和NF3作为蚀刻气体实施各向异性蚀刻。应该注意，在晶圆10的俯视图中，相同开口40中的接触间隔件44是集成的间隔件环的部分。
根据本发明的一些实施例，间隔件44由相对于氧化物具有高蚀刻选择性的介电材料形成，使得在随后的清洗工艺中(其中，氧化物被去除)，没有损坏间隔件44。例如，接触间隔件44可以由氮化硅、碳氧化硅、氮氧化硅等形成。
参照图4，在ILD 36上方形成诸如光刻胶43的光刻掩模。光刻胶43填充源极/漏极接触开口40(图3)。之后，图案化光刻胶43。使用光刻胶43作为蚀刻掩模实施蚀刻工艺以蚀刻ILD 36，从而形成栅极接触开口41。相应的步骤示出为图14所示的工艺流程中的步骤204。之后，蚀刻硬掩模38，并且开口41延伸至相对的栅极间隔件30之间的间隔中。因此，栅电极28(以及可能的栅极电介质24)暴露于栅极接触开口41。根据本发明的一些实施例，开口41的形成包括蚀刻穿ILD 36的各向异性蚀刻以及蚀刻硬掩模38的各向同性蚀刻(干蚀刻)或各向异性蚀刻(干蚀刻或湿蚀刻)。蚀刻之后，栅极间隔件30的侧壁可以或可以不暴露于开口41。
根据一些实施例，如图5所示，在开口41中形成接触间隔件45。根据可选实施例，省略接触间隔件45。接触间隔件45可以由选自用于形成接触间隔件44的候选材料的相同的组中的材料形成。接触间隔件44和45可以由相同的材料或不同的材料形成。根据一些实施例，以不同的工艺形成接触间隔件44和45，每个接触间隔件44和45均在形成相应的接触开口40和41之后形成。根据可选实施例，接触间隔件44和45均在形成两个接触开口40和41之后形成，并且在相同的形成工艺中形成，该形成工艺包括沉积毯式介电层，并且之后对毯式介电层实施各向异性蚀刻。也可以省略接触间隔件44和45的一个或者两个的形成，并且随后形成的接触插塞将与ILD 36接触。
下一步，参照图6，沉积金属层46。相应的步骤示出为图14所示的工艺流程中的步骤206。根据本发明的一些实施例，金属层46是可以使用物理汽相沉积(PVD)形成的钛(Ti)层。金属层46包括位于开口40的底部处的底部以及ILD 36的侧壁表面上的侧壁部分。金属层46具有两个功能。第一个功能是金属层46的底部与下面的源极/漏极区域22反应以形成源极/漏极硅化物区域。第二个功能是金属层46用作用于随后形成的覆盖层的粘合层。
根据可选实施例，用不同的工艺填充开口40和41，并且金属层46填充至开口40内，但是没有填充至开口41内。然而，根据这些实施例，导电覆盖层48和金属材料54仍填充至两个开口40和41内。
参照图7，沉积导电覆盖层48。相应的步骤示出为图14所示的工艺流程中的步骤208。覆盖层48也用作扩散阻挡层。根据本发明的一些实施例，覆盖层48由诸如氮化钛的金属氮化物形成。可以使用CVD、PVD等形成覆盖层48。
图8示出了用于形成源极/漏极硅化物区域50的硅化工艺。根据本发明的一些实施例，通过由箭头52表示的退火实施硅化工艺。相应的步骤示出为图14所示的工艺流程中的步骤210。可以通过快速热退火(RTA)、炉退火等实施退火。因此，金属层46的底部与源极/漏极区域22反应形成硅化物区域50。在硅化工艺之后，金属层46的侧壁部分保留。根据本发明的一些实施例，金属层46的底部完全地反应，并且硅化物区域50的顶面与覆盖层48的底面接触。
下一步，将金属材料54填充至剩余的接触开口40和41内，并且产生的晶圆10如图9所示。相应的步骤示出为图14所示的工艺流程中的步骤212。金属材料54可以由含钴材料或含钨材料形成，含钴材料或含钨材料可以由纯的或基本纯的钨或钴(例如，具有大于约95％的原子百分比)形成。
根据本发明的一些实施例，通过电化学镀(ECP)实施金属材料54的形成。在ECP期间，镀液(示意性地示出为55)与晶圆10接触，并且通过镀液55传导电流。例如，可以通过将晶圆10浸入镀液55来实施镀。根据一些实施例，镀液55包括诸如硼酸的含金属化学物质、H2SO4中的CoSO4以及诸如具有C-H键和/或N-H键的有机化合物的额外的化学物质。
镀液55可以包括在其电解液中的硫(S)。因此，镀的金属材料54也包括硫。如随后的段落中讨论的，金属材料54中的硫将在随后的步骤中引起金属材料54的腐蚀。因此，在镀之前减少或消除电解液中的硫含量。根据本发明的一些实施例，镀液55不含任何含硫化学物质，从而不会将硫沉积至金属材料54内。根据可选实施例，调整镀液55，从而使得虽然镀液55中存在含硫化学物质(诸如包括硫并且具有C-H和/或N-H键的有机化合物)，但是镀液55中的硫的量低于100百万分率(ppm)。镀液55也可以基本不含硫，例如，镀液55中硫的量低于约20ppm或低于约10ppm，使得金属材料54的腐蚀(如果存在的话)将不会影响产生的接触插塞的质量。如果镀液55已经购买(或提供)并且具有高于约100ppm的硫含量，则处理镀液55以去除硫，以将硫含量减小至低于100ppm，并且在用于镀之前，减小至诸如低于约20ppm或10ppm的期望的水平，并且使得用于镀的镀液55可以不含或基本不含硫。另外，镀液55可以具有少量的硫含量，例如，该硫含量可以多于约1ppm，并且因此该硫含量可以在约1ppm和约100ppm之间的范围内、约1ppm和约20ppm之间的范围内或约1ppm和约10ppm之间的范围内。产生的金属材料54可以包括痕量的硫，其中，由于镀液55中的硫的减少或消除，因此金属材料54中的硫的量显著的减少或完全地消除。
金属材料54的ECP可以是自底向上的，这意味着在接触开口40和41(图8)的底部处，沉积速率远高于上部区域中的沉积速率，上部区域诸如在ILD 36上方的覆盖层48的部分上。因此，金属材料54填充开口40和41，并且持续生长。
在沉积金属材料54之后，实施退火，根据本发明的一些实施例，使用快速热退火(RTA)实施退火，并且退火的持续时间可以在约2分钟和约10分钟之间的范围内。退火的温度可以在约300℃和约500℃之间的范围内。如果在金属材料54中存在硫，则退火将引起硫的扩散，并且金属材料54和覆盖层48之间的界面处的硫含量由于扩散而增加。
下一步，实施诸如化学机械抛光(CMP)的平坦化工艺以去除位于ILD36上方的金属材料54、覆盖层48和金属层46的过量部分。如图10A所示，因此形成源极/漏极接触插塞56A和栅极接触插塞56B。相应的步骤示出为图14所示的工艺流程中的步骤214。图10A示意性地示出了抛光垫57。在实际CMP工艺中，抛光垫57可以具有大于晶圆10的尺寸的尺寸/直径。在CMP工艺期间，抛光垫可以面朝上，而晶圆10可以面朝下并且按压在抛光垫57上。在CMP期间，旋转晶圆10。在CMP期间，将浆料(未示出)分配在抛光垫57上。
根据其中ILD 36包括层36A和层36B(图9)的一些实施例，可以实施平坦化工艺直至完全地去除层36B。因此，层36B用作保护下面的ILD36A的牺牲层。
可以发现，如果金属材料54中存在硫，则在CMP期间，接触插塞56A和56B可能被腐蚀而形成如图10B所示的凹槽60。相反地，如果金属材料54中不存在硫，则在CMP期间，没有腐蚀产生，并且接触插塞56A和56B的顶面可以是平坦的，其中，没有形成凹槽。该腐蚀可能由硫与浆料反应形成硫酸引起的，该硫酸可以腐蚀接触插塞56A和56B。退火进一步导致靠近金属材料54和覆盖层48之间的界面处的区域中的硫的浓缩。因此，界面处浓缩的硫导致凹槽60在邻近界面处比在接触插塞56A和56B的其他部分中更深，并且形成如图10B所示的凹进的轮廓。凹槽60的边缘部分具有深度D1，并且凹槽60的中心部分具有小于D1的深度D2。根据一些实施例，比率D1/D2大于2.0。应该理解，深度D1和D2以及比率D1/D2与诸如金属材料54中的硫含量、退火条件和浆料的多个因素有关。硫也可以扩散至覆盖层48的浅部分。因此，凹槽60也可以延伸至导电覆盖层48。
当没有腐蚀产生或腐蚀非常轻时，可以在如图10A所示的晶圆10上直接形成介电层和导电部件。如果腐蚀仍然产生并且不可忽略，则可以形成金属盖62以填充如图10B所示的凹槽60，并且产生的晶圆10如图11A所示。因此，金属盖62延伸至凹槽60内。根据一些示例性实施例，金属盖62的顶面与ILD 36的顶面基本共面。可以使用CVD沉积金属盖62，并且选择前体使得该形成是选择性的，并且金属盖62可以形成在接触插塞56A和56B上方，而没有形成在ILD 36上。金属盖62可以由钴、钨、镍或它们的合金形成。此外，金属盖62和金属材料54可以由相同的材料或不同的材料形成。在图11A和随后的附图中，使用虚线示出金属盖62以表明它们可以响应于图10A所示的结构而不形成，或可响应于图10B所示的结构而形成。
图11B示出了根据一些实施例的晶圆10，并且实施CMP直至去除栅极间隔件30上方的全部ILD 36并且暴露栅极间隔件30。因此，每个栅极接触插塞56B均完全地位于相对的栅极间隔件30之间的间隔中。根据这些实施例，可以产生或可以不产生接触插塞56A和56B的腐蚀，并且因此，如用于示出金属盖62的虚线所表明的，可以形成或可以不形成金属盖62。
在图1至图11A/11B所示的步骤中，形成晶体管300。参照图12，形成蚀刻停止层68，随后形成介电层70。根据一些实施例，介电层70是层间电介质，并且因此可选地称为ILD170。根据一些实施例，也可以省略蚀刻停止层68。因此，使用虚线示出蚀刻停止层68以表明其可以形成或可以不形成。蚀刻停止层68可以由碳化硅、氮氧化硅、碳氮化硅、它们的组合或它们的复合层形成。可以使用诸如CVD、等离子体增强化学汽相沉积(PECVD)、ALD等沉积方法形成蚀刻停止层68。ILD1 70可以包括选自PSG、BSG、BPSG、氟掺杂的硅酸盐玻璃(FSG)或TEOS氧化物的材料。ILD1 70也可以由可以是含碳介电材料的无孔低k介电材料形成。ILD1 70可以使用旋涂、FCVD等形成，或可以使用诸如CVD、PECVD、低压化学汽相沉积(LPCVD)等的沉积方法形成。
图12进一步示出了导电部件72的形成，其可以是金属线、金属通孔、金属焊盘等。层68和70以及导电部件72的形成示出为图14所示的工艺流程中的步骤216。根据本发明的一些实施例，导电部件72是接触插塞，并且没有形成如图12所示的蚀刻停止层68。根据可选实施例，导电部件72是铜通孔或铜线，并且根据这些实施例，形成蚀刻停止层68。
导电部件72的形成可以包括在蚀刻停止层68和介电层70中形成暴露接触插塞56A和56B的开口，在开口中填充导电材料并且实施平坦化。导电部件72可以包括导电粘合/阻挡层74以及位于粘合/阻挡层74上方的金属材料76。粘合/阻挡层74可以由选自钛、氮化钛、钽、氮化钽、它们的组合或它们的多层的材料形成。金属材料76可以由钨、铜、铝、或它们的合金形成，或可以使用PVD、金属有机化学汽相沉积(MOCVD)或镀形成。根据一些实施例，金属材料76使用ECP形成，相应的镀液可以具有与镀液55(图9)类似的硫含量，其具有低于约100ppm的硫含量或可以不含硫以减少腐蚀。
本发明的实施例具有一些有利特征。通过降低或去除用于形成接触插塞的镀液中的硫，减少或消除了CMP期间的接触插塞的腐蚀。此外，可以选择性地形成金属盖以填充由于腐蚀而形成的凹槽(如果存在的话)。栅极接触插塞也可以完全地形成在栅极间隔件之间以减少由栅极接触插塞上方的金属通孔/插塞的未对准引起的电短路或泄露。
根据本发明的一些实施例，方法包括形成ILD以覆盖晶体管的栅极堆叠件。ILD和栅极堆叠件是晶圆的一部分。蚀刻ILD以形成接触开口，并且通过接触开口暴露晶体管的源极/漏极区域或栅极堆叠件中的栅电极。导电覆盖层形成为延伸至接触开口内。在镀溶液中使用电化学镀将含金属材料镀在导电覆盖层上。含金属材料具有填充接触开口的部分。镀液具有低于约100ppm的硫含量。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分结合形成接触插塞。
根据本发明的一些实施例，方法包括形成ILD，蚀刻ILD以形成第一接触开口和第二接触开口。分别通过第一接触开口和第二接触开口暴露晶体管的源极/漏极区域和栅电极。该方法还包括沉积延伸至第一接触开口和第二接触开口内的金属层，以及沉积导电覆盖层。导电覆盖层延伸至第一接触开口和第二接触开口内。在镀溶液中使用电化学镀将含金属材料镀在导电覆盖层上。镀液基本不含硫。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分形成源极/漏极接触插塞和栅极接触插塞。
根据本发明的一些实施例，方法包括形成ILD，蚀刻ILD以形成接触开口。通过接触开口暴露晶体管的源极/漏极区域或栅电极。该方法还包括沉积延伸至接触开口内的金属层，沉积具有延伸至接触开口内的第一部分和位于ILD上面的第二部分的导电覆盖层，并且在镀溶液中使用电化学镀将含金属材料镀在导电覆盖层上。镀液基本不含硫。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分结合形成接触插塞。由于平坦化，接触插塞的顶面从邻近的ILD的顶面凹进以形成凹槽。金属盖选择性地沉积在凹槽中。
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：形成覆盖晶体管的栅极堆叠件的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；蚀刻所述层间电介质以形成第一接触开口，其中，通过所述第一接触开口暴露所述晶体管的源极/漏极区域或所述栅极堆叠件中的栅电极；形成导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口内；将含金属材料镀在所述导电覆盖层上，在镀液中使用电化学镀实施所述镀，其中，所述含金属材料包括填充所述第一接触开口的部分，并且所述镀液具有低于100百万分率(ppm)的硫含量；以及对所述晶圆实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成第一接触插塞。
在上述方法中，还包括：提供具有所述硫含量的所述镀液；以及在所述镀之前，从所述镀液去除硫以减小所述镀液中的硫含量。
在上述方法中，所述镀液不含硫。
在上述方法中，还包括，在形成所述导电覆盖层之前，在所述第一接触开口中形成介电接触间隔件。
在上述方法中，还包括：在所述层间电介质上方形成附加介电层，其中，所述附加介电层和所述层间电介质由不同的材料形成，其中，所述第一接触开口穿透所述附加介电层和所述层间电介质，并且所述导电覆盖层包括覆盖所述附加介电层的部分。
在上述方法中，还包括：蚀刻层间电介质以形成第二接触开口，其中，通过所述第一接触开口暴露所述源极/漏极区域，并且通过所述第二接触开口暴露所述栅电极，并且同时在所述第一接触开口和所述第二接触开口中形成所述导电覆盖层和所述含金属材料。
在上述方法中，还包括：在所述平坦化之前，对所述含金属材料实施退火。
在上述方法中，所述平坦化在所述第一接触插塞中产生凹槽，并且所述方法还包括将金属盖选择性地沉积至所述凹槽内。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成第一接触开口和第二接触开口，其中，分别通过所述第一接触开口和所述第二接触开口暴露晶体管的源极/漏极区域和栅电极；沉积延伸至所述第一接触开口和所述第二接触开口内的金属层；沉积导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口和所述第二接触开口内；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；以及实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分形成源极/漏极接触插塞和栅极接触插塞。
在上述方法中，在不同的蚀刻工艺中形成所述第一接触开口和所述第二接触开口。
在上述方法中，还包括，分别将第一介电接触间隔件和第二介电接触间隔件沉积至所述第一接触开口和所述第二接触开口内。
在上述方法中，还包括：提供包括硫的所述镀液；以及从所述镀液去除所述硫。
在上述方法中，所述镀液不含硫。
在上述方法中，还包括：在所述层间电介质上方形成附加介电层，其中，所述附加介电层和所述层间电介质由不同的材料形成，其中，所述第一接触开口穿透所述层间电介质和所述附加介电层，并且所述导电覆盖层包括覆盖所述附加介电层的部分。
在上述方法中，还包括，在所述平坦化之前，对所述含金属材料实施退火。
在上述方法中，所述平坦化在所述源极/漏极接触插塞中产生凹槽，并且所述方法还包括将金属盖选择性地沉积至所述凹槽内。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成接触开口，其中，通过所述接触开口暴露晶体管的源极/漏极区域或栅电极；沉积延伸至所述接触开口内的金属层；沉积导电覆盖层，所述导电覆盖层具有延伸至所述接触开口内的第一部分和位于所述层间电介质上面的第二部分；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成接触插塞，并且所述接触插塞的顶面从邻近所述层间电介质的顶面凹进以形成凹槽；以及在所述凹槽中选择性地形成金属盖。
在上述方法中，所述凹槽在边缘部分较深，并且在中心部分较浅。
在上述方法中，还包括，在所述平坦化之前，对包括所述含金属材料的相应的晶圆实施退火。
在上述方法中，所述金属盖由与所述含金属材料相同的材料形成。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体器件的方法，包括：
形成覆盖晶体管的栅极堆叠件的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；
蚀刻所述层间电介质以形成第一接触开口，其中，通过所述第一接触开口暴露所述晶体管的源极/漏极区域或所述栅极堆叠件中的栅电极；
形成导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口内；
将含金属材料镀在所述导电覆盖层上，在镀液中使用电化学镀实施所述镀，其中，所述含金属材料包括填充所述第一接触开口的部分，并且所述镀液具有低于100百万分率(ppm)的硫含量；以及
对所述晶圆实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成第一接触插塞，
其中，所述平坦化在所述第一接触插塞中产生凹槽，并且所述方法还包括将金属盖选择性地沉积至所述凹槽内。
2.根据权利要求1所述的方法，还包括：
提供具有所述硫含量的所述镀液；以及
在所述镀之前，从所述镀液去除硫以减小所述镀液中的硫含量。
3.根据权利要求1所述的方法，其中，所述镀液不含硫。
4.根据权利要求1所述的方法，还包括，在形成所述导电覆盖层之前，在所述第一接触开口中形成介电接触间隔件。
5.根据权利要求1所述的方法，还包括：
在所述层间电介质上方形成附加介电层，其中，所述附加介电层和所述层间电介质由不同的材料形成，其中，所述第一接触开口穿透所述附加介电层和所述层间电介质，并且所述导电覆盖层包括覆盖所述附加介电层的部分。
6.根据权利要求1所述的方法，还包括：
蚀刻层间电介质以形成第二接触开口，其中，通过所述第一接触开口暴露所述源极/漏极区域，并且通过所述第二接触开口暴露所述栅电极，并且同时在所述第一接触开口和所述第二接触开口中形成所述导电覆盖层和所述含金属材料。
7.根据权利要求1所述的方法，还包括：在所述平坦化之前，对所述含金属材料实施退火。
8.根据权利要求1所述的方法，其中，所述金属盖包括：
第一边缘部分和第二边缘部分；以及
中间部分，位于所述第一边缘部分和所述第二边缘部分之间，所述中间部分的厚度小于所述第一边缘部分和所述第二边缘部分。
9.一种形成半导体器件的方法，包括：
形成层间电介质(ILD)；
蚀刻所述层间电介质以形成第一接触开口和第二接触开口，其中，分别通过所述第一接触开口和所述第二接触开口暴露晶体管的源极/漏极区域和栅电极；
沉积延伸至所述第一接触开口和所述第二接触开口内的金属层；
沉积导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口和所述第二接触开口内；
在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；以及
实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分形成源极/漏极接触插塞和栅极接触插塞，
其中，所述平坦化在所述源极/漏极接触插塞中产生凹槽，并且所述方法还包括将金属盖选择性地沉积至所述凹槽内。
10.根据权利要求9所述的方法，其中，在不同的蚀刻工艺中形成所述第一接触开口和所述第二接触开口。
11.根据权利要求10所述的方法，还包括，分别将第一介电接触间隔件和第二介电接触间隔件沉积至所述第一接触开口和所述第二接触开口内。
12.根据权利要求9所述的方法，还包括：
提供包括硫的所述镀液；以及
从所述镀液去除所述硫。
13.根据权利要求9所述的方法，其中，所述镀液不含硫。
14.根据权利要求9所述的方法，还包括：
在所述层间电介质上方形成附加介电层，其中，所述附加介电层和所述层间电介质由不同的材料形成，其中，所述第一接触开口穿透所述层间电介质和所述附加介电层，并且所述导电覆盖层包括覆盖所述附加介电层的部分。
15.根据权利要求9所述的方法，还包括，在所述平坦化之前，对所述含金属材料实施退火。
16.根据权利要求9所述的方法，其中，所述金属盖包括：
第一边缘部分和第二边缘部分；以及
中间部分，位于所述第一边缘部分和所述第二边缘部分之间，所述中间部分的厚度小于所述第一边缘部分和所述第二边缘部分。
17.一种形成半导体器件的方法，包括：
形成层间电介质(ILD)；
蚀刻所述层间电介质以形成接触开口，其中，通过所述接触开口暴露晶体管的源极/漏极区域或栅电极；
沉积延伸至所述接触开口内的金属层；
沉积导电覆盖层，所述导电覆盖层具有延伸至所述接触开口内的第一部分和位于所述层间电介质上面的第二部分；
在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；
实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成接触插塞，并且所述接触插塞的顶面从邻近所述层间电介质的顶面凹进以形成凹槽；以及
在所述凹槽中选择性地形成金属盖。
18.根据权利要求17所述的方法，其中，所述凹槽在边缘部分较深，并且在中心部分较浅。
19.根据权利要求17所述的方法，还包括，在所述平坦化之前，对包括所述含金属材料的相应的晶圆实施退火。
20.根据权利要求17所述的方法，其中，所述金属盖由与所述含金属材料相同的材料形成。
CN201711268936.2A 2017-04-20 2017-12-05 形成具有减少的腐蚀的接触插塞的方法 Active CN108735660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/492,113 2017-04-20
US15/492,113 US10186456B2 (en) 2017-04-20 2017-04-20 Methods for forming contact plugs with reduced corrosion

Publications (2)

Publication Number Publication Date
CN108735660A CN108735660A (zh) 2018-11-02
CN108735660B true CN108735660B (zh) 2020-12-01

Family

ID=63714256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711268936.2A Active CN108735660B (zh) 2017-04-20 2017-12-05 形成具有减少的腐蚀的接触插塞的方法

Country Status (5)

Country Link
US (4) US10186456B2 (zh)
KR (1) KR102030242B1 (zh)
CN (1) CN108735660B (zh)
DE (1) DE102017117796B4 (zh)
TW (1) TWI669784B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818420B (zh) * 2021-03-26 2023-10-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10186456B2 (en) * 2017-04-20 2019-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming contact plugs with reduced corrosion
US10141225B2 (en) 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity
US10157790B1 (en) * 2017-09-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US11411095B2 (en) * 2017-11-30 2022-08-09 Intel Corporation Epitaxial source or drain structures for advanced integrated circuit structure fabrication
US11094795B2 (en) * 2018-11-20 2021-08-17 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US10923388B2 (en) * 2019-01-18 2021-02-16 Globalfoundries U.S. Inc. Gap fill void and connection structures
US10770562B1 (en) * 2019-03-01 2020-09-08 International Business Machines Corporation Interlayer dielectric replacement techniques with protection for source/drain contacts
CN112201614A (zh) * 2019-07-08 2021-01-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20210036113A (ko) 2019-09-25 2021-04-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
EP3817038A1 (en) * 2019-10-29 2021-05-05 Imec VZW A method for producing self-aligned gate and source/drain via connections for contacting a fet transistor
US11227794B2 (en) * 2019-12-19 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making self-aligned barrier for metal vias In-Situ during a metal halide pre-clean and associated interconnect structure
US11430866B2 (en) * 2020-03-26 2022-08-30 Intel Corporation Device contact sizing in integrated circuit structures
US11682707B2 (en) * 2020-03-31 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Contact formation method and related structure
US11742404B2 (en) * 2020-04-29 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11257926B2 (en) 2020-06-08 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact structures
US11257755B2 (en) * 2020-06-15 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal loss prevention in conductive structures
US20220093757A1 (en) 2020-09-22 2022-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-line interconnect structure and manufacturing method
US11798943B2 (en) * 2021-02-18 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor source/drain contacts and methods of forming the same
US11929314B2 (en) * 2021-03-12 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures including a fin structure and a metal cap
US20220336367A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming Liners to Facilitate The Formation of Copper-Containing Vias in Advanced Technology Nodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790663A (zh) * 2004-11-12 2006-06-21 台湾积体电路制造股份有限公司 半导体元件及制造铜导线的方法
US9466565B2 (en) * 2009-12-30 2016-10-11 Intel Corporation Self-aligned contacts
US9502265B1 (en) * 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387550A (en) * 1992-02-07 1995-02-07 Micron Technology, Inc. Method for making a fillet for integrated circuit metal plug
EP1098366A1 (en) * 1994-12-29 2001-05-09 STMicroelectronics, Inc. Semiconductor connection structure and method
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
KR0172524B1 (ko) 1995-12-29 1999-03-30 김주용 반도체 소자의 게이트 전극 형성방법
US5998873A (en) 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
KR100727449B1 (ko) * 2000-09-25 2007-06-13 하이닉스 세미컨덕터 매뉴팩쳐링 아메리카 인코포레이티드 고도전성 게이트, 로컬 인터커넥트 또는 커패시터 노드를 갖는 집적 장치
JP4441726B2 (ja) * 2003-01-24 2010-03-31 石原薬品株式会社 スズ又はスズ合金の脂肪族スルホン酸メッキ浴の製造方法
JP2006066514A (ja) * 2004-08-25 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US8110877B2 (en) 2008-12-19 2012-02-07 Intel Corporation Metal-insulator-semiconductor tunneling contacts having an insulative layer disposed between source/drain contacts and source/drain regions
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102939408B (zh) 2010-06-11 2015-12-02 埃其玛公司 铜电镀组合物和使用该组合物填充半导体衬底中的空腔的方法
US8749067B2 (en) 2010-08-18 2014-06-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for forming the same
US20120061698A1 (en) * 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US20130020623A1 (en) * 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8759920B2 (en) * 2012-06-01 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US8741717B2 (en) 2012-07-02 2014-06-03 GlobalFoundries, Inc. Methods for fabricating integrated circuits having improved metal gate structures
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US9136206B2 (en) 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US20140120711A1 (en) 2012-10-26 2014-05-01 United Microelectronics Corp. Method of forming metal gate
US20140117550A1 (en) * 2012-10-29 2014-05-01 International Business Machines Corporation Semiconductor device including an insulating layer, and method of forming the semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US20140220777A1 (en) * 2013-02-05 2014-08-07 International Business Machines Corporation Processing system for combined metal deposition and reflow anneal for forming interconnect structures
US8836129B1 (en) * 2013-03-14 2014-09-16 United Microelectronics Corp. Plug structure
US9576892B2 (en) * 2013-09-09 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US9209272B2 (en) 2013-09-11 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation and etching post metal gate CMP
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9147767B2 (en) 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9171758B2 (en) 2014-03-31 2015-10-27 International Business Machines Corporation Method of forming transistor contacts
US10998228B2 (en) 2014-06-12 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect with protection layer
KR102171023B1 (ko) * 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
CN105280486B (zh) * 2014-07-23 2020-09-22 联华电子股份有限公司 金属栅极结构的制作方法
US9601430B2 (en) 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9685340B2 (en) * 2015-06-29 2017-06-20 International Business Machines Corporation Stable contact on one-sided gate tie-down structure
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US9780199B2 (en) * 2015-09-23 2017-10-03 United Microelectronics Corp. Method for forming semiconductor device
KR102467848B1 (ko) 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9496362B1 (en) * 2016-01-04 2016-11-15 International Business Machines Corporation Contact first replacement metal gate
US9741812B1 (en) * 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
US10079290B2 (en) * 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
US10186456B2 (en) * 2017-04-20 2019-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming contact plugs with reduced corrosion
US10141225B2 (en) 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790663A (zh) * 2004-11-12 2006-06-21 台湾积体电路制造股份有限公司 半导体元件及制造铜导线的方法
US9466565B2 (en) * 2009-12-30 2016-10-11 Intel Corporation Self-aligned contacts
US9502265B1 (en) * 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818420B (zh) * 2021-03-26 2023-10-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US20210257254A1 (en) 2021-08-19
CN108735660A (zh) 2018-11-02
KR20180118031A (ko) 2018-10-30
US10483165B2 (en) 2019-11-19
TW201839911A (zh) 2018-11-01
US20180308751A1 (en) 2018-10-25
US10985061B2 (en) 2021-04-20
KR102030242B1 (ko) 2019-10-10
DE102017117796A1 (de) 2018-10-25
DE102017117796B4 (de) 2024-03-28
US10186456B2 (en) 2019-01-22
US20200075407A1 (en) 2020-03-05
TWI669784B (zh) 2019-08-21
US20190115256A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN108735660B (zh) 形成具有减少的腐蚀的接触插塞的方法
US10714576B2 (en) Semiconductor device and method for manufacturing the same
US7709903B2 (en) Contact barrier structure and manufacturing methods
CN108122828B (zh) 集成电路结构及其形成方法
CN107689376B (zh) 半导体器件和方法
US11728376B2 (en) Structure and formation method of semiconductor device structure with gate stack
US9379209B2 (en) Selectively forming a protective conductive cap on a metal gate electrode
US9735231B2 (en) Block layer in the metal gate of MOS devices
CN111128886A (zh) 半导体装置的形成方法
US9111783B2 (en) Semiconductor devices with self-aligned source drain contacts and methods for making the same
CN105990405B (zh) 半导体结构及其制造方法
US20220052041A1 (en) Semiconductor device and method of forming the same
CN115602614A (zh) 用于制造半导体结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant