CN108122828B - 集成电路结构及其形成方法 - Google Patents

集成电路结构及其形成方法 Download PDF

Info

Publication number
CN108122828B
CN108122828B CN201710731428.7A CN201710731428A CN108122828B CN 108122828 B CN108122828 B CN 108122828B CN 201710731428 A CN201710731428 A CN 201710731428A CN 108122828 B CN108122828 B CN 108122828B
Authority
CN
China
Prior art keywords
tungsten
wafer
containing material
carbon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710731428.7A
Other languages
English (en)
Other versions
CN108122828A (zh
Inventor
钟健豪
林长生
黄国峰
吴历杰
林均洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108122828A publication Critical patent/CN108122828A/zh
Application granted granted Critical
Publication of CN108122828B publication Critical patent/CN108122828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种方法包括在晶圆上方形成第一介电层，蚀刻第一介电层以形成开口，将含钨材料填充到开口中，以及对晶圆实施化学机械抛光(CMP)。在CMP之后，使用弱碱溶液对晶圆实施清洁。本发明的实施例还涉及集成电路结构及其形成方法。

Description

集成电路结构及其形成方法
技术领域
本发明的实施例涉及集成电路结构及其形成方法。
背景技术
在集成电路的制造中，接触插塞用于连接至晶体管的源极区和漏极区以及栅极。源极/漏极接触插塞通常连接至源极/漏极硅化物区，源极/漏极接触插塞通过以下方法形成：形成接触开口以暴露源极/漏极区，沉积金属层，实施退火以使金属层与源极/漏极区反应，将钨填充到剩余的接触开口中，并且实施化学机械抛光(CMP)以去除多余的钨。然后实施清洁。
发明内容
本发明的实施例提供了一种形成集成电路结构的方法，包括：在晶圆上方形成第一介电层；蚀刻所述第一介电层以形成第一开口；将含钨材料填充到所述第一开口中；对所述晶圆实施第一化学机械抛光(CMP)；以及在所述化学机械抛光之后，使用弱碱溶液对所述晶圆实施第一清洁。
本发明的另一实施例提供了一种形成集成电路结构的方法，包括：形成具有与晶体管的栅极堆叠件处于相同水平的部分的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；蚀刻所述层间电介质以形成源极/漏极接触开口，其中，通过所述源极/漏极接触开口暴露所述晶体管的源极/漏极区；在所述晶圆上沉积第一含钨材料，其中，所述第一含钨材料包括填充所述源极/漏极接触开口的部分；对所述晶圆实施化学机械抛光(CMP)以去除所述第一含钨材料的多余部分；使用包括有机胺的清洁液清洁所述晶圆，其中，所述清洁液是弱碱溶液；以及干燥所述晶圆。
本发明的又一实施例提供了一种集成电路结构，包括：第一介电层；第一金属插塞，位于所述第一介电层中，其中，所述第一金属插塞的顶面与所述第一介电层的顶面共面；富碳层，位于所述第一金属插塞上面并且接触所述第一金属插塞，其中，所述富碳层具有高于所述第一金属插塞的第二碳浓度的第一碳浓度；以及第二介电层，位于所述富碳层上面并接触所述富碳层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图12是根据一些实施例的晶体管和接触插塞的形成中的中间阶段的截面图。
图13示出具有留在接触插塞的顶部上的富碳层的接触插塞的截面图。
图14示出使用酸性溶液或中性液体对额外的金属部件实施的清洁。
图15示出根据一些实施例的用于形成晶体管的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
根据各个示例性实施例，提供了具有连接至硅化物区的接触插塞的晶体管及其形成方法。示出了形成晶体管的中间阶段。讨论了一些示例性实施例的变化。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。在如图15所示的工艺流程200中还示意性地示出了图1至图12所示的步骤。
图1至图12是根据一些示例性实施例的晶体管和相应的接触插塞的形成中的中间阶段的截面图。参考图1，提供了晶圆10。晶圆10包括衬底20，其可以由诸如硅、硅锗、硅碳、Ⅲ-Ⅴ族化合物半导体材料等的半导体材料形成。衬底20可以是块状衬底或绝缘体上半导体(SOI)衬底。
在衬底20上方形成统称为栅极堆叠件26的栅极堆叠件26A和26B。根据本发明的一些实施例，栅极堆叠件26A和26B形成为具有彼此平行的纵向方向的栅极堆叠带(在晶圆10的顶视图中)，其中最小化栅极堆叠件26A和26B之间的距离。栅极堆叠件26A和26B中的每个可以包括栅极电介质24、位于栅极电介质24上方的栅电极28和位于栅电极28上方的硬掩模38。根据本发明的一些实施例，栅极堆叠件26是替换栅极堆叠件，其通过形成伪栅极堆叠件(未示出)，去除伪栅极堆叠件以形成凹槽，并且在凹槽中形成替换栅极来形成。结果，每个栅极电介质24包括位于相应的栅电极28下面的底部和位于相应的栅电极28的侧壁上的侧壁部分。侧壁部分形成环绕相应的栅电极28的环。
根据本发明的一些实施例，源极和漏极区22(以下称为源极/漏极区22)形成为延伸到衬底20中。根据可选实施例，如图2所示，在形成接触开口之后形成源极/漏极区22。源极/漏极区22中的一个或多个可以是由栅极堆叠件26A和26B共享的公共源极区或公共漏极区。因此，栅极堆叠件26A可以与位于栅极堆叠件26A的相对侧上的源极/漏极区22组合形成第一晶体管，并且栅极堆叠件26B可以与位于栅极堆叠件26B的相对侧上的源极/漏极区22组合形成第二晶体管。第一晶体管和第二晶体管可以并联电连接以用作单个晶体管。
栅极电介质24可以是单层或包括多个层的复合层。例如，栅极电介质24可以包括界面氧化物层和位于氧化物层上方的高k介电层。氧化物层可以是通过热氧化或化学氧化形成的氧化硅层。高k介电层可以具有大于7，或甚至大于20的k值。示例性的高k介电材料包括氧化铪、氧化锆、氧化镧等。
根据本发明的一些实施例，每个栅电极28具有由均质导电材料形成的单层结构。根据可选实施例，每个栅电极28具有包括由TiN、TaSiN、WN、TiAl、TiAlN、TaC、TaN、铝或它们的合金形成的多个层的复合结构。栅电极28的形成可以包括物理汽相沉积(PVD)、金属有机化学汽相沉积(MOCVD)和/或其他适用的方法。例如，硬掩模38可以由氮化硅形成。
根据本发明的可选实施例，不是替换栅极堆叠件，而是通过沉积毯式栅极介电层和毯式栅电极层(诸如多晶硅层)，并且然后图案化毯式栅极介电层和毯式栅电极层来形成栅极堆叠件26A和26B。
再次参考图1，形成接触蚀刻停止层(CESL)34以覆盖衬底20，并且可以在栅极间隔件30的侧壁上延伸。根据本发明的一些实施例，CESL 34由氮化硅、碳化硅或其他介电材料形成。在CESL和栅极堆叠件26A和26B上方形成层间电介质(ILD)36。ILD 36可以由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、正硅酸乙酯(TEOS)氧化物等的氧化物形成。形成可以包括例如化学汽相沉积(CVD)、可流动CVD(FCVD)、旋涂等。
参考图2，蚀刻ILD 36和CESL 34以形成接触开口40。相应步骤在图15所示的工艺流程中示出为步骤202。根据一些实施例，开口40是源极/漏极接触开口。源极/漏极区22(如果已经形成)暴露于接触开口40。根据本发明的一些实施例，开口40具有小于约40nm的宽度W1。深度D1可以大于约45nm。
根据此时尚未形成源极/漏极区22的一些实施例，可以实施预非晶化注入(PAI)和源极/漏极注入以形成源极/漏极区22，其中，用于形成源极/漏极区22的PAI的物质和注入的杂质通过开口40注入到衬底20中。可以使用锗、硅等来实施PAI，这会破坏注入区的晶格结构，以便控制后续源极/漏极注入的深度。如果相应的晶体管是p型晶体管，则使用硼或铟来实施源极/漏极注入，或者如果相应的晶体管是n型晶体管，则使用磷、砷或锑来实施源极/漏极注入。
图3示出根据本发明的一些实施例的接触(插塞)间隔件44的形成。接触间隔件44的形成可以包括沉积一个或多个共形介电层。介电层延伸到接触开口40中，并且包括位于ILD36的侧壁上的垂直部分，和位于开口40的底部处以及位于ILD36上方的水平部分。使用诸如原子层沉积(ALD)、CVD等共形沉积工艺来实施沉积工艺，从而使得沉积层的水平部分和垂直部分具有类似的厚度。然后实施各向异性蚀刻以去除水平部分，留下垂直部分作为接触间隔件44。可以使用氨(NH3)和NF3作为蚀刻气体来实施各向异性蚀刻。注意，当在晶圆10的顶视图中观察时，在相同开口40中的接触间隔件44是集成间隔件环的部分。
根据本发明的一些实施例，间隔件44由相对于氧化物具有高蚀刻选择性的介电材料形成，从而使得在后续的清洁工艺(其中去除氧化物)中，不损坏间隔件。例如，接触间隔件44可以由氮化硅、碳氧化硅、氮氧化硅等形成。
根据本发明的可选实施例，不形成间隔件44。因此，使用虚线示出间隔件44以指示可以实施或跳过该步骤。根据这些实施例，后续形成的金属层46(图4)可具有与ILD 36的侧壁接触的侧壁部分。
接下来，参考图4，沉积金属层46。相应步骤在图15所示的工艺流程中示出为步骤204。根据本发明的一些实施例，金属层46是钛(Ti)层，其可以使用物理汽相沉积(PVD)形成。金属层46包括位于开口40的底部处的底部46A，和位于ILD36的侧壁表面上的侧壁部分46B。金属层46具有两个功能。第一功能是金属层46的底部与下面的源极/漏极区22反应以形成源极/漏极硅化物区。第二功能是金属层46用作粘附层，从而用于后续形成的覆盖层/粘附层。
参考图5，沉积覆盖层48。相应步骤在图15所示的工艺流程中示出为步骤206。覆盖层48还用作扩散阻挡层。根据本发明的一些实施例，覆盖层48由诸如氮化钛的金属氮化物形成。可以使用PVD、CVD等形成覆盖层48。
图6示出用于形成硅化物区50的硅化工艺。根据本发明的一些实施例，通过由箭头52表示的退火来实施硅化工艺。相应步骤在图15所示的工艺流程中示出为步骤208。可以通过快速热退火(RTA)、炉退火等实施退火。因此，金属层46的底部与源极/漏极区22反应以形成硅化物区50。如图6所示，在硅化工艺之后，保留金属层46的侧壁部分。根据本发明的一些实施例，金属层46的底部完全反应，并且硅化物区50的顶面与覆盖层48的底面接触。
接下来，将金属材料54填充到剩余的接触开口40中，并且在图7中示出所得到的晶圆10。相应步骤在图15所示的工艺流程中示出为步骤210。金属材料54可以由含钨材料形成，其可以由纯的或大致纯的钨(例如，原子百分比大于约95％)形成。根据本发明的可选实施例，金属材料54包括钛。金属材料54不含铜、钴等，因为在后续工艺步骤中这些材料具有与钨不同的行为，这些材料不会从本发明的实施例中受益。
接下来，还如图7所示，实施诸如化学机械抛光(CMP)的平坦化工艺以去除位于ILD36上方的金属材料54、覆盖层48和金属层46的多余部分。如图8所示，由此形成源极/漏极接触插塞56。相应步骤在图15所示的工艺流程中示出为步骤212。图7示意性地示出抛光垫57。在实际的CMP工艺中，抛光垫57可以具有大于晶圆10的尺寸的尺寸/直径。在CMP工艺期间，抛光垫57可以面向上，而晶圆10可以面向下并且被压向抛光垫57。在CMP期间，旋转晶圆10。在CMP期间将浆料(未示出)分配到抛光垫57上。
在完成CMP之后，在清洁步骤中清洁晶圆10。相应步骤在图15所示的工艺流程中示出为步骤214。图8示意性地示出示例性清洁工艺。刷子61可以用于在清洁期间刷洗晶圆10，以刮掉落下的浆料以及在CMP期间产生的副产物。根据本发明的一些实施例，刷子61是辊海绵刷，如图所示其在清洁期间旋转。刷子61还可以是铅笔刷。在示例性清洁中，可以首先使用辊海绵刷来刷洗晶圆10，接着使用铅笔刷进行清洁。当刷子61用于刷洗晶圆10时，还例如通过喷射将清洁液58施加到晶圆10上，从而使得可以去除落下的浆料和在CMP期间产生的副产物。刷子61在清洁期间与晶圆10物理接触。清洁可以进行介于约1.5分钟和约2.5分钟之间的时间段，其中清洁液58的温度介于约18℃和约21℃之间。
清洁环境可产生包括接触插塞56和电连接至接触插塞56的晶圆10的部分的电流电极，特别是对于NMOS晶体管和N阱区。因此，可以将电子引导离开接触插塞56进入到源极/漏极区22中。具有损失到衬底20中的电子的诸如钨的金属，因此变成具有正电荷的金属离子。金属离子可能在所导致的腐蚀中损失到清洁液58中，导致金属损失和接触插塞56的凹进。由于凹进，接触插塞56的顶面将低于ILD36的顶面。在接触插塞56的宽度W2非常小，例如小于约20nm的实施例中，所产生的凹槽是深而窄的(具有高的高宽比)，并且难以用如图12所示的后续形成的诸如通孔或接触插塞72的上面的导电部件完全填充凹槽。根据本发明的一些实施例，在清洁液58中使用抑制剂以减少并且可能消除接触插塞56在清洁工艺期间的凹进。
应当理解，清洁液58的期望的pH值与接触插塞56的材料相关，将清洁接触插塞56的表面。不同的材料与不同类型的清洁液的反应不同。因此，在传统的工艺中，在相应的CMP后使用强碱来清洁铜，而在相应的CMP后使用酸性或中性液体来清洁钨。然而，钨可能被酸性溶液腐蚀/蚀刻。此外，即使清洁液是中性的，这意味着其pH值为7.0，可发生电偶反应，并且在清洁期间还将腐蚀钨。在传统的清洁工艺中，因为它们的响应钨的一些性能，使用酸性和/或中性清洁液来清洁钨插塞。然而，酸性和/或中性清洁液还引起钨插塞的腐蚀。在传统结构中，由清洁引起的钨损失没有发生问题。原因是传统结构中的钨插塞相对较宽，并且由清洁引起的产生的凹槽的深度相比于钨插塞的宽度相对较小。因此，后续形成的上面的导电材料可以容易地填充凹槽而不引起开路。然而，在新一代的集成电路中，钨插塞的宽度非常小，例如可以达到约20nm或更小。在传统清洁中引起的腐蚀深度因此变得与接触插塞56的宽度相当，并且有时大于接触插塞56的宽度，导致深且窄的凹槽。当形成诸如接触插塞、通孔、金属线等的上面的导电部件72(图12)时，因此难以完全填充这样的凹槽，并且可能导致开路。
根据本发明的一些实施例，将抑制剂加入到清洁液58(其含有水)中以防止钨插塞的腐蚀。根据本发明的一些实施例，抑制剂由有机胺形成，其可以是例如C5H15NO2。C5H15NO2具有等于121.18的分子量。诸如有机胺的抑制剂使清洁液58中的pH值为碱/碱性(pH值高于7.0)。这与在钨的CMP后使用的传统清洁液不同。清洁液58中的抑制剂附着到接触插塞56的暴露表面，其中绘制层62以表示附着的抑制剂。抑制剂带负电荷。层62是碳浓缩层，并且层62保护下面的接触插塞免受清洁液58的凹进。结果，附着的抑制剂60电切断清洁液58和接触插塞56之间的路径，并且防止电子流入到源极/漏极区22中，并防止正钨离子溶解到清洁液58中。因此减少了腐蚀。
当清洁液58是pH值在(不包括)7.0和约8.0之间的范围内的弱碱溶液时，清洁液58中的抑制剂很好地起作用。或者说，pH值大于7.0且小于约8.0。在中性或酸性环境中，抑制剂不能附着到接触插塞56的表面，并且将发生腐蚀。另一方面，如果清洁液58的pH值增加到大于约8.0或更高，则抑制剂也开始不断地失去其抑制功能，并且相应的强碱溶液将腐蚀/蚀刻钨。根据本发明的一些实施例，将清洁液调节至大于7.0且低于约8.0以允许抑制剂起作用。
根据本发明的一些实施例，通过调节有机胺的浓度来实现清洁液58的pH值的调节。例如，可以将清洁液58中的有机胺的浓度调节到介于约0.5％和约2％之间。可以将诸如(羟甲基)氨基甲烷(TRIS)或盐水柠檬酸钠(SSC)的缓冲剂加入到清洁液58中，使清洁液58成为缓冲溶液，从而使得其pH值可以在期望的范围内(介于约7.0和约8.0之间)保持恒定。根据一些实施例，可以加入诸如HCl的其他化学品以调节清洁液58的pH值。
在使用清洁液58清洁晶圆10之后，甩掉并刷掉晶圆10上的残留物。如图9所示，可将清洁空气64吹到晶圆10上以干燥晶圆10。相应步骤在图15所示的工艺流程中示出为步骤216。在从CMP完成的时间点开始至晶圆10开始干燥的时间点(或晶圆10完全干燥的时间点)的时间段期间，没有使用中性清洁液或酸性溶液来清洁晶圆10。此外，没有使用pH值显著高于8.0(诸如8.5)的强碱溶液。结果，最小化接触插塞56的腐蚀。图9示出所得到的晶圆10，其具有示意性地示出的凹槽66(如果由清洁步骤形成)。通过使用根据本发明的实施例的方法实施清洁，由于腐蚀减少，凹槽66的凹槽深度D1可以小于约
Figure BDA0001387201740000091
如果接触插塞56在清洁之前具有突出在ILD 36的顶面上方的部分，则在清洁之后，接触插塞56的顶面还可以与ILD36的顶面共面或者高于ILD 36的顶面。
在如图1至9所示的步骤中，形成晶体管300。参考图10，根据本发明的一些实施例形成蚀刻停止层68，接着形成介电层70。根据一些实施例，介电层70是层间电介质，并且因此可选地称为ILD1 70。根据一些实施例，还可以省略蚀刻停止层68。因此，使用虚线示出蚀刻停止层68以指示其可以形成或可以不形成。蚀刻停止层68可以由碳化硅、氮氧化硅、碳氮化硅、它们的组合或它们的复合层形成。可以使用诸如CVD、等离子体增强化学汽相沉积(PECVD)、ALD等的沉积方法形成蚀刻停止层68。ILD1 70可以包括选自PSG、BSG、BPSG、氟掺杂的硅玻璃(FSG)或TEOS的材料。ILD1 70还可以由无孔低k介电材料形成，其可以是含碳介电材料。可以使用旋涂、FCVD等形成，或者可以使用诸如CVD、PECVD、低压化学汽相沉积(LPCVD)等的沉积方法形成ILD1 70。
图10进一步示出导电部件72的形成。层68和70以及导电部件72的形成在图15所示的工艺流程中示出为步骤218。根据本发明的一些实施例，导电部件72是接触插塞，并且不形成如图10所示的蚀刻停止层68。根据可选实施例，导电部件72是铜通孔或铜线，并且根据这些实施例形成蚀刻停止层68。
导电部件72的形成可以包括在介电层68和70中形成开口以暴露接触插塞56，在开口中填充导电材料，并且实施平坦化。导电部件72可以包括导电粘附/阻挡层74和位于粘附/阻挡层74上方的金属材料76。粘附/阻挡层74可以由选自钛、氮化钛、钽、氮化钽、它们的组合或它们的多层的材料形成。金属材料76可以由钨、铜、铝或它们的合金形成，并且可以使用PVD、金属有机化学汽相沉积(MOCVD)或镀形成。有利地，如果由于清洁工艺而形成图9中的凹槽66，则根据本发明的实施例，由于凹槽66较浅，导电部件72可容易地填充到凹槽66中而不产生开路。
图11和12示出栅极接触插塞的形成。相应步骤在图15所示的工艺流程中示出为步骤220。如图11所示，实施蚀刻工艺以蚀刻介电层70、蚀刻停止层68、ILD 36和掩模层38(图10)，从而使得形成栅极接触开口78。接下来，如图12所示，用导电材料填充接触开口78以形成栅极接触插塞80。根据本发明的一些实施例，栅极接触插塞80包括导电粘附/阻挡层82和位于粘附/阻挡层82上方的金属材料84。粘附/阻挡层82可以由选自钛、氮化钛、钽、氮化钽、它们的组合或它们的多层的材料形成。金属材料84可以由钨、铜、铝或它们的合金形成。
图13示出留在接触插塞88的一些部分上的富碳层86，其中富碳层86包括与上面的材料和下面的材料混合的附着的抑制剂62(图8)。根据一些实施例，接触插塞56'位于与接触插塞56相同的管芯/晶圆上，并且与接触插塞56同时形成。应当注意，虽然接触插塞56'绘制为靠近栅极堆叠件26，但接触插塞56'实际上可与栅极堆叠件间隔开。接触插塞56'不具有与其连接的上面的通孔或接触插塞，并且富碳层86形成在接触插塞56'上并留在最终结构中。富碳层86可以包括残留的有机胺的混合物，其是图8中的附着的抑制剂62。富碳层86还可以包括接触插塞56'的材料和/或蚀刻停止层68或电介质70(当不形成层68时)的材料。富碳层86具有比下面的接触插塞56'更高的碳浓度。富碳层86中的碳百分比还可以高于上面的电介质68(或70)中的碳百分比。根据一些实施例，富碳层86中的碳的原子百分比接触插塞56'和上面的层68(或层70，如果层68未形成)中的碳的原子百分比高15％或更高。应当意识到，虽然ILD 36在清洁期间也暴露于清洁液58(图8)，但是由于钨趋向于携带正电荷，并且清洁液58中的抑制剂和ILD 36趋向于带负电，所以抑制剂趋向于累积在接触插塞56'和56的顶面上，而不是在ILD 36的顶面上。因此，在如图13所示的结构中，在接触插塞56'的顶面上存在富碳层86，但在ILD 36的顶面上不存在富碳层86。
富碳层86可以在清洁工艺之后立即存在于接触插塞56'和56的所有顶面上。只要这些表面在形成层68/70之后不再暴露，将保留相应的富碳层。例如，如果导电部件72比下面的接触插塞56窄，则在用于填充导电部件72的开口的形成中，可以不暴露接触插塞56的一些顶面部分。因此，接触插塞56的这些表面部分还将具有位于接触插塞56上方并接触接触插塞56的富碳层。
图14示出导电部件90的清洁，导电部件90与接触插塞56形成在相同的晶圆上。导电部件90可以由与接触插塞56类似的金属形成，并且可以由钨形成。根据一些实施例，导电部件90是栅电极(诸如图1中的28)、接触插塞、金属焊盘或再分布线。导电部件90具有大于接触插塞56的宽度W2(图8)的宽度W3。导电部件90的形成包括在介电层95中形成开口(由导电部件90填充)，填充金属材料94(可以包括钨)，并且实施CMP。在CMP之后，使用刷子61'和清洁液58'实施清洁。根据本发明的一些实施例，清洁液58'包括有机酸，其可以包括柠檬酸(C6H8O7)。还可以使用诸如去离子水的中性液体(还由58'表示)实施清洁。根据一些实施例，由于腐蚀而形成的凹槽92具有大于约
Figure BDA0001387201740000111
的深度D2。尽管该深度具有比深度D1(图9)更大的值，但由于导电部件90的宽度W3远大于宽度W2(例如，比率W3/W2可以是2.0或更大)，凹槽92的间隙填充没有问题，并且不会产生开路。因此，根据本发明，可以根据相应清洁的部件的宽度来选择清洁液。例如，当形成晶圆时，例如通过基于是否可以填充凹槽66(图9)而不产生缺陷的实验来预先确定阈值宽度。阈值宽度例如可以是50nm，并且由多个因素确定。在清洁具有大于阈值宽度的宽度的所有含钨部件时，使用酸性溶液和/或中性液体/溶液，而在清洁具有等于或小于阈值宽度的宽度的所有含钨部件时，使用如上所述的弱碱溶液。
本发明的实施例具有一些有益特征。通过在用于清洁晶圆的清洁液中采用抑制剂，保护接触插塞免受由清洁液引起的腐蚀，并且减少接触损失。此外，通过调节抑制剂的pH值，相应化学品(诸如有机胺)可以在CMP后实施的清洁期间用作抑制剂。
根据本发明的一些实施例，一种方法包括在晶圆上方形成第一介电层，蚀刻第一介电层以形成开口，将含钨材料填充到开口中，并且对晶圆实施CMP。在CMP之后，使用弱碱溶液对晶圆实施清洁。
在上述方法中，其中，所述弱碱溶液包括有机胺。
在上述方法中，其中，所述弱碱溶液包括有机胺，所述有机胺包括C5H15NO2。
在上述方法中，其中，所述弱碱溶液包括有机胺，所述弱碱溶液的pH值在7.0和8.0的范围内。
在上述方法中，还包括形成源极/漏极区，其中，所述含钨材料的在所述化学机械抛光之后留下的部分用作接触插塞，并且所述接触插塞电连接至所述源极/漏极区。
在上述方法中，还包括在所述含钨材料上方形成第二介电层，所述第二介电层与所述含钨材料接触，其中，富碳层形成在所述含钨材料和所述第二介电层之间并与所述含钨材料和所述第二介电层接触。
在上述方法中，还包括：在所述晶圆上方形成第二介电层；蚀刻所述第二电介质层以形成第二开口，其中，所述第二开口比所述第一开口宽；将第二含钨材料填充到所述第二开口中；对所述晶圆实施第二化学机械抛光；以及在所述第二化学机械抛光之后，使用酸性溶液或中性液体对所述晶圆实施第二清洁。
根据本发明的一些实施例，一种方法包括形成具有与晶体管的栅极堆叠件处于相同水平的部分的ILD，ILD和栅极堆叠件是晶圆的部分。蚀刻ILD以形成源极/漏极接触开口。通过源极/漏极接触开口暴露晶体管的源极/漏极区。在晶圆上沉积含钨材料，其中含钨材料具有填充源极/漏极接触开口的部分。对晶圆实施CMP以去除含钨材料的多余部分。然后使用包括有机胺的清洁液清洁晶圆，其中清洁液是弱碱溶液。然后干燥晶圆。
在上述方法中，其中，从所述化学机械抛光完成的第一时间点至所述晶圆完全干燥的第二时间点，不使用中性液体来清洁所述晶圆。
在上述方法中，其中，从所述化学机械抛光完成的第一时间点至所述晶圆完全干燥的第二时间点，不使用中性液体来清洁所述晶圆，从所述化学机械抛光完成的第一时间点至所述晶圆完全干燥的第二时间点，不使用酸性溶液来清洁所述晶圆。
在上述方法中，其中，所述清洁液具有在大于7.0且小于8.0的范围内的pH值。
在上述方法中，其中，所述有机胺包括C5H15NO2。
在上述方法中，其中，所述有机胺包括C5H15NO2，所述方法还包括：将第二含钨材料填充到所述晶圆中的额外的开口中，其中，所述额外的开口比所述源极/漏极接触开口宽；对所述晶圆实施额外的化学机械抛光以去除所述额外的开口外的所述第二含钨材料的多余部分；以及在所述额外的化学机械抛光之后，使用酸性溶液或中性液体清洁所述晶圆。
在上述方法中，还包括将缓冲剂加入到所述清洁液中以稳定所述清洁液的pH值。
根据本发明的一些实施例，一种结构包括第一介电层和位于第一介电层中的金属插塞。金属插塞的顶面与第一介电层的顶面大致共面。富碳层位于金属插塞上面并接触金属插塞。富碳层具有高于金属插塞的第二碳浓度的第一碳浓度。第二介电层位于富碳层上面并接触富碳层。
在上述结构中，其中，所述第二介电层包括碳，并且具有第三碳浓度，并且所述第一碳浓度高于所述第三碳浓度。
在上述结构中，其中，所述第二介电层包括碳，并且具有第三碳浓度，并且所述第一碳浓度高于所述第三碳浓度，所述第一碳浓度比所述第二碳浓度和所述第三碳浓度两者高大于15％。
在上述结构中，其中，所述富碳层的边缘与所述第一金属插塞的边缘共末端。
在上述结构中，还包括：第二金属插塞，位于所述第一介电层中，其中，所述第二金属插塞的顶面与所述第一介电层的顶面共面；以及第三金属插塞，位于所述第一金属插塞上方并且与所述第一金属插塞接触，其中，在所述第二金属插塞和所述第三金属插塞之间没有富碳层。
在上述结构中，其中，所述富碳层包括有机胺。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成集成电路结构的方法，包括：
在晶圆上方形成第一介电层；
蚀刻所述第一介电层以形成第一开口；
将含钨材料填充到所述第一开口中；
对所述晶圆实施第一化学机械抛光(CMP)；以及
在所述第一化学机械抛光之后，使用弱碱溶液对所述晶圆实施第一清洁，以使得富碳层存在于所述含钨材料的所有顶面上，并且同时在所述含钨材料上形成底面为所述富碳层的凹槽，其中，所述凹槽设置为使得：当通过位于含钨材料上方并且与含钨材料电连接的导电部件填充所述凹槽时，所述含钨材料和所述导电部件之间不产生开路，
形成所述导电部件包括：在所述含钨材料上方形成第二介电层，在所述第二介电层中形成第二开口以暴露所述含钨材料，在所述第二开口中填充导电材料以形成所述导电部件，其中，所述导电部件比下面的所述含钨材料窄并与所述含钨材料的顶面接触，在用于填充导电部件的所述第二开口的形成中不暴露含钨材料的部分顶面，并使得所述部分顶面上的所述富碳层被保留，
其中，被保留的所述富碳层形成在所述含钨材料和所述第二介电层之间并与所述含钨材料和所述第二介电层接触。
2.根据权利要求1所述的方法，其中，所述弱碱溶液包括有机胺。
3.根据权利要求2所述的方法，其中，所述有机胺包括C5H15NO2。
4.根据权利要求2所述的方法，其中，所述弱碱溶液的pH值在7.0和8.0的范围内。
5.根据权利要求1所述的方法，还包括形成源极/漏极区，其中，所述含钨材料的在所述第一化学机械抛光之后留下的部分用作接触插塞，并且所述接触插塞电连接至所述源极/漏极区。
6.根据权利要求1所述的方法，其中，所述富碳层包括有机胺和所述第二介电层的材料。
7.根据权利要求1所述的方法，还包括：
在所述晶圆上方形成所述第二介电层；
蚀刻所述第二介电层以形成第三开口，其中，所述第三开口比所述第一开口宽；
将第二含钨材料填充到所述第三开口中；
对所述晶圆实施第二化学机械抛光；以及
在所述第二化学机械抛光之后，使用酸性溶液或中性液体对所述晶圆实施第二清洁。
8.一种形成集成电路结构的方法，包括：
形成具有与晶体管的栅极堆叠件处于相同水平的部分的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；
蚀刻所述层间电介质以形成源极/漏极接触开口，其中，通过所述源极/漏极接触开口暴露所述晶体管的源极/漏极区；
在所述晶圆上沉积第一含钨材料，其中，所述第一含钨材料包括填充所述源极/漏极接触开口的部分；
对所述晶圆实施化学机械抛光(CMP)以去除所述第一含钨材料的多余部分；
使用包括有机胺的清洁液清洁所述晶圆，其中，所述清洁液是弱碱溶液以使得富碳层存在于所述第一含钨材料的所有顶面上，并且同时在所述第一含钨材料上形成底面为所述富碳层的凹槽，其中，所述凹槽设置为使得：当通过位于所述第一含钨材料上方并且与所述第一含钨材料电连接的导电部件填充所述凹槽时，所述第一含钨材料和所述导电部件之间不产生开路；以及
干燥所述晶圆，
在所述第一含钨材料上方形成介电层，其中，所述导电部件形成在所述介电层中，其中，所述导电部件比下面的所述第一含钨材料窄并与所述第一含钨材料的顶面接触，在形成所述导电部件中不暴露所述第一含钨材料的部分顶面，并使得所述部分顶面上的所述富碳层被保留，其中，被保留的富碳层形成在所述第一含钨材料和所述介电层之间并与所述第一含钨材料和所述介电层接触。
9.根据权利要求8所述的方法，其中，从所述化学机械抛光完成的第一时间点至所述晶圆完全干燥的第二时间点，不使用中性液体来清洁所述晶圆。
10.根据权利要求9所述的方法，其中，从所述化学机械抛光完成的第一时间点至所述晶圆完全干燥的第二时间点，不使用酸性溶液来清洁所述晶圆。
11.根据权利要求8所述的方法，其中，所述清洁液具有在大于7.0且小于8.0的范围内的pH值。
12.根据权利要求8所述的方法，其中，所述有机胺包括C5H15NO2。
13.根据权利要求12所述的方法，还包括：
将第二含钨材料填充到所述晶圆中的额外的开口中，其中，所述额外的开口比所述源极/漏极接触开口宽；
对所述晶圆实施额外的化学机械抛光以去除所述额外的开口外的所述第二含钨材料的多余部分；以及
在所述额外的化学机械抛光之后，使用酸性溶液或中性液体清洁所述晶圆。
14.根据权利要求8所述的方法，还包括将缓冲剂加入到所述清洁液中以稳定所述清洁液的pH值。
15.一种集成电路结构，包括：
第一介电层；
第一金属插塞，位于所述第一介电层中，其中，所述第一金属插塞的顶面与所述第一介电层的顶面共面；
富碳层，位于所述第一金属插塞上面并且接触所述第一金属插塞，其中，所述富碳层具有高于所述第一金属插塞的第二碳浓度的第一碳浓度；以及
第二介电层，位于所述富碳层上面并接触所述富碳层，
第三金属插塞，位于所述第二介电层中，并且位于所述第一金属插塞上方并与所述第一金属插塞接触，其中，所述第三金属插塞比所述第一金属插塞窄，所述第三金属插塞不暴露所述第一金属插塞的部分顶面，所述富碳层形成在所述第一金属插塞的所述部分顶面上。
16.根据权利要求15所述的集成电路结构，其中，所述第二介电层包括碳，并且具有第三碳浓度，并且所述第一碳浓度高于所述第三碳浓度，在所述第一介电层和所述第二介电层之间不存在碳浓度高于所述第一金属插塞的第二碳浓度和所述第二介电层的第三碳浓度两者的富碳层。
17.根据权利要求16所述的集成电路结构，其中，所述第一碳浓度比所述第二碳浓度和所述第三碳浓度两者高大于15％。
18.根据权利要求15所述的集成电路结构，其中，所述富碳层的边缘与所述第一金属插塞的边缘共末端。
19.根据权利要求15所述的集成电路结构，还包括：
第二金属插塞，位于所述第一介电层中，其中，所述第二金属插塞的顶面与所述第一介电层的顶面共面；以及
其中，在所述第二金属插塞和所述第三金属插塞之间没有富碳层。
20.根据权利要求15所述的集成电路结构，其中，所述富碳层包括有机胺。
CN201710731428.7A 2016-11-29 2017-08-23 集成电路结构及其形成方法 Active CN108122828B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427336P 2016-11-29 2016-11-29
US62/427,336 2016-11-29
US15/395,057 US10109523B2 (en) 2016-11-29 2016-12-30 Method of cleaning wafer after CMP
US15/395,057 2016-12-30

Publications (2)

Publication Number Publication Date
CN108122828A CN108122828A (zh) 2018-06-05
CN108122828B true CN108122828B (zh) 2021-04-20

Family

ID=62117567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710731428.7A Active CN108122828B (zh) 2016-11-29 2017-08-23 集成电路结构及其形成方法

Country Status (5)

Country Link
US (3) US10109523B2 (zh)
KR (1) KR102003602B1 (zh)
CN (1) CN108122828B (zh)
DE (1) DE102017118311A1 (zh)
TW (1) TWI631624B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083981A (ko) 2017-11-30 2020-07-09 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
US11004687B2 (en) * 2019-02-11 2021-05-11 Applied Materials, Inc. Gate contact over active processes
US11257926B2 (en) * 2020-06-08 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact structures
JP7385540B2 (ja) * 2020-09-03 2023-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2022061737A1 (zh) * 2020-09-25 2022-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
EP4225882A1 (en) 2020-10-05 2023-08-16 Entegris, Inc. Post cmp cleaning compositions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097470A (zh) * 2014-05-16 2015-11-25 台湾积体电路制造股份有限公司 用于半导体器件的结构和方法
CN105280591A (zh) * 2014-06-12 2016-01-27 台湾积体电路制造股份有限公司 具有保护层的自对准互连件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896826B2 (en) 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US5935871A (en) * 1997-08-22 1999-08-10 Motorola, Inc. Process for forming a semiconductor device
US5893756A (en) * 1997-08-26 1999-04-13 Lsi Logic Corporation Use of ethylene glycol as a corrosion inhibitor during cleaning after metal chemical mechanical polishing
US6451697B1 (en) * 2000-04-06 2002-09-17 Applied Materials, Inc. Method for abrasive-free metal CMP in passivation domain
US6498131B1 (en) * 2000-08-07 2002-12-24 Ekc Technology, Inc. Composition for cleaning chemical mechanical planarization apparatus
US6776696B2 (en) * 2002-10-28 2004-08-17 Planar Solutions Llc Continuous chemical mechanical polishing process for polishing multiple conductive and non-conductive layers on semiconductor wafers
TW200505975A (en) 2003-04-18 2005-02-16 Ekc Technology Inc Aqueous fluoride compositions for cleaning semiconductor devices
US7259111B2 (en) * 2005-01-19 2007-08-21 Applied Materials, Inc. Interface engineering to improve adhesion between low k stacks
KR100604943B1 (ko) * 2005-06-20 2006-07-31 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100706822B1 (ko) * 2005-10-17 2007-04-12 삼성전자주식회사 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
US8027823B2 (en) * 2006-06-23 2011-09-27 Agilent Technologies, Inc. Methods and system for viewing genomic data
CN100539005C (zh) 2006-09-30 2009-09-09 中芯国际集成电路制造(上海)有限公司 化学机械抛光后晶圆表面的清洗方法
JP2011009556A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
US8406986B2 (en) * 2010-04-27 2013-03-26 International Business Machines Corporation Emergency routing within a controllable transit system
US8569129B2 (en) * 2011-05-31 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Device-manufacturing scheme for increasing the density of metal patterns in inter-layer dielectrics
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
JP5767898B2 (ja) * 2011-08-12 2015-08-26 株式会社東芝 半導体装置の製造方法
CN106206714B (zh) * 2015-04-30 2020-06-30 联华电子股份有限公司 半导体器件
KR20170074003A (ko) * 2015-12-21 2017-06-29 주식회사 케이씨텍 세정액 조성물

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097470A (zh) * 2014-05-16 2015-11-25 台湾积体电路制造股份有限公司 用于半导体器件的结构和方法
CN105280591A (zh) * 2014-06-12 2016-01-27 台湾积体电路制造股份有限公司 具有保护层的自对准互连件

Also Published As

Publication number Publication date
KR102003602B1 (ko) 2019-07-24
US10109523B2 (en) 2018-10-23
KR20180060950A (ko) 2018-06-07
TWI631624B (zh) 2018-08-01
DE102017118311A1 (de) 2018-05-30
US10916473B2 (en) 2021-02-09
US20200051855A1 (en) 2020-02-13
US20180350675A1 (en) 2018-12-06
CN108122828A (zh) 2018-06-05
TW201820472A (zh) 2018-06-01
US10510594B2 (en) 2019-12-17
US20180151427A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
CN108122828B (zh) 集成电路结构及其形成方法
US10985061B2 (en) Methods for forming contact plugs with reduced corrosion
US11670690B2 (en) Semiconductor device with dielectric spacer liner on source/drain contact
US10658270B2 (en) Semiconductor structure and method making the same
US11410846B2 (en) Method for metal gate surface clean
US9852947B1 (en) Forming sidewall spacers using isotropic etch
US9379209B2 (en) Selectively forming a protective conductive cap on a metal gate electrode
US9230795B1 (en) Directional pre-clean in silicide and contact formation
US10818557B2 (en) Integrated circuit structure to reduce soft-fail incidence and method of forming same
US10163700B2 (en) Method for forming conductive structure using polishing process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant