CN108732394B - 具有差异下压力的电子元件压接装置 - Google Patents

Abstract

本发明有关于一种具有差异下压力的电子元件压接装置，主要包括第一下压力产生装置、下压头、第二下压力产生装置及下压杆；其中，第一下压力产生装置促使下压头施加第一下压力于测试座或电子元件的局部，第二下压力产生装置促使下压杆下压并施加第二下压力于电子元件的另一局部，以使电子元件电性接触测试座的多个探针。据此，本发明设置了至少二下压力产生装置，藉此可单独对电子装置或同时对电子装置及检测设备提供至少二种具差异的下压力，可因应精密电子元件的特殊下压力需求。

Description

具有差异下压力的电子元件压接装置

技术领域

本发明关于一种具有差异下压力的电子元件压接装置，尤指一种适用压接电子元件于检测治具上，以利进行电子元件良窳的检测。

背景技术

请先参阅图1，其是现有的压接装置与测试座连接时的示意图。如图中所示，现有的压接装置1包括一升降臂11、一气动阻尼装置12、以及一压接头13。其中，升降臂11用于进行升降作业；气动阻尼装置12则类似一气压缸，主要用于施加作用力或作为反作用力的缓冲；而压接头13用于下压一待测试的电子元件C使其接点得以完全接触于测试座S内的探针(图1中未示出)。

请一并参阅图2，其为显示现有压接装置作业流程示意图。如图2中的2-1中所示，首先，现有压接装置1先移载一电子元件C至测试座S上方，其中气动阻尼装置12内早有预先设定一预定的接触推力，其即为了克服测试座S内的探针作用力之下压推力。接着，如图2中的2-2中所示，升降臂11下降压接头13，并使电子元件C容置于测试座S内。

再者，如图2中的2-3中所示，升降臂11又持续下降该压接头13，而气动阻尼装置12因而受到挤压，即如图中所示的容气空间As受到压缩而缩小，并产生下压推力施于电子元件C上，以克服测试座内的多个探针的作用力，俾确保电子元件C上所有的接点完整接触全部探针。最后，即如图2中的2-4中所示，开始进行检测作业。

请再参阅图3，其为现有压接头施加于电子元件的接触压力变化图。换言之，于图2中的2-2和图2中的2-3的压接过程中，即当电子元件C置入测试座S内而升降臂11再度下压时，会有下压力突波的产生，即如图3所示的B点至D点中间的尖峰波形(Spikes)。然而，针对较为脆弱的芯片(例如以玻璃作为基板的芯片)时，此些下压力突波很有可能会导致芯片毁损或甚至破裂。

请再一并参阅图4A至图4C，图4A为现有压接头的下压力设定为1kgf时的接触压力变化图，图4B为现有压接头的下压力设定为3kgf时的接触压力变化图，图4C为现有压接头的下压力设定为5kgf时的接触压力变化图。如图4A中所示，以现有设备的检测方式而言，当预定的下压力设定为1kgf时，最高的下压力突波的最高峰值高达1.9kgf，且不稳定的突波持续了0.022秒。又，如图4B所示，当预定的下压力设定为3kgf时，最高的下压力突波的最高峰值高达7kgf，且不稳定的突波持续了0.031秒。再且，如图4C所示，当预定的下压力设定为5kgf时，最高的下压力突波的最高峰值高达8.8kgf，且不稳定的突波持续了0.035秒。

综上所述，由图4A至图4C及上述说明可清楚得知，下压力突波的最高峰值几乎是预先设定值的两倍，如此高的瞬间下压力，对于精密型的芯片而言是相当大的挑战，除了有可能会造成直接碎裂外；更令人担心的是，形成由外观或肉眼无法直接观测的潜在裂痕，而当终端使用者使用过一段时间后，这些潜在裂痕有可能会让芯片的运作开始出现功能异常，进而影响芯片的效能或使用寿命。

发明内容

本发明的主要目的在提供一种具有差异下压力的电子元件压接装置，其可提供至少两种不同的下压力，且不同的下压力可分别施予不同的区域或对象，如电子元件上的不同区域，抑或待测试的电子元件与检测设备上的特定区域。

为达成上述目的，本发明一种具有差异下压力的电子元件压接装置，其用于下压一电子元件与一测试座的多个探针电性接触，该装置主要包括一第一下压力产生装置、一下压头、一第二下压力产生装置、及一下压杆；下压头连接于第一下压力产生装置，第二下压力产生装置设置于下压头，下压杆连接于第二下压力产生装置。其中，第一下压力产生装置促使下压头施加一第一下压力于测试座，第二下压力产生装置促使下压杆下压并施加一第二下压力于电子元件，以使电子元件电性接触测试座的多个探针。

据此，本发明设置了二下压力产生装置，藉此提供至少二种具差异的下压力，其中由第一下压力产生装置所产生的第一下压力将促使下压头与测试座完全地接合，而第二下压力产生装置则负责对电子元件施加第二下压力，以克服测试座的多个探针的作用力，并确保电子元件的所有接点得以与全部探针电性接触。

较佳的是，本发明具有差异下压力的电子元件压接装置中，第二下压力产生装置可包括第一流体腔室、第二流体腔室、及一活塞头；而第一流体腔室、及第二流体腔室可分设于活塞头的二侧，下压杆连接至活塞头；藉由充填流体于第一流体腔室、以及第二流体腔室中至少一者可促使活塞头连同下压杆进行升降。换言之，本发明的第二下压力产生装置可由一内部腔室搭配活塞头所构成，其中活塞头容设于内部腔室中并藉此区隔出第一流体腔室、及第二流体腔室；然而，藉由充填流体于第一流体腔室及/或第二流体腔室内，并使该二流体腔室内产生压差进而驱动活塞头连同下压杆移动而执行升降、施加下压力或取消下压力等作业。

再者，本发明具有差异下压力的电子元件压接装置中，第一流体腔室可包括一第一横截面积，第二流体腔室可包括一第二横截面积，而第二横截面积可大于第一横截面积。又，第一流体腔室内的流体可维持于一特定压力；可藉由使第二流体腔室内的流体压力高于或等于特定压力以促使活塞头连同下压杆上升，或可藉由使第二流体腔室内的流体压力低于特定压力以促使下压杆下降。

另外，本发明具有差异下压力的电子元件压接装置中，第一下压力可大于第二下压力；而第二下压力可等于第一横截面积与特定压力的乘积并可大于或等于测试座的多个探针的作用力；藉此，第二下压力可克服多个探针的作用力，以确保电子元件的所有接点得以与全部探针电性接触。

再且，本发明具有差异下压力的电子元件压接装置中，下压杆可包括一负压信道、及一芯片吸取孔，而负压通道的一端可连接至芯片吸取孔，负压通道的另一端连通至一负压源。据此，本发明的下压杆除了担负施加下压力予电子元件之责外，亦可负责电子元件的取放作业。

为达成前述目的，本发明一种具有差异下压力的电子元件压接装置的另一态样，其用于下压一电子元件与一测试座的多个探针电性接触，该电子元件包含一半导体元件区与一电路板区，该装置主要包括一第一下压力产生装置、一下压头、一第二下压力产生装置、及一下压杆；下压头连接于第一下压力产生装置，第二下压力产生装置其设置于下压头，下压杆连接于第二下压力产生装置。其中，第一下压力产生装置促使下压头施加一第一下压力于电路板区，以使电子元件电性接触测试座的多个探针，第二下压力产生装置促使下压杆下压并施加一第二下压力于半导体元件区。

据此，针对同时具备有半导体元件区、以及电路板区的电子元件，本发明设置了二下压力产生装置，藉此提供至少二种具差异的下压力，其中由第一下压力产生装置所产生的第一下压力将促使电子元件的电路板区与测试座完全地接合，而由第二下压力产生装置则负责对电子元件的半导体元件区施加第二下压力，以克服测试座的多个探针的作用力，并确保电子元件的所有接点得以与全部探针电性接触。

较佳的是，本发明具有差异下压力的电子元件压接装置中，第一下压力可大于第二下压力与测试座的多个探针的作用力之和；藉此，可进一步确保电子元件上所有接点与测试座内全部探针电性接触。

附图说明

图1为现有压接装置与测试座连接时的示意图。

图2为显示现有压接装置作业流程示意图。

图3为现有压接头施加于电子元件的接触压力变化图。

图4A为现有压接头的下压力设定为1kgf时的接触压力变化图。

图4B为现有压接头的下压力设定为3kgf时的接触压力变化图。

图4C为现有压接头的下压力设定为5kgf时的接触压力变化图。

图5为本发明第一实施例的压接装置与测试座连接时示意图。

图6A至图6D为显示本发明第一实施例的压接装置作业流程示意图。

图7A为使用本发明第一实施例的压接装置的第二下压力设定为1.2kgf时的接触压力变化图。

图7B为使用本发明第一实施例的压接装置的第二下压力设定为5kgf时的接触压力变化图。

图8A为本发明第二实施例所适用的电子元件示意图。

图8B为本发明第二实施例的压接装置与测试座连接时示意图。

其中附图标记为：

1 现有的压接装置

11 升降臂

12 气动阻尼装置

13 压接头

〔本创作〕

2 第一下压力产生装置

3 下压头

4 第二下压力产生装置

40 内部腔室

41 第一流体腔室

42 第二流体腔室

5 下压杆

51 活塞头

52 负压通道

53 芯片吸取孔

6 升降臂

A1 第一横截面积

A2 第二横截面积

As 容气空间

C 电子元件

C1 半导体元件区

C2 电路板区

F1 第一下压力

F2 第二下压力

Ns 负压源

P 探针

S 测试座

具体实施方式

本发明具有差异下压力的电子元件压接装置在本实施例中被详细描述之前，要特别注意的是，以下的说明中，类似的元件将以相同的元件符号来表示。再者，本发明的图式仅作为示意说明，其未必按比例绘制，且所有细节也未必全部呈现于图式中。

请先参阅图5，图5为本发明第一实施例的压接装置与测试座连接时示意图。本实施例的压接装置用于下压一电子元件C与一测试座S的多个探针P电性接触，而主要适用的检测对象为单纯未具有印刷电路板的一般芯片，或称晶粒或半导体集成电路，不过本发明并不以此为限其他未经封装或经封装后的芯片亦可适用于本发明。

如图5中所示，本实施例主要包括升降臂6、第一下压力产生装置2、下压头3、第二下压力产生装置4、以及下压杆5。其中，升降臂6除了可进行垂直升降位移之外，亦可进行水平移位，以方便移载电子元件C。

再者，第一下压力产生装置2设置于升降臂6下方，其为可调整下压力的气压或油压阻尼装置，且第一下压力产生装置2的特性是要被压缩约一半行程才会表现出稳定的力。藉此，本实施例第一下压力产生装置2所产生的第一下压力F1为，当升降臂6下降而挤压下压力产生装置2而使阻尼行程压缩约一半时所输出的下压力。

另外，下压头3连接于第一下压力产生装置2，而在本实施例中下压头3是用于压接测试座S，即以下压头3的下表面压抵测试座S的上表面并藉此挤压第一下压力产生装置2而产生第一下压力F1。

又，第二下压力产生装置4设置于下压头3下方，而下压杆5设置于下压头3并连接于第二下压力产生装置4。在本实施例中，第二下压力产生装置4由一内部腔室40搭配一活塞头51所构成。其中，活塞头51容设于内部腔室40中并藉此区隔出第一流体腔室41、及第二流体腔室42，即第一流体腔室41、及第二流体腔室42分设于活塞头51的上下二侧。

然而，本实施例即是藉由充填流体于第一流体腔室41及/或第二流体腔室42内，并使该二流体腔室内产生压差进而驱动活塞头51连同下压杆5移动而执行升降、施加下压力或取消下压力等作业。再且，第一流体腔室41具备一第一横截面积A1，而第二流体腔室42具备一第二横截面积A2，而本实施例的第二横截面积A2大于第一横截面积A1。

于本实施例中特别将第一流体腔室41内的流体维持于一特定压力，并藉由充填相同正压力(特定压力)的流体于第二流体腔室42内，进而使第二流体腔室42的流体产生上升推力，以促使活塞头51连同下压杆5上升；抑或藉由取消第二流体腔室42内的流体的正压力，使其低于特定压力以促使下压杆5下降。进一步说明，因为一般产线的气压源的压力是输出固定的单一压力(在本实施例即为特定压力)，因本实施例特别将第一横截面积A1和第二横截面积A2设为不同大小，故在相同的流体压力源下即可产生不同的推力效果。

然而，此一作法的主要目的在于，第一流体腔室41内的流体维持于一特定压力，其即是预先设定的工作压力(下压力)。据此，在每次检测作业中，无需再等待第一流体腔室41内的流体压力达到特定压力，因其始终维持于工作压力，而仅需藉由施加或取消第二流体腔室42内的正压，便可迅速地让下压杆5上升或下降，故除了可提供稳定下压力外，升降切换时间极为快速，通常少于0.1秒。

另一方面，在本实施例中，为了因应检测极为精密的电子元件C，特别是采用玻璃基板的精密芯片，施加于芯片的第二下压力F2需经过特殊设定；本实施例是将第二下压力F2设定为等于第一横截面积A1与特定压力的乘积，并大于或等于测试座S的多个探针P的作用力(exerting force)；而第一下压力F1为直接下压于测试座S，故其下压力大小仅需设定为大于该第二下压力F2即可。

此外，再如图5所示，本实施例的下压杆5包括一负压信道52、及一芯片吸取孔53，负压通道52延伸而贯穿活塞头51和下压杆5，芯片吸取孔53设置于下压杆5下端面，即用以接触电子元件C之面；而负压信道52的一端连接至芯片吸取孔53，负压通道52的另一端则耦接至一负压源Ns。易言之，本实施藉由负压信道52和芯片吸取孔53的设计，而赋予下压杆5取放电子元件C的功能。

请一并参阅图6A至图6D，其为显示本发明第一实施例的压接装置作业流程示意图。以下说明本实施例的压接装置的运作；首先，升降臂6驱使下压头3至一区域或芯片承载盘(图中未示)吸取一待测试的电子元件C，并移载至测试座S上方，如图6A所示。再者，升降臂6下降下压头3，并促使下压头3抵接于测试座S，如图6B所示；此时，升降臂6持续下降下压头3，使作为第一下压力产生装置2的阻尼受到压缩而产生第一下压力F1，并施于测试座S上，以确保下压头3与测试座S紧密连接，如图6C所示。

接着，下压头3的下压杆5下压电子元件C，且第二下压力产生装置4施加第二下压力F2于电子元件C，以使电子元件C电性接触测试座S的多个探针P。其中，在此一步骤中取消第二流体腔室42内的正压，即泄压让第二流体腔室42内的流体压力低于特定压力，以促使下压杆5下压电子元件C，进而让第二下压力产生装置4所产生的第二下压力F2直接地施加于电子元件C上，如图6D所示。

紧接着，进行电子元件的检测，待检测完毕，驱使下压杆5上升，而使电子元件C与测试座S脱离。进一步说明，在此步骤中，灌注流体(本实施例采用气体)于第二流体腔室42内，使第二流体腔室42内恢复正压，即等于或高于特定压力。然而，因本实施例将第一流体腔室41的第一横截面积A1设定为大于第二流体腔室42的第二横截面积A2，故此时第二流体腔室42内的流体将产生推力，而推动活塞头51上升，进而驱使下压杆5连同电子元件C上升而与测试座S脱离，即如同图6C所示。

又接着，升降臂6上升下压头3，以取消第一下压力F1并使下压头3与测试座S脱离，即如同图6A、6B所示；最后，升降臂6根据检测结果而移载电子元件C并置入合格载盘或不合格载盘(图中未示)。

请一并参阅图7A、以及图7B，图7A为使用本发明第一实施例的压接装置的第二下压力设定为1.2kgf时的接触压力变化图。图7B为使用本发明第一实施例的压接装置的第二下压力设定为5kgf时的接触压力变化图。如上述二图中所示，没有明显的尖峰波形(Spikes)；换言之，若采用本发明第一实施例的压接装置，并不会产生瞬间的下压力突波，且不稳定的下压力状态也小于0.1秒，其分别仅有0.073秒及0.085秒。

据此，本实施例可提供第一下压力F1和第二下压力F2二种不同的下压力输出，其中第一下压力F1施予测试座S以确保压接装置与测试座S稳固连接，第二下压力F2则施予待测试的电子装置C。然而，根据本实施例确实可以提供相当快速且稳定的第二下压力F2输出，可有效避免瞬间下压力突波的产生，故可避免因超出预定值许多的瞬间下压力造成芯片毁损。

请一并参阅图8A、以及图8B，图8A为本发明第二实施例所适用的电子元件示意图，图8B为本发明第二实施例的压接装置与测试座连接时示意图。本发明第二实施例与第一实施例不同之处主要在于因应不同的检测对象，在第二实施例中，如图8A中所示，检测对象的电子元件C为具备有印刷电路板、及晶粒(DIE)的电子元件C，其包括一半导体元件区C1与一电路板区C2；其中，因为该晶粒上的集成电路相当精密且脆弱，故必须控制对该晶粒的下压力。

然而，在本实施例中，下压头3为抵接于电子元件C的电路板区C2，而下压杆5则单纯抵接于电子元件C的半导体元件区C1。换言之，本实施例的第一下压力产生装置2促使下压头3施加第一下压力F1于电路板区C2，以使位于电路板区C2的所有接点电性接触测试座S的多个探针P，而第二下压力产生装置4促使下压杆5下压并施加第二下压力F2于半导体元件区C1，并确保电子元件C下表面的所有接点电性接触于测试座S的全部探针P。

另一方面，本实施例中特别将第一下压力F1设计成大于第二下压力F2与测试座S的多个探针P的作用力(exerting force)之和；藉此，又可进一步确保电子元件C上所有接点与测试座S内全部探针P电性接触。据此，本实施例可提供第一下压力F1和第二下压力F2二种不同的下压力输出，其中第一下压力F1施予电子元件C的电路板区C2，第二下压力F2则施予电子元件C的半导体元件区C1。

需要在特别说明的是，上述二实施例中第二下压力F2均小于第一下压力F1，惟本发明并不以此为限，第一下压力F1和第二下压力F2亦可依实际需求任意调配成第二下压力F2等于或大于第一下压力F1。此外，虽然上述二实施例中仅示列出可施予二种不同下压力的手段，惟本发明并不以此为限，本发明的相同手段亦可套用并产生三种或三种以上的差异下压力。

上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (9)

1.一种具有差异下压力的电子元件压接装置，其特征在于，用于下压一电子元件与一测试座的多个探针电性接触，该装置包括：

一第一下压力产生装置；

一下压头，其连接于该第一下压力产生装置；

一第二下压力产生装置，其设置于该下压头的下方，包括一第一流体腔室及一第二流体腔室，该第一流体腔室包括一第一横截面积，该第二流体腔室包括一第二横截面积，该第二横截面积大于该第一横截面积；以及

一下压杆，其系设置于该下压头并连接于该第二下压力产生装置；

其中，该第一下压力产生装置促使该下压头施加一第一下压力于该测试座，该第二下压力产生装置促使该下压杆下压并施加一第二下压力于该电子元件，以使该电子元件电性接触该测试座的该多个探针，该第二下压力等于该第一横截面积与该第一流体腔室内的流体维持的一特定压力的乘积，并大于或等于该测试座的该多个探针的作用力。

2.如权利要求1所述的电子元件压接装置，其特征在于，该第二下压力产生装置还包括一活塞头；该第一流体腔室、及该第二流体腔室分设于该活塞头的二侧，该下压杆系连接至该活塞头；藉由充填流体于该第一流体腔室、以及该第二流体腔室中至少一者以促使该活塞头连同该下压杆进行升降。

3.如权利要求1所述的电子元件压接装置，其特征在于，藉由使该第二流体腔室内的流体压力高于或等于该特定压力，以促使该下压杆上升；藉由使该第二流体腔室内的流体压力低于该特定压力，以促使该下压杆下降。

4.如权利要求3所述的电子元件压接装置，其特征在于，该第一下压力系大于该第二下压力。

5.如权利要求1所述的电子元件压接装置，其特征在于，该下压杆包括一负压信道、及一芯片吸取孔，该负压信道的一端连接至该芯片吸取孔，该负压信道的另一端连通至一负压源。

6.一种具有差异下压力的电子元件压接装置，其特征在于，用于下压一电子元件与一测试座的多个探针电性接触，该电子元件包含一半导体元件区与一电路板区，该装置包括：

一第一下压力产生装置；

一下压头，其系连接于该第一下压力产生装置；

一第二下压力产生装置，其系设置于该下压头的下方，包括一第一流体腔室及一第二流体腔室，该第一流体腔室包括一第一横截面积，该第二流体腔室包括一第二横截面积，该第二横截面积大于该第一横截面积；以及

一下压杆，其系设置于该下压头并连接于该第二下压力产生装置；

其中，该第一下压力产生装置促使该下压头施加一第一下压力于该电路板区，以使该电子元件电性接触该测试座的该多个探针，该第二下压力产生装置促使该下压杆下压并施加一第二下压力于该半导体元件区，该第二下压力等于该第一横截面积与该第一流体腔室内的流体维持的一特定压力的乘积，并大于或等于该测试座的该多个探针的作用力。

7.如权利要求6所述的电子元件压接装置，其特征在于，该第二下压力产生装置还包括一活塞头；该第一流体腔室、及该第二流体腔室分设于该活塞头的二侧，该下压杆连接至该活塞头；藉由充填流体于该第一流体腔室、以及该第二流体腔室中至少一者以促使该活塞头连同该下压杆进行升降。

8.如权利要求6所述的电子元件压接装置，其特征在于，该第一下压力大于该第二下压力与该测试座的该多个探针的作用力之和。

9.如权利要求6所述的电子元件压接装置，其特征在于，该下压杆包括一负压信道、及一芯片吸取孔，该负压信道的一端连接至该芯片吸取孔，该负压信道的另一端连通至一负压源。

Images