TWI613448B - 具有差異下壓力之電子元件壓接裝置 - Google Patents

Description

具有差異下壓力之電子元件壓接裝置

本發明係關於一種具有差異下壓力之電子元件壓接裝置，尤指一種適用壓接電子元件於檢測治具上，俾利進行電子元件良窳之檢測。

請先參閱圖1，其係習知壓接裝置與測試座連接時之示意圖。如圖中所示，習知壓接裝置1包括一升降臂11、一氣動阻尼裝置12、以及一壓接頭13。其中，升降臂11係用於進行升降作業；氣動阻尼裝置12則類似一氣壓缸，主要用於施加作用力或作為反作用力之緩衝；而壓接頭13係用於下壓一待測試之電子元件C使其接點得以完全接觸於測試座S內的探針(圖1中未示出)。

請一併參閱圖2A至圖2D，其係顯示習知壓接裝置作業流程示意圖。如圖2A中所示，首先，習知壓接裝置1先移載一電子元件C至測試座S上方，其中氣動阻尼裝置12內早有預先設定一預定的接觸推力，其即為了克服測試座S內的探針作用力之下壓推力。接著，如圖2B中所示，升降臂11下降壓接頭13，並使電子元件C容置於測試座S內。

再者，如圖2C中所示，升降臂11又持續下降該壓接頭13，而氣動阻尼裝置12因而受到擠壓，即如圖中所示之容氣空間As受到壓縮而縮小，並產生下壓推力施於電子元件C上，以克服測試座內之複數探針的作用力，俾確保電子元件C上所有的接點完整接觸全部探針。最後，即如圖2D中所示，開始進行檢測作業。

請再參閱圖3，其係習知壓接頭施加於電子元件之接觸壓力變化圖。換言之，於圖2B和圖2C的壓接過程中，即當電子元件C置入測試座S內而升降臂11再度下壓時，會有下壓力突波的產生，即如圖3所示的B點至D點中間的尖峰波形(Spikes)。然而，針對較為脆弱的晶片(例如以玻璃作為基板之晶片)時，此些下壓力突波很有可能會導致晶片毀損或甚至破裂。

請再一併參閱圖4A至圖4C，圖4A係習知壓接頭之下壓力設定為1kgf時之接觸壓力變化圖，圖4B係習知壓接頭之下壓力設定為3kgf時之接觸壓力變化圖，圖4C係習知壓接頭之下壓力設定為5kgf時之接觸壓力變化圖。如圖4A中所示，以習知設備的檢測方式而言，當預定的下壓力設定為1kgf時，最高的下壓力突波之最高峰值高達1.9kgf，且不穩定的突波持續了0.022秒。又，如圖4B所示，當預定的下壓力設定為3kgf時，最高的下壓力突波之最高峰值高達7kgf，且不穩定的突波持續了0.031秒。再且，如圖4C所示，當預定的下壓力設定為5kgf時，最高的下壓力突波之最高峰值高達8.8kgf，且不穩定的突波持續了0.035秒。

綜上所述，由圖4A至圖4C及上述說明可清楚得知，下壓力突波之最高峰值幾乎是預先設定值了兩倍，如此高的瞬間下壓力，對於精密型的晶片而言是相當大的挑戰，除了有可能會造成直接碎裂外；更令人擔心的是，形成由外觀或肉眼無法直接觀測的潛在裂痕，而當終端使用者使用過一段時間後，這些潛在裂痕有可能會讓晶片的運作開始出現功能異常，進而影響晶片的效能或使用壽命。

本發明之主要目的係在提供一種具有差異下壓力之電子元件壓接裝置，其可提供至少兩種不同的下壓力，且不同的下壓力可分別施予不同的區域或對象，如電子元件上之不同區域，抑或待測試之電子元件與檢測設備上之特定區域。

為達成上述目的，本發明一種具有差異下壓力之電子元件壓接裝置，其係用於下壓一電子元件與一測試座的複數探針電性接觸，該裝置主要包括一第一下壓力產生裝置、一下壓頭、一第二下壓力產生裝置、及一下壓桿；下壓頭係連接於第一下壓力產生裝置，第二下壓力產生裝置設置於下壓頭，下壓桿係連接於第二下壓力產生裝置。其中，第一下壓力產生裝置促使下壓頭施加一第一下壓力於測試座，第二下壓力產生裝置促使下壓桿下壓並施加一第二下壓力於電子元件，以使電子元件電性接觸測試座之複數探針。

據此，本發明設置了二下壓力產生裝置，藉此提供至少二種具差異之下壓力，其中由第一下壓力產生裝置所產生之第一下壓力將促使下壓頭與測試座完全地接合，而第二下壓力產生裝置則負責對電子元件施加第二下壓力，以克服測試座之複數探針的作用力，並確保電子元件之所有接點得以與全部探針電性接觸。

較佳的是，本發明具有差異下壓力之電子元件壓接裝置中，第二下壓力產生裝置可包括第一流體腔室、第二流體腔室、及一活塞頭；而第一流體腔室、及第二流體腔室可分設於活塞頭之二側，下壓桿係連接至活塞頭；藉由充填流體於第一流體腔室、以及第二流體腔室中至少一者可促使活塞頭連同下壓桿進行升降。換言之，本發明之第二下壓力產生裝置可由一內部腔室搭配活塞頭所構成，其中活塞頭容設於內部腔室中並藉此區隔出第一流體腔室、及第二流體腔室；然而，藉由充填流體於第一流體腔室及/或第二流體腔室內，並使該二流體腔室內產生壓差進而驅動活塞頭連同下壓桿移動而執行升降、施加下壓力或取消下壓力等作業。

再者，本發明具有差異下壓力之電子元件壓接裝置中，第一流體腔室可包括一第一橫截面積，第二流體腔室可包括一第二橫截面積，而第二橫截面積可大於第一橫截面積。又，第一流體腔室內的流體可維持於一特定壓力；可藉由使第二流體腔室內之流體壓力高於或等於特定壓力以促使活塞頭連同下壓桿上升，或可藉由使第二流體腔室內之流體壓力低於特定壓力以促使下壓桿下降。

另外，本發明具有差異下壓力之電子元件壓接裝置中，第一下壓力可大於第二下壓力；而第二下壓力可等於第一橫截面積與特定壓力之乘積並可大於或等於測試座之複數探針之作用力；藉此，第二下壓力可克服複數探針之作用力，以確保電子元件之所有接點得以與全部探針電性接觸。

再且，本發明具有差異下壓力之電子元件壓接裝置中，下壓桿可包括一負壓通道、及一晶片吸取孔，而負壓通道之一端可連接至晶片吸取孔，負壓通道之另一端連通至一負壓源。據此，本發明之下壓桿除了擔負施加下壓力予電子元件之責外，亦可負責電子元件之取放作業。

為達成前述目的，本發明一種具有差異下壓力之電子元件壓接裝置之另一態樣，其係用於下壓一電子元件與一測試座的複數探針電性接觸，該電子元件包含一半導體元件區與一電路板區，該裝置主要包括一第一下壓力產生裝置、一下壓頭、一第二下壓力產生裝置、及一下壓桿；下壓頭係連接於第一下壓力產生裝置，第二下壓力產生裝置其係設置於下壓頭，下壓桿係連接於第二下壓力產生裝置。其中，第一下壓力產生裝置促使下壓頭施加一第一下壓力於電路板區，以使電子元件電性接觸測試座之複數探針，第二下壓力產生裝置促使下壓桿下壓並施加一第二下壓力於半導體元件區。

據此，針對同時具備有半導體元件區、以及電路板區之電子元件，本發明設置了二下壓力產生裝 置，藉此提供至少二種具差異之下壓力，其中由第一下壓力產生裝置所產生之第一下壓力將促使電子元件之電路板區與測試座完全地接合，而由第二下壓力產生裝置則負責對電子元件之半導體元件區施加第二下壓力，以克服測試座之複數探針的作用力，並確保電子元件之所有接點得以與全部探針電性接觸。

較佳的是，本發明具有差異下壓力之電子元件壓接裝置中，第一下壓力可大於第二下壓力與測試座之複數探針之作用力之和；藉此，可進一步確保電子元件上所有接點與測試座內全部探針電性接觸。

[習知]

1‧‧‧習知壓接裝置

11‧‧‧升降臂

12‧‧‧氣動阻尼裝置

13‧‧‧壓接頭

[本創作]

2‧‧‧第一下壓力產生裝置

3‧‧‧下壓頭

4‧‧‧第二下壓力產生裝置

40‧‧‧內部腔室

41‧‧‧第一流體腔室

42‧‧‧第二流體腔室

5‧‧‧下壓桿

51‧‧‧活塞頭

52‧‧‧負壓通道

53‧‧‧晶片吸取孔

6‧‧‧升降臂

A1‧‧‧第一橫截面積

A2‧‧‧第二橫截面積

As‧‧‧容氣空間

C‧‧‧電子元件

C1‧‧‧半導體元件區

C2‧‧‧電路板區

F1‧‧‧第一下壓力

F2‧‧‧第二下壓力

Ns‧‧‧負壓源

P‧‧‧探針

S‧‧‧測試座

圖1係習知壓接裝置與測試座連接時之示意圖。

圖2A至圖2D係顯示習知壓接裝置作業流程示意圖。

圖3係習知壓接頭施加於電子元件之接觸壓力變化圖。

圖4A係習知壓接頭之下壓力設定為1kgf時之接觸壓力變化圖。

圖4B係習知壓接頭之下壓力設定為3kgf時之接觸壓力變化圖。

圖4C係習知壓接頭之下壓力設定為5kgf時之接觸壓力變化圖。

圖5係本發明第一實施例之壓接裝置與測試座連接時示意圖。

圖6A至圖6D係顯示本發明第一實施例之壓接裝置作業流程示意圖。

圖7A係使用本發明第一實施例之壓接裝置的第二下壓力設定為1.2kgf時之接觸壓力變化圖。

圖7B係使用本發明第一實施例之壓接裝置的第二下壓力設定為5kgf時之接觸壓力變化圖。

圖8A係本發明第二實施例所適用之電子元件示意圖。

圖8B係本發明第二實施例之壓接裝置與測試座連接時示意圖。

本發明具有差異下壓力之電子元件壓接裝置在本實施例中被詳細描述之前，要特別注意的是，以下的說明中，類似的元件將以相同的元件符號來表示。再者，本發明之圖式僅作為示意說明，其未必按比例繪製，且所有細節也未必全部呈現於圖式中。

請先參閱圖5，圖5係本發明第一實施例之壓接裝置與測試座連接時示意圖。本實施例之壓接裝置係用於下壓一電子元件C與一測試座S的複數探針P電性接觸，而主要適用的檢測對象為單純未具有印刷電路板之一般晶片，或稱晶粒或半導體積體電路，不過本發明並不以此為限其他未經封裝或經封裝後之晶片亦可適用於本發明。

如圖5中所示，本實施例主要包括升降臂6、第一下壓力產生裝置2、下壓頭3、第二下壓力產生裝置 4、以及下壓桿5。其中，升降臂6除了可進行垂直升降位移之外，亦可進行水平移位，以方便移載電子元件C。

再者，第一下壓力產生裝置2係設置於升降臂6下方，其為可調整下壓力之氣壓或油壓阻尼裝置，且第一下壓力產生裝置2的特性是要被壓縮約一半行程才會表現出穩定的力。藉此，本實施例第一下壓力產生裝置2所產生之第一下壓力F1係為，當升降臂6下降而擠壓第一下壓力產生裝置2而使阻尼行程壓縮約一半時所輸出之下壓力。

另外，下壓頭3係連接於第一下壓力產生裝置2，而在本實施例中下壓頭3係用於壓接測試座S，即以下壓頭3之下表面壓抵測試座S之上表面並藉此擠壓第一下壓力產生裝置2而產生第一下壓力F1。

又，第二下壓力產生裝置4係設置於下壓頭3下方，而下壓桿5係設置於下壓頭3並連接於第二下壓力產生裝置4。在本實施例中，第二下壓力產生裝置4由一內部腔室40搭配一活塞頭51所構成。其中，活塞頭51容設於內部腔室40中並藉此區隔出第一流體腔室41、及第二流體腔室42，即第一流體腔室41、及第二流體腔室42分設於活塞頭51之上下二側。

然而，本實施例即係藉由充填流體於第一流體腔室41及/或第二流體腔室42內，並使該二流體腔室內產生壓差進而驅動活塞頭51連同下壓桿5移動而執行升降、施加下壓力或取消下壓力等作業。再且，第一流體腔室41具備一第一橫截面積A1，而第二流體腔室42 具備一第二橫截面積A2，而本實施例之第二橫截面積A2大於第一橫截面積A1。

於本實施例中特別將第一流體腔室41內的流體維持於一特定壓力，並藉由充填相同正壓力(特定壓力)之流體於第二流體腔室42內，進而使第二流體腔室42之流體產生上升推力，以促使活塞頭51連同下壓桿5上升；抑或藉由取消第二流體腔室42內之流體的正壓力，使其低於特定壓力以促使下壓桿5下降。進一步說明，因為一般產線之氣壓源的壓力是輸出固定的單一壓力(在本實施例即為特定壓力)，因本實施例特別將第一橫截面積A1和第二橫截面積A2設為不同大小，故在相同之流體壓力源下即可產生不同的推力效果。

然而，此一作法的主要目的在於，第一流體腔室41內的流體維持於一特定壓力，其即係預先設定之工作壓力(下壓力)。據此，在每次檢測作業中，無需再等待第一流體腔室41內之流體壓力達到特定壓力，因其始終維持於工作壓力，而僅需藉由施加或取消第二流體腔室42內的正壓，便可迅速地讓下壓桿5上升或下降，故除了可提供穩定下壓力外，升降切換時間極為快速，通常少於0.1秒。

另一方面，在本實施例中，為了因應檢測極為精密之電子元件C，特別是採用玻璃基板之精密晶片，施加於晶片之第二下壓力F2需經過特殊設定；本實施例係將第二下壓力F2設定為等於第一橫截面積A1與特定壓力之乘積，並大於或等於測試座S之複數探針P 之作用力(exerting force)；而第一下壓力F1係直接下壓於測試座S，故其下壓力大小僅需設定為大於該第二下壓力F2即可。

此外，再如圖5所示，本實施例之下壓桿5包括一負壓通道52、及一晶片吸取孔53，負壓通道52係延伸而貫穿活塞頭51和下壓桿5，晶片吸取孔53設置於下壓桿5下端面，即用以接觸電子元件C之面；而負壓通道52之一端連接至晶片吸取孔53，負壓通道52之另一端則耦接至一負壓源Ns。易言之，本實施藉由負壓通道52和晶片吸取孔53之設計，而賦予下壓桿5取放電子元件C之功能。

請一併參閱圖6A至圖6D，其係顯示本發明第一實施例之壓接裝置作業流程示意圖。以下說明本實施例之壓接裝置之運作；首先，升降臂6驅使下壓頭3至一區域或晶片承載盤(圖中未示)吸取一待測試之電子元件C，並移載至測試座S上方，如圖6A所示。再者，升降臂6下降下壓頭3，並促使下壓頭3抵接於測試座S，如圖6B所示；此時，升降臂6持續下降下壓頭3，使作為第一下壓力產生裝置2之阻尼受到壓縮而產生第一下壓力F1，並施於測試座S上，以確保下壓頭3與測試座S緊密連接，如圖6C所示。

接著，下壓頭3之下壓桿5下壓電子元件C，且第二下壓力產生裝置4係施加第二下壓力F2於電子元件C，以使電子元件C電性接觸測試座S之複數探針P。其中，在此一步驟中係取消第二流體腔室42內的正壓， 即洩壓讓第二流體腔室42內之流體壓力低於特定壓力，以促使下壓桿5下壓電子元件C，進而讓第二下壓力產生裝置4所產生之第二下壓力F2直接地施加於電子元件C上，如圖6D所示。

緊接著，進行電子元件之檢測，待檢測完畢，驅使下壓桿5上升，而使電子元件C與測試座S脫離。進一步說明，在此步驟中，灌注流體(本實施例採用氣體)於第二流體腔室42內，使第二流體腔室42內恢復正壓，即等於或高於特定壓力。然而，因本實施例將第一流體腔室41之第一橫截面積A1設定為大於第二流體腔室42之第二橫截面積A2，故此時第二流體腔室42內的流體將產生推力，而推動活塞頭51上升，進而驅使下壓桿5連同電子元件C上升而與測試座S脫離，即如同圖6C所示。

又接著，升降臂6上升下壓頭3，以取消第一下壓力F1並使下壓頭3與測試座S脫離，即如同圖6A、6B所示；最後，升降臂6根據檢測結果而移載電子元件C並置入合格載盤或不合格載盤(圖中未示)。

請一併參閱圖7A、以及圖7B，圖7A係使用本發明第一實施例之壓接裝置的第二下壓力設定為1.2kgf時之接觸壓力變化圖。圖7B係使用本發明第一實施例之壓接裝置的第二下壓力設定為5kgf時之接觸壓力變化圖。如上述二圖中所示，沒有明顯的尖峰波形(Spikes)；換言之，若採用本發明第一實施例之壓接裝置，並不會產生瞬間的下壓力突波，且不穩定之下壓力狀態也小於0.1秒，其分別僅有0.073秒及0.085秒。

據此，本實施例可提供第一下壓力F1和第二下壓力F2二種不同的下壓力輸出，其中第一下壓力F1施予測試座S以確保壓接裝置與測試座S穩固連接，第二下壓力F2則施予待測試之電子裝置C。然而，根據本實施例確實可以提供相當快速且穩定之第二下壓力F2輸出，可有效避免瞬間下壓力突波之產生，故可避免因超出預定值許多之瞬間下壓力造成晶片毀損。

請一併參閱圖8A、以及圖8B，圖8A係本發明第二實施例所適用之電子元件示意圖，圖8B係本發明第二實施例之壓接裝置與測試座連接時示意圖。本發明第二實施例與第一實施例不同之處主要在於因應不同的檢測對象，在第二實施例中，如圖8A中所示，檢測對象之電子元件C為具備有印刷電路板、及晶粒(DIE)之電子元件C，其包括一半導體元件區C1與一電路板區C2；其中，因為該晶粒上的積體電路相當精密且脆弱，故必須控制對該晶粒的下壓力。

然而，在本實施例中，下壓頭3係抵接於電子元件C之電路板區C2，而下壓桿5則單純抵接於電子元件C之半導體元件區C1。換言之，本實施例之第一下壓力產生裝置2促使下壓頭3施加第一下壓力F1於電路板區C2，以使位於電路板區C2之所有接點電性接觸測試座S之複數探針P，而第二下壓力產生裝置4促使下壓桿5下壓並施加第二下壓力F2於半導體元件區C1，並確保電子元件C下表面之所有接點電性接觸於測試座S之全部探針P。

另一方面，本實施例中特別將第一下壓力F1設計成大於第二下壓力F2與測試座S之複數探針P之作用力(exerting force)之和；藉此，又可進一步確保電子元件C上所有接點與測試座S內全部探針P電性接觸。據此，本實施例可提供第一下壓力F1和第二下壓力F2二種不同的下壓力輸出，其中第一下壓力F1施予電子元件C之電路板區C2，第二下壓力F2則施予電子元件C之半導體元件區C1。

需要在特別說明的是，上述二實施例中第二下壓力F2均小於第一下壓力F1，惟本發明並不以此為限，第一下壓力F1和第二下壓力F2亦可依實際需求任意調配成第二下壓力F2等於或大於第一下壓力F1。此外，雖然上述二實施例中僅示列出可施予二種不同下壓力之手段，惟本發明並不以此為限，本發明之相同手段亦可套用並產生三種或三種以上之差異下壓力。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

2‧‧‧第一下壓力產生裝置

3‧‧‧下壓頭

4‧‧‧第二下壓力產生裝置

40‧‧‧內部腔室

41‧‧‧第一流體腔室

42‧‧‧第二流體腔室

5‧‧‧下壓桿

51‧‧‧活塞頭

52‧‧‧負壓通道

53‧‧‧晶片吸取孔

6‧‧‧升降臂

A1‧‧‧第一橫截面積

A2‧‧‧第二橫截面積

C‧‧‧電子元件

F1‧‧‧第一下壓力

F2‧‧‧第二下壓力

Ns‧‧‧負壓源

P‧‧‧探針

S‧‧‧測試座

Claims (10)

1. 一種具有差異下壓力之電子元件壓接裝置，其係用於下壓一電子元件與一測試座的複數探針電性接觸，該裝置包括：一第一下壓力產生裝置；一下壓頭，其係連接於該第一下壓力產生裝置；一第二下壓力產生裝置，其係設置於該下壓頭；以及一下壓桿，其係連接於該第二下壓力產生裝置；其中，該第一下壓力產生裝置促使該下壓頭施加一第一下壓力於該測試座，該第二下壓力產生裝置促使該下壓桿下壓並施加一第二下壓力於該電子元件，以使該電子元件電性接觸該測試座之該複數探針。
2. 如請求項1之電子元件壓接裝置，其中，該第二下壓力產生裝置包括一第一流體腔室、一第二流體腔室、及一活塞頭；該第一流體腔室、及該第二流體腔室分設於該活塞頭之二側，該下壓桿係連接至該活塞頭；藉由充填流體於該第一流體腔室、以及該第二流體腔室中至少一者以促使該活塞頭連同該下壓桿進行升降。
3. 如請求項2之電子元件壓接裝置，其中，該第一流體腔室包括一第一橫截面積，該第二流體腔室包括一第二橫截面積，該第二橫截面積大於該第一橫截面積。
4. 如請求項3之電子元件壓接裝置，其中，該第一流體腔室內的流體維持於一特定壓力；藉由使該第二流體 腔室內的流體壓力高於或等於該特定壓力，以促使該下壓桿上升；藉由使該第二流體腔室內之流體壓力低於該特定壓力，以促使該下壓桿下降。
5. 如請求項4之電子元件壓接裝置，其中，該第一下壓力係大於該第二下壓力；該第二下壓力係等於該第一橫截面積與該特定壓力之乘積並大於或等於該測試座之該複數探針之作用力。
6. 如請求項1之電子元件壓接裝置，其中，該下壓桿包括一負壓通道、及一晶片吸取孔，該負壓通道之一端連接至該晶片吸取孔，該負壓通道之另一端連通至一負壓源。
7. 一種具有差異下壓力之電子元件壓接裝置，其係用於下壓一電子元件與一測試座的複數探針電性接觸，該電子元件包含一半導體元件區與一電路板區，該裝置包括：一第一下壓力產生裝置；一下壓頭，其係連接於該第一下壓力產生裝置；一第二下壓力產生裝置，其係設置於該下壓頭；以及一下壓桿，其係連接於該第二下壓力產生裝置；其中，該第一下壓力產生裝置促使該下壓頭施加一第一下壓力於該電路板區，以使該電子元件電性接觸該測試座之該複數探針，該第二下壓力產生裝置促使該下壓桿下壓並施加一第二下壓力於該半導體元件區。
8. 如請求項7之電子元件壓接裝置，其中，該第二下壓力產生裝置包括一第一流體腔室、一第二流體腔室、及一活塞頭；該第一流體腔室、及該第二流體腔室分設於該活塞頭之二側，該下壓桿係連接至該活塞頭；藉由充填流體於該第一流體腔室、以及該第二流體腔室中至少一者以促使該活塞頭連同該下壓桿進行升降。
9. 如請求項7之電子元件壓接裝置，其中，該第一下壓力係大於該第二下壓力與該測試座之該複數探針之作用力之和。
10. 如請求項7之電子元件壓接裝置，其中，該下壓桿包括一負壓通道、及一晶片吸取孔，該負壓通道之一端連接至該晶片吸取孔，該負壓通道之另一端連通至一負壓源。