CN108684141A - 一种提高孔铜铜厚均匀性的方法 - Google Patents

一种提高孔铜铜厚均匀性的方法 Download PDF

Info

Publication number
CN108684141A
CN108684141A CN201810360192.5A CN201810360192A CN108684141A CN 108684141 A CN108684141 A CN 108684141A CN 201810360192 A CN201810360192 A CN 201810360192A CN 108684141 A CN108684141 A CN 108684141A
Authority
CN
China
Prior art keywords
copper
thickness uniformity
pad
dummy pad
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810360192.5A
Other languages
English (en)
Inventor
钟招娣
陈小明
陈观石
夏国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victory Giant Technology Huizhou Co Ltd
Original Assignee
Victory Giant Technology Huizhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victory Giant Technology Huizhou Co Ltd filed Critical Victory Giant Technology Huizhou Co Ltd
Priority to CN201810360192.5A priority Critical patent/CN108684141A/zh
Publication of CN108684141A publication Critical patent/CN108684141A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种提高孔铜铜厚均匀性的方法，包括:采用POFV工艺制作线路板内的盘中孔,进行镀孔铜加工时,在铜面上镀上若干个虚设焊盘,所述虚设焊盘之间的最小间距为40mil，虚设焊盘与盘中孔的镀孔环之间的最小间距为100mil。

Description

一种提高孔铜铜厚均匀性的方法
技术领域
本发明涉及线路板制作领域，尤其涉及一种在制作线路板内的盘中孔时提高孔铜铜厚均匀性的方法。
背景技术
随着电子产品设计越来越精细，尺寸越来越小，同时尽可能附加更多的功能芯片，要求PCB设计布线越来越紧密。为了保证层与层之间的布线空间更大，自由度更高，很多设计在考虑空间利用时会采用导通孔落在焊盘设计，这种设计称为VIP孔（Via In Pad，又称为盘中孔），其制作需要采用POFV（Plate Over Filled Via）工艺，POFV工艺需要先对线路板进行钻孔，再进行镀孔铜，接着进行树脂塞孔，然后进行树脂磨板，将凸出于板面的树脂去除，再进行后续工序，而由于由于VIP孔在下游需要贴装电子元器件，为了保证焊盘焊接面积，且不会发生连锡虚焊问题，进行后续工序时需要对树脂塞孔的孔上镀铜，并且要保证良好的平整度。而由于POFV工艺中镀孔铜时会在孔口形成厚度约25um的铜环，即镀孔环，因此大为增加了树脂研磨的难度，在将镀孔环研磨平整的同时铜面削铜量亦会有所增加，铜厚极差大，蚀刻良率低，严重时甚至出现磨板露基材。
发明内容
针对上述问题，本发明提供一种提高孔铜铜厚均匀性的方法，包括:
采用POFV工艺制作线路板内的盘中孔,进行镀孔铜加工时,在铜面上镀上若干个虚设焊盘,所述虚设焊盘之间的最小间距为40mil，虚设焊盘与盘中孔的镀孔环之间的最小间距为100mil。
优选的，所述虚设焊盘为直径12 mil的圆形焊盘。
优选的，所述若干个虚设焊盘连片设置。
采用本发明提供的提高孔铜铜厚均匀性的方法，由于虚设焊盘的设置，在树脂研磨过程中，磨料会首先磨到镀孔环及虚设焊盘，一方面避免铜面直接接触磨料，减少了铜面削铜量，另一方面由于镀孔环不再单独凸出于铜面，研磨时是和虚设焊盘一起整体研磨，因此研磨后较为平整，有效提高铜厚均匀性。
经生产试制检验，
1、增加虚设焊盘设计后，树脂磨板过度缺陷率从0.5%下降到0%；
2、 树脂研磨后铜厚平均双面极差可从15um下降到11um，蚀刻良率从89%提高到96%;
3、增加虚设焊盘设计后使镀孔铜电镀面积增大，一部分原来由于电镀面积不足无法采用镀孔铜流程的型号能够采用镀孔铜POFV流程生产。
附图说明
图1是铜面上设置虚设焊盘实施例示意图。
图2是镀孔环和虚设焊盘截面示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
如图1所示，采用POFV工艺制作线路板内的盘中孔,进行镀孔铜加工时,在铜面9上镀上若干个连片设置的直径为12 mil的圆形虚设焊盘2,虚设焊盘之间的最小间距为40mil，虚设焊盘与盘中孔的镀孔环1之间的最小间距为100mil。
如图2所示，镀孔铜后，钻孔3的孔口处会形成镀孔环1，由于在钻孔3附近同时制作了虚设焊盘2，因此在进行树脂塞孔后，进行树脂研磨将钻孔3处的多余树脂4研磨时，磨料不会直接接触铜面9，且研磨是镀孔环1和虚设焊盘整体研磨时，不会因镀孔环1单独凸出于铜面而造成铜面其它部分减铜量过大，避免造成铜面的铜厚极差大，蚀刻良率低甚至出现磨板露基材的问题。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。

Claims (3)

1.一种提高孔铜铜厚均匀性的方法，包括:
采用POFV工艺制作线路板内的盘中孔,进行镀孔铜加工时,在铜面上镀上若干个虚设焊盘,所述虚设焊盘之间的最小间距为40mil，虚设焊盘与盘中孔的镀孔环之间的最小间距为100mil。
2.依据权利要求1所述提高孔铜铜厚均匀性的方法，其特征在于：所述虚设焊盘为直径12 mil的圆形焊盘。
3.依据权利要求1所述提高孔铜铜厚均匀性的方法，其特征在于：所述若干个虚设焊盘连片设置。
CN201810360192.5A 2018-04-20 2018-04-20 一种提高孔铜铜厚均匀性的方法 Pending CN108684141A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810360192.5A CN108684141A (zh) 2018-04-20 2018-04-20 一种提高孔铜铜厚均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810360192.5A CN108684141A (zh) 2018-04-20 2018-04-20 一种提高孔铜铜厚均匀性的方法

Publications (1)

Publication Number Publication Date
CN108684141A true CN108684141A (zh) 2018-10-19

Family

ID=63802317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810360192.5A Pending CN108684141A (zh) 2018-04-20 2018-04-20 一种提高孔铜铜厚均匀性的方法

Country Status (1)

Country Link
CN (1) CN108684141A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135696A (ja) * 1996-10-30 1998-05-22 Casio Comput Co Ltd 配線基板
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
CN103533766A (zh) * 2013-10-22 2014-01-22 东莞生益电子有限公司 电路板的制作方法以及该方法制得的电路板
CN104349589A (zh) * 2013-08-02 2015-02-11 北大方正集团有限公司 印刷电路板以及印刷电路板及其盘中孔的制作方法
CN107017219A (zh) * 2015-09-28 2017-08-04 拉碧斯半导体株式会社 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135696A (ja) * 1996-10-30 1998-05-22 Casio Comput Co Ltd 配線基板
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
CN104349589A (zh) * 2013-08-02 2015-02-11 北大方正集团有限公司 印刷电路板以及印刷电路板及其盘中孔的制作方法
CN103533766A (zh) * 2013-10-22 2014-01-22 东莞生益电子有限公司 电路板的制作方法以及该方法制得的电路板
CN107017219A (zh) * 2015-09-28 2017-08-04 拉碧斯半导体株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
TW201711153A (zh) 配線電路基板、半導體裝置、配線電路基板之製造方法以及半導體裝置之製造方法
TWI771273B (zh) 半導體裝置及其製造方法
CN105517370B (zh) 电路板焊盘加工方法
JP2009076851A (ja) 実装基板構造物及びその製造方法
TW201324699A (zh) 配線基板及其製造方法
JP4949281B2 (ja) 部品付き配線基板の製造方法
US20060169484A1 (en) Printed wiring board
CN104270888A (zh) 高密度封装基板孔上盘产品及其制备方法
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
CN106535506A (zh) 过电孔的填孔方法、焊盘的制作方法、焊盘及线路板
CN110660891A (zh) 一种倒装器件封装方法及结构
CN104201156A (zh) 基于基板的凸点倒装芯片csp封装件、基板及制造方法
US20150188016A1 (en) Electric conductive heat dissipation substrate
CN108684141A (zh) 一种提高孔铜铜厚均匀性的方法
JP2009099963A (ja) はんだバンプを有する配線基板の製造方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
CN110191596A (zh) 一种bga焊接小圆pad的pcb制作方法
CN109195363A (zh) 一种z向互连的pcb的制作方法及pcb
TWI575623B (zh) 凸塊結構與其製作方法
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
KR20110073875A (ko) 인쇄회로기판의 라우팅 공정
CN104091790A (zh) 一种半导体封装基板结构及其制作方法
CN107172809A (zh) 一种bga焊接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019

RJ01 Rejection of invention patent application after publication