CN108632016B - 一种多吸引子的自治忆阻混沌电路 - Google Patents

一种多吸引子的自治忆阻混沌电路 Download PDF

Info

Publication number
CN108632016B
CN108632016B CN201810344358.4A CN201810344358A CN108632016B CN 108632016 B CN108632016 B CN 108632016B CN 201810344358 A CN201810344358 A CN 201810344358A CN 108632016 B CN108632016 B CN 108632016B
Authority
CN
China
Prior art keywords
resistor
operational amplifier
channel
tan
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810344358.4A
Other languages
English (en)
Other versions
CN108632016A (zh
Inventor
孙军伟
王延峰
黄春
韩高勇
袁国栋
方洁
刘鹏
周林涛
张勋才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN201810344358.4A priority Critical patent/CN108632016B/zh
Publication of CN108632016A publication Critical patent/CN108632016A/zh
Application granted granted Critical
Publication of CN108632016B publication Critical patent/CN108632016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出了一种多吸引子的自治忆阻混沌电路，由电阻、电容、运算放大器、乘法器、正切模块构建五条电路通道，五条电路通道的混沌电路特性方程均由正切信号组成，由于三角函数的周期性，存在许多个不定的吸引子，与现有的忆阻混沌电路相比，系统吸引子的增加，其拓扑结构更加复杂，动力学行为更加丰富，在一定程度上使得混沌系统在保密通信应用提供技术参考。本发明的自治忆阻混沌电路能够产生多个不确定的吸引子，在一定程度上提高保密通信的安全性。

Description

一种多吸引子的自治忆阻混沌电路
技术领域
本发明涉及混沌信号发生器的技术领域，尤其涉及一种多吸引子的自治忆阻混沌电路。
背景技术
忆阻器(memristor)是一种有记忆功能的非线性电阻器，它是除电阻器、电容器和电感器之外的第四种基本电路元件。由于忆阻器在电路理论中的基础地位，及其在计算机信息存储、大量数据处理、人工神经网络、新型开关模型等应用领域的重要前景成为国内外的研究热点。忆阻是一种非线性无源器件，这将导致忆阻电路常常会出现混沌行为。因此，混沌忆阻的研究，对认识忆阻特性、掌握忆阻功能有重要意义。甚至为忆阻的应用和推广提供理论基础和技术参考。
发明内容
为了保密通信的发展，本发明提出一种多吸引子的自治忆阻混沌电路，运用基本的积分、加法、乘法单元电路搭建五维多稳定的自治忆阻混沌电路，并用SPICE软件仿真验证所构建电路的混沌特性。
为了达到上述目的，本发明的技术方案是这样实现的：一种多吸引子的自治忆阻混沌电路，包含由电阻、电容、运算放大器、乘法器和正弦模块组成的五条电路通道，五条电路通道的混沌电路特性方程均由正切信号组成，混沌电路特性方程为：
Figure BDA0001631589690000011
其中，u1、u2、u3、u4和u5为自变量，
Figure BDA0001631589690000013
和
Figure BDA0001631589690000014
分别为自变量u1、u2、u3、u4和u5的导数。
所述混沌电路特性方程转化为振荡电路方程为：
Figure BDA0001631589690000012
其中，R1、R2、R3、···、R20为电阻，C1、C2、C3、C4、C5为电容。
所述五条电路通道包括第一通道u1、第二通道u2、第三通道u3、第四通道u4和第五通道u5，第一通道u1的输出信号为tan(u1)，第二通道的输出信号为tan(u2)，第三通道的输出信号为tan(u3)，第四通道的输出信号为tan(u4)，第五通道的输出信号为tan(u5)；所述第一通道u1由信号tan(u1)、tan(u3)、tan(u5)复合构成，第二通道u2由信号tan(u2)、tan(u4)复合构成，第三通道u3由信号tan(u1)、tan(u2)、tan(u3)复合构成，第四通道由信号tan(u2)复合构成，第五通道由信号tan(u1)复合构成。
所述第一通道u1包括运算放大器U1、运算放大器U6、运算放大器U7、乘法器M1、乘法器M2和第一正切模块ABM1，第一正切模块ABM1的输出端分别与电阻R11、乘法器M2的一个输入端相连接，电阻R11分别与电阻R12、运算放大器U6的反相输入端相连接，运算放大器U6的正向输入端接地，电阻R12与运算放大器U6的输出端相连接，运算放大器U6的输出端与电阻R1相连接；第三通道的输出信号tan(u3)与电阻R13相连接，电阻R13分别与电阻R14、运算放大器U7的反相输入端相连接，运算放大器U7的正相输入端接地，电阻R14与运算放大器U7的输出端相连接，运算放大器U7的输出端与电阻R2相连接；所述第五通道的输出信号tan(u5)分别与乘法器M1的两个输入端相连接，乘法器M1的输出端与乘法器M2的一个输入端相连接，乘法器M2的输出端与电阻R3相连接；所述电阻R1、电阻R2和电阻R3均与电容C1相连接，电阻R1、电阻R2和电阻R3均与运算放大器U1的反相输入端相连接，运算放大器U1的正相输入端接地，电容C1与运算放大器U1的输出端相连接，运算放大器U1的输出端与第一正切模块ABM1的输入端相连接，第一正切模块ABM1的输出端输出信号tan(u1)。
所述第二通道u2包括运算放大器U12、运算放大器U8和第二正切模块ABM2，第三通道的输出信号tan(u3)与电阻R4相连接；第四通道的输出信号tan(u4)与电阻R15相连接，电阻R15分别与电阻R16、运算放大器U8的反相输入端相连接，运算放大器U8的正相输入端接地，电阻R16与运算放大器U8的输出端相连接，运算放大器U8的输出端与电阻R5相连接；所述电阻R4和电阻R5均与电容C2相连接，电阻R4和电阻R5均与运算放大器U12的反相输入端相连接，运算放大器U12的正相输出端接地，电容C2与运算放大器U12的输出端相连接，运算放大器U12的输出端与第二正切模块ABM2的输入端相连接，第二正切模块ABM2的输出端输出信号tan(u2)。
所述第三通道u3包括运算放大器U9、运算放大器U3和第三正切模块ABM3，第一通道u1的输出信号tan(u1)与电阻R7相连接；第三正切模块ABM3的输出端与电阻R8相连接；第二通道u2的输出信号tan(u2)与电阻R17相连接，电阻R17分别与电阻R18、运算放大器U9的反相输入端相连接，运算放大器U9的正相输入端接地，电阻R18与运算放大器U9的输出端相连接，运算放大器U9的输出端与电阻R6相连接；所述电阻R6、电阻R7和电阻R8均与电容C3相连接，电阻R6、电阻R7和电阻R8均与运算放大器U3的反相输入端相连接，运算放大器U3的正相输入端接地，电容C3与运算放大器U3的输出端相连接，运算放大器U3的输出端与第三正切模块ABM3的输入端相连接，第三正切模块ABM3的输出端输出信号tan(u3)。
所述第四通道u4包括运算放大器U4和第四正切模块ABM4，第二通道u2的输出信号tan(u2)与电阻R9相连接，电阻R9分别与电容C4、运算放大器U4的反相输入端相连接，运算放大器U4的正相输入端接地，电容C4与运算放大器U4的输出端相连接，运算放大器U4的输出端与第四正切模块ABM4的输入端相连接，第四正切模块ABM4的输出端输出信号tan(u4)。
所述第五通道u5包括运算放大器U5、运算放大器U10和第五正切模块ABM5，第一通道u1的输出信号tan(u1)与电阻R19相连接，电阻R19分别电阻R20、运算放大器U10的反相输入端相连接，运算放大器U10的正相输入端接地，电阻R20与运算放大器U9的输出端相连接，运算放大器U9的输出端与电阻R10相连接，电阻R10分别与电容C5、运算放大器U5的反相输入端相连接，运算放大器U5的正相输入端接地，电容C5与运算放大器U5的输出端相连接，运算放大器U5的输出端与第五正切模块ABM5的输入端相连接，第五正切模块ABM5的输出端输出信号tan(u5)。
所述第一通道u1的第一正切模块ABM1的输出信号分别与第一通道u1的电阻R11及乘法器M2、第三通道u3的电阻R7、第五通道u5的电阻R19相连接；所述第二通道u2的第二正切模块ABM2的输出信号分别与第三通道u3的电阻R17、第四通道u4的电阻R9相连接；所述第三通道u3的第三正切模块ABM2的输出信号分别与第一通道u1的电阻R13、第二通道u2的电阻R4、第一通道u1的电阻R8相连接；所述第四通道u4的第四正切模块ABM4的输出信号分别与第二通道u2的电阻R15相连接；所述第五通道u5的第五正切模块ABM5的输出信号分别与第一通道u1的乘法器M1的两个输入端相连接。
本发明的有益效果：由20个电阻、5个电容、10个运算放大器、2个乘法器、5个正切模块构建五条电路通道，第一通道、第三通道和第五通道的输出信号作为第一通道的输入信号；第三通道和第四通道的输出信号作为第二通道的输入信号；第一通道、第二通道和第三通道的输出信号作为第三通道的输入信号；第二通道的输出信号作为第四通道的输入信号；第一通道的输出信号作为第五通道的输入信号。本发明的自治忆阻混沌电路能够产生多个不确定的吸引子，在一定程度上提高保密通信的安全性；混沌电路特性方程的右边均由正切三角函数运算组成，由于三角函数的周期性，存在许多个不定的吸引子，与现有的忆阻混沌电路相比，系统吸引子的增加，其拓扑结构更加复杂，动力学行为更加丰富，在一定程度上使得混沌系统的在保密通信应用提供技术参考。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的电路结构图。
图2为本发明图1所示第一通道的电路图。
图3为本发明图1所示第二通道的电路图。
图4为本发明图1所示第三通道的电路图。
图5为本发明图1所示第四通道的电路图。
图6为本发明图1所示第五通道的电路图。
图7为本发明信号u1-u2的二维相图。
图8为本发明信号u1-u5的二维相图。
图9为本发明信号u2-u5的二维相图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种多吸引子的自治忆阻混沌电路，包含由电阻、电容、运算放大器、乘法器和正弦模块组成的五条电路通道，五条电路通道的混沌电路特性方程均由正切信号组成，混沌电路特性方程为：
Figure BDA0001631589690000041
其中，u1、u2、u3、u4和u5为自变量，
Figure BDA0001631589690000042
和
Figure BDA0001631589690000043
分别为自变量u1、u2、u3、u4和u5的导数。
所述混沌电路特性方程转化为振荡电路方程为：
Figure BDA0001631589690000051
其中，R1、R2、R3、···、R20为电阻，C1、C2、C3、C4、C5为电容。
所述五条电路通道包括第一通道u1、第二通道u2、第三通道u3、第四通道u4和第五通道u5，第一通道u1的输出信号为tan(u1)，第二通道的输出信号为tan(u2)，第三通道的输出信号为tan(u3)，第四通道的输出信号为tan(u4)，第五通道的输出信号为tan(u5)；所述第一通道u1由信号tan(u1)、tan(u3)、tan(u5)复合构成，第二通道u2由信号tan(u2)、tan(u4)复合构成，第三通道u3由信号tan(u1)、tan(u2)、tan(u3)复合构成，第四通道由信号tan(u2)复合构成，第五通道由信号tan(u1)复合构成。
如图2所示，所述第一通道u1包括运算放大器U1、运算放大器U6、运算放大器U7、乘法器M1、乘法器M2和第一正切模块ABM1，第一正切模块ABM1的输出端分别与电阻R11、乘法器M2的一个输入端相连接，电阻R11分别与电阻R12、运算放大器U6的反相输入端相连接，运算放大器U6的正向输入端接地，电阻R12与运算放大器U6的输出端相连接，运算放大器U6的输出端与电阻R1相连接；第三通道的输出信号tan(u3)与电阻R13相连接，电阻R13分别与电阻R14、运算放大器U7的反相输入端相连接，运算放大器U7的正相输入端接地，电阻R14与运算放大器U7的输出端相连接，运算放大器U7的输出端与电阻R2相连接；所述第五通道的输出信号tan(u5)分别与乘法器M1的两个输入端相连接，乘法器M1的输出端与乘法器M2的一个输入端相连接，乘法器M2的输出端与电阻R3相连接；所述电阻R1、电阻R2和电阻R3均与电容C1相连接，电阻R1、电阻R2和电阻R3均与运算放大器U1的反相输入端相连接，运算放大器U1的正相输入端接地，电容C1与运算放大器U1的输出端相连接，运算放大器U1的输出端与第一正切模块ABM1的输入端相连接，第一正切模块ABM1的输出端输出信号tan(u1)。
如图3所示，所述第二通道u2包括运算放大器U12、运算放大器U8和第二正切模块ABM2，第三通道的输出信号tan(u3)与电阻R4相连接；第四通道的输出信号tan(u4)与电阻R15相连接，电阻R15分别与电阻R16、运算放大器U8的反相输入端相连接，运算放大器U8的正相输入端接地，电阻R16与运算放大器U8的输出端相连接，运算放大器U8的输出端与电阻R5相连接；所述电阻R4和电阻R5均与电容C2相连接，电阻R4和电阻R5均与运算放大器U12的反相输入端相连接，运算放大器U12的正相输出端接地，电容C2与运算放大器U12的输出端相连接，运算放大器U12的输出端与第二正切模块ABM2的输入端相连接，第二正切模块ABM2的输出端输出信号tan(u2)。
如图4所示，所述第三通道u3包括运算放大器U9、运算放大器U3和第三正切模块ABM3，第一通道u1的输出信号tan(u1)与电阻R7相连接；第三正切模块ABM3的输出端与电阻R8相连接；第二通道u2的输出信号tan(u2)与电阻R17相连接，电阻R17分别与电阻R18、运算放大器U9的反相输入端相连接，运算放大器U9的正相输入端接地，电阻R18与运算放大器U9的输出端相连接，运算放大器U9的输出端与电阻R6相连接；所述电阻R6、电阻R7和电阻R8均与电容C3相连接，电阻R6、电阻R7和电阻R8均与运算放大器U3的反相输入端相连接，运算放大器U3的正相输入端接地，电容C3与运算放大器U3的输出端相连接，运算放大器U3的输出端与第三正切模块ABM3的输入端相连接，第三正切模块ABM3的输处端输出信号tan(u3)。
如图5所示，所述第四通道u4包括运算放大器U4和第四正切模块ABM4，第二通道u2的输出信号tan(u2)与电阻R9相连接，电阻R9分别与电容C4、运算放大器U4的反相输入端相连接，运算放大器U4的正相输入端接地，电容C4与运算放大器U4的输出端相连接，运算放大器U4的输出端与第四正切模块ABM4的输入端相连接，第四正切模块ABM4的输出端输出信号tan(u4)。
如图6所示，所述第五通道u5包括运算放大器U5、运算放大器U10和第五正切模块ABM5，第一通道u1的输出信号tan(u1)与电阻R19相连接，电阻R19分别电阻R20、运算放大器U10的反相输入端相连接，运算放大器U10的正相输入端接地，电阻R20与运算放大器U9的输出端相连接，运算放大器U9的输出端与电阻R10相连接，电阻R10分别与电容C5、运算放大器U5的反相输入端相连接，运算放大器U5的正相输入端接地，电容C5与运算放大器U5的输出端相连接，运算放大器U5的输出端与第五正切模块ABM5的输入端相连接，第五正切模块ABM5的输出端输出信号tan(u5)。
如图1所示，所述第一通道u1的第一正切模块ABM1的输出信号分别与第一通道u1的电阻R11及乘法器M2、第三通道u3的电阻R7、第五通道u5的电阻R19相连接；所述第二通道u2的第二正切模块ABM2的输出信号分别与第三通道u3的电阻R17、第四通道u4的电阻R9相连接；所述第三通道u3的第三正切模块ABM2的输出信号分别与第一通道u1的电阻R13、第二通道u2的电阻R4、第一通道u1的电阻R8相连接；所述第四通道u4的第四正切模块ABM4的输出信号分别与第二通道u2的电阻R15相连接；所述第五通道u5的第五正切模块ABM5的输出信号分别与第一通道u1的乘法器M1的两个输入端相连接。
实例说明：
1)第一通道的电阻R1＝92.6kΩ，R2＝111.1Ω，R3＝1Ω，R11＝R12＝R13＝R14＝1KΩ，电容C1＝1mF。第二通道的电阻R4＝R5＝1KΩ，R15＝R16＝1KΩ，电容C2＝1mF。第三通道的电阻R6＝R7＝R8＝33.3Ω，R17＝R18＝1KΩ，电容C3＝1mF。第四通道的电阻R9＝66.7Ω，电容C4＝1mF。第五通道的电阻R10＝R19＝R20＝1KΩ，电容C4＝1mF。
2)第一通道的电阻R1、电容C1、运算放大器U1实现积分操作，电阻R11、电阻R12、运算放大器U6实现比例操作，电阻R13、电阻R14、运算放大器U7实现比例操作。第二通道的电阻R15、电阻R16、运算放大器U8实现比例操作，电阻R4、电容C2、运算放大器U2实现积分操作。第三通道的电阻R6、电阻R7、电阻R8、电容C3、运算放大器U3实现积分操作；电阻R17、电阻R18、放大器U9实现比例操作。第四通道的电阻R9、电容C4、运算放大器U4实现积分操作；第五通道的电阻R19、电阻R20、运算放大器U10实现比例操作，电阻R10、电容C5、运算放大器U5实现积分操作。
3)第一通道：
Figure BDA0001631589690000071
第二通道：
Figure BDA0001631589690000072
第三通道：
Figure BDA0001631589690000073
第四通道：
Figure BDA0001631589690000074
第五通道：
Figure BDA0001631589690000075
五条通道连接起来，其积分初值设计为(0，0，0.01，0，0)。
本发明电路实现的五维自治忆阻混沌电路，首先利用电阻、电容、放大器及基本正切模块，实现了比例、加法、积分等运算，通过五条通道得到五路信号，并运用SPICE仿真软件进行验证，获得相图如图7-9所示。图7、8、9分别为通道之间u1-u2、u1-u5、u2-u5的相图，仿真结果显示均产生混沌现象。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种多吸引子的自治忆阻混沌电路，其特征在于，包含由电阻、电容、运算放大器、乘法器和正切模块组成的五条电路通道，五条电路通道的混沌电路特性方程均由正切信号组成，混沌电路特性方程为：
Figure FDA0002529021770000011
其中，u1、u2、u3、u4和u5为自变量，
Figure FDA0002529021770000013
和
Figure FDA0002529021770000014
分别为自变量u1、u2、u3、u4和u5的导数；
所述混沌电路特性方程转化为振荡电路方程为：
Figure FDA0002529021770000012
其中，R1、R2、R3、···、R20为电阻，C1、C2、C3、C4、C5为电容；
所述五条电路通道包括第一通道u1、第二通道u2、第三通道u3、第四通道u4和第五通道u5，第一通道u1的输出信号为tan(u1)，第二通道u2的输出信号为tan(u2)，第三通道u3的输出信号为tan(u3)，第四通道u4的输出信号为tan(u4)，第五通道u5的输出信号为tan(u5)。
2.根据权利要求1所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第一通道u1由信号tan(u1)、tan(u3)、tan(u5)复合构成，第二通道u2由信号tan(u3)、tan(u4)复合构成，第三通道u3由信号tan(u1)、tan(u2)、tan(u3)复合构成，第四通道由信号tan(u2)复合构成，第五通道由信号tan(u1)复合构成。
3.根据权利要求2所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第一通道u1包括运算放大器U1、运算放大器U6、运算放大器U7、乘法器M1、乘法器M2和第一正切模块ABM1，第一正切模块ABM1的输出端分别与电阻R11、乘法器M2的一个输入端相连接，电阻R11分别与电阻R12、运算放大器U6的反相输入端相连接，运算放大器U6的正向输入端接地，电阻R12与运算放大器U6的输出端相连接，运算放大器U6的输出端与电阻R1相连接；第三通道的输出信号tan(u3)与电阻R13相连接，电阻R13分别与电阻R14、运算放大器U7的反相输入端相连接，运算放大器U7的正相输入端接地，电阻R14与运算放大器U7的输出端相连接，运算放大器U7的输出端与电阻R2相连接；所述第五通道的输出信号tan(u5)分别与乘法器M1的两个输入端相连接，乘法器M1的输出端与乘法器M2的一个输入端相连接，乘法器M2的输出端与电阻R3相连接；所述电阻R1、电阻R2和电阻R3均与电容C1相连接，电阻R1、电阻R2和电阻R3均与运算放大器U1的反相输入端相连接，运算放大器U1的正相输入端接地，电容C1与运算放大器U1的输出端相连接，运算放大器U1的输出端与第一正切模块ABM1的输入端相连接，第一正切模块ABM1的输出端输出信号tan(u1)。
4.根据权利要求2所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第二通道u2包括运算放大器U2、运算放大器U8和第二正切模块ABM2，第三通道的输出信号tan(u3)与电阻R4相连接；第四通道的输出信号tan(u4)与电阻R15相连接，电阻R15分别与电阻R16、运算放大器U8的反相输入端相连接，运算放大器U8的正相输入端接地，电阻R16与运算放大器U8的输出端相连接，运算放大器U8的输出端与电阻R5相连接；所述电阻R4和电阻R5均与电容C2相连接，电阻R4和电阻R5均与运算放大器U2的反相输入端相连接，运算放大器U2的正相输出端接地，电容C2与运算放大器U2的输出端相连接，运算放大器U2的输出端与第二正切模块ABM2的输入端相连接，第二正切模块ABM2的输出端输出信号tan(u2)。
5.根据权利要求2所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第三通道u3包括运算放大器U9、运算放大器U3和第三正切模块ABM3，第一通道u1的输出信号tan(u1)与电阻R7相连接；第三正切模块ABM3的输出端与电阻R8相连接；第二通道u2的输出信号tan(u2)与电阻R17相连接，电阻R17分别与电阻R18、运算放大器U9的反相输入端相连接，运算放大器U9的正相输入端接地，电阻R18与运算放大器U9的输出端相连接，运算放大器U9的输出端与电阻R6相连接；所述电阻R6、电阻R7和电阻R8均与电容C3相连接，电阻R6、电阻R7和电阻R8均与运算放大器U3的反相输入端相连接，运算放大器U3的正相输入端接地，电容C3与运算放大器U3的输出端相连接，运算放大器U3的输出端与第三正切模块ABM3的输入端相连接，第三正切模块ABM3的输出端输出信号tan(u3)。
6.根据权利要求2所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第四通道u4包括运算放大器U4和第四正切模块ABM4，第二通道u2的输出信号tan(u2)与电阻R9相连接，电阻R9分别与电容C4、运算放大器U4的反相输入端相连接，运算放大器U4的正相输入端接地，电容C4与运算放大器U4的输出端相连接，运算放大器U4的输出端与第四正切模块ABM4的输入端相连接，第四正切模块ABM4的输出端输出信号tan(u4)。
7.根据权利要求2所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第五通道u5包括运算放大器U5、运算放大器U10和第五正切模块ABM5，第一通道u1的输出信号tan(u1)与电阻R19相连接，电阻R19分别电阻R20、运算放大器U10的反相输入端相连接，运算放大器U10的正相输入端接地，电阻R20与运算放大器U10的输出端相连接，运算放大器U10的输出端与电阻R10相连接，电阻R10分别与电容C5、运算放大器U5的反相输入端相连接，运算放大器U5的正相输入端接地，电容C5与运算放大器U5的输出端相连接，运算放大器U5的输出端与第五正切模块ABM5的输入端相连接，第五正切模块ABM5的输出端输出信号tan(u5)。
8.根据权利要求3-7中任意一项所述的多吸引子的自治忆阻混沌电路，其特征在于，所述第一通道u1的第一正切模块ABM1的输出信号分别与第一通道u1的电阻R11及乘法器M2、第三通道u3的电阻R7、第五通道u5的电阻R19相连接；所述第二通道u2的第二正切模块ABM2的输出信号分别与第三通道u3的电阻R17、第四通道u4的电阻R9相连接；所述第三通道u3的第三正切模块ABM2的输出信号分别与第一通道u1的电阻R13、第二通道u2的电阻R4、第三通道u3的电阻R8相连接；所述第四通道u4的第四正切模块ABM4的输出信号分别与第二通道u2的电阻R15相连接；所述第五通道u5的第五正切模块ABM5的输出信号分别与第一通道u1的乘法器M1的两个输入端相连接。
CN201810344358.4A 2018-04-17 2018-04-17 一种多吸引子的自治忆阻混沌电路 Active CN108632016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810344358.4A CN108632016B (zh) 2018-04-17 2018-04-17 一种多吸引子的自治忆阻混沌电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810344358.4A CN108632016B (zh) 2018-04-17 2018-04-17 一种多吸引子的自治忆阻混沌电路

Publications (2)

Publication Number Publication Date
CN108632016A CN108632016A (zh) 2018-10-09
CN108632016B true CN108632016B (zh) 2020-07-24

Family

ID=63705482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810344358.4A Active CN108632016B (zh) 2018-04-17 2018-04-17 一种多吸引子的自治忆阻混沌电路

Country Status (1)

Country Link
CN (1) CN108632016B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111079365B (zh) * 2019-12-12 2023-11-10 杭州电子科技大学 一种反正切三角函数忆阻器的仿真器
CN112073170B (zh) * 2020-05-25 2023-07-18 湘潭大学 一种分段光滑的多吸引子共存忆阻混沌电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534165A (zh) * 2009-03-31 2009-09-16 江南大学 一种混沌神经网络保密通信电路
CN105703897A (zh) * 2016-03-01 2016-06-22 中国石油大学(华东) 一种具有随机干扰的三阶神经网络混沌电路
CN106160998A (zh) * 2016-09-07 2016-11-23 西安理工大学 一种三阶非自治的非线性混沌电路
CN107124262A (zh) * 2017-06-22 2017-09-01 郑州轻工业学院 一种mmlc的混沌电路
CN107784359A (zh) * 2017-09-19 2018-03-09 常州大学 一种基于Hopfield神经网络的多稳定状态振荡电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534165A (zh) * 2009-03-31 2009-09-16 江南大学 一种混沌神经网络保密通信电路
CN105703897A (zh) * 2016-03-01 2016-06-22 中国石油大学(华东) 一种具有随机干扰的三阶神经网络混沌电路
CN106160998A (zh) * 2016-09-07 2016-11-23 西安理工大学 一种三阶非自治的非线性混沌电路
CN107124262A (zh) * 2017-06-22 2017-09-01 郑州轻工业学院 一种mmlc的混沌电路
CN107784359A (zh) * 2017-09-19 2018-03-09 常州大学 一种基于Hopfield神经网络的多稳定状态振荡电路

Also Published As

Publication number Publication date
CN108632016A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
Marti Introduction to the Theory of Bases
Li et al. Dissipativity analysis of memristor-based complex-valued neural networks with time-varying delays
CN108632016B (zh) 一种多吸引子的自治忆阻混沌电路
Volos et al. Antimonotonicity, crisis and multiple attractors in a simple memristive circuit
CN107070635B (zh) 一种含有三次磁控忆阻器的四维分数阶时滞混沌电路
CN105490801B (zh) 含有忆阻器的四维分数阶混沌系统电路
Hezayyin et al. A generalized family of memristor‐based voltage controlled relaxation oscillator
CN108959837B (zh) 一种四值忆阻器仿真器的实现电路
Singh et al. New meminductor emulators using single operational amplifier and their application
Saker New inequalities of Opial’s type on time scales and some of their applications
Hu et al. A memristor-based VB2 chaotic system: Dynamical analysis, circuit implementation, and image encryption
Teng et al. Novel chaotic behavior in the Muthuswamy–Chua system using Chebyshev polynomials
CN111079365A (zh) 一种反正切三角函数忆阻器电路模型
CN107124263B (zh) 嵌套式多涡卷混沌电路
Liao et al. Analog implementation of fractional-order electric elements using Caputo–Fabrizio and Atangana–Baleanu definitions
CN108737062B (zh) 一种四维多稳定的自治忆阻混沌电路
CN1210678C (zh) 包含机密数据的数据处理装置
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN111404660B (zh) 一种四阶忆阻混沌信号源电路
CN110943822B (zh) 一种基于正弦控制的多涡卷混沌信号发生器
CN106936564B (zh) 一种含有光滑型忆阻器的分数阶混沌电路
CN206807464U (zh) 一种含有多参数的三维四翼混沌电路
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN111162895B (zh) 一种基于余弦控制的多涡卷混沌信号发生器
CN110611560B (zh) 一种三维非自治混沌模型及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant