CN1086067C - 快速启动控制系统 - Google Patents

快速启动控制系统 Download PDF

Info

Publication number
CN1086067C
CN1086067C CN95116332A CN95116332A CN1086067C CN 1086067 C CN1086067 C CN 1086067C CN 95116332 A CN95116332 A CN 95116332A CN 95116332 A CN95116332 A CN 95116332A CN 1086067 C CN1086067 C CN 1086067C
Authority
CN
China
Prior art keywords
response
resistance
integrating capacitor
integrating
harmonic ringing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95116332A
Other languages
English (en)
Other versions
CN1127445A (zh
Inventor
D·M·贝杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1127445A publication Critical patent/CN1127445A/zh
Application granted granted Critical
Publication of CN1086067C publication Critical patent/CN1086067C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

当需要较大的频率变化时，PLL的积分电容(18)可以更快地充电。在一种扩展电路中，相位锁定环(PLL)电路10对积分电容(18)充放电。一个正比于电容的电流的阈值电压使这个电路导通，这个实施例与电容相对应的极性从外部电源(+Vcc，-Vcc)吸收或放出电流，直到PLL环达到锁定。在另一个实施例中，由于积分电容(18)与另一个积分电容(40)串联，其电容值降低，使得降低后的总电容充电速度可以更快。

Description

快速启动控制系统
本发明涉及快速启动控制系统，例如用于射频(RF)信号接收机之类的电子装置的快速启动控制系统。
在现代电视接收机中，例如，现在4×3宽高比的屏幕的电视接收机中，一个大的图象内可以插入二个或更多个图象。某些更新型的宽屏幕电视接收机(16×9)宽高比的宽屏幕显示方式)具有″POP″功能(画-外-画)，当16×9宽屏幕接收机用于显示4×3宽高比的主画面时，在主画面没有使用的侧面屏幕内，可以在一列中显示三个或更多个辅助画面。
具有这样功能的电视接收机，必须装有两个调谐器。一个调谐器用于主画面，另一个调谐器用于POP画面。这些POP画面是其他三个频道的″快照″，它要求第二个调谐器依次调谐到其中某个频道，将该频道的一场信号装入视频存贮器内，然后再调谐到下一个频道。如果调谐器在POP频道之间的调谐时间需要三百毫秒，该第二个调谐器对三个频道轮换一圈将超过一秒。这种很低的刷新速度降低了POP频道的可观看性。因此POP图象通常仅用于监视POP频道的节目。可是，如果对POP频道采样的调谐器调谐速度足够快，那么所有三个POP画面可以得到近乎实时地更新。
本发明也适用于其他的应用场合，例如，把调谐器从当前频率点快速调谐到另一个距离较远的指定频率点。卫星直接广播的频道超过了五百个，其中就会出现所说的这种情况。而且本发明普遍适用于提高含有积分器的系统的积分速度。
在控制系统的锁相环中(PLL)，例如电视调谐器，可控振荡器产生一个代表信号的频率，相位检测器(PD)将其与另一个参考频率进行比较，输出一个表示两频率的相位和频率差异的DC信号，该相位检测器的输出信号接至一个有源或无源低通滤波器，滤除DC信号中的小波动，经过低通滤波的信号可以用来调整被控制节器，通常为压控振荡器。在低通滤波器中，现代的PLL电路采用电流源输出级，它又与放大器反馈环路中的积分电容器相连接。采用这种方法时，如果接收信号的频率与另一个所选择信号的频率存在较大的频差，因积分电容器较大，需要数百毫秒时间才能达到要求的DC电压，此时PLL才能锁定，正是这一个长的积分时间降低了这种调谐器的调谐速度，例如用于POP画面的调谐器。
图1至3是现有技术调谐器的各种控制结构，在用于POP画面是都存为上述缺点，在各种图中，结构类似，数值也类似，电视调摩器的锁相环锁定时间长达300毫秒(ms)。
参看图1，三极管14为分离元件的高电平的放大器，它与低电平运算放大器16的输出端相连，16为PLL 10集成芯片的一部分。相位检测器的输出调谐信号连接于运算放大器的输入端17，然后信号接入三极管14。三极管14集电极输出信号一方面连接于调谐电路(未画出(CVD)12的变容二极管，另一方面该输出信号经积分电容18和电阻20与电容22的并联网络19，反馈到运放大器输入端17。电阻24为三极管14的集电极提供电源电压，因此，在反馈环中，正向增益由放大器14和16提供。
如上所述，电容18为积分电容器，电容22决定反馈环的高频滚降特性，在这种方案中，PLL锁定时间过长，是因为用三极管14集电极输出对电容18充电或放电，因而限制了集电极的输出电压的升降速率，在本例中，三极管14的升降速度又取决于放大器16输出的升降极限速度。
Bermard Glance在一篇文章中曾讨论过与上类似的电路，见于IEEE Transations on Microware Theory and Techniques，MTT-33，Vol.9，Sept.1985，题目为″新型极快速锁相环″，示于图2。在放大器14和16的输入电路的电阻28上，反向并联了二个二极管30和32。该方案是针对PLL采用乘法相位检测器34而言的，当相位检测器输出的DC电压超过了二极管导通阈值电压(0.6V)时，二极管30或32就降低了电阻28的有效阻值。
但是，Glance无法工作于数字相位检测器。在数字相位检测器中，输出为脉冲宽度调制的方波信号，其平均DC值为校正信号。因为这些脉冲具有相同的幅度，所以不论调谐误差大小，这些脉冲都会使二极管导通。也就是说，即使只有很小的相位误差(窄脉冲宽度)，也总会有一个二极管导通。这就破坏了系统的稳定性。
图3电路的PLL采用三态相位检测器34，它类似于Motorola44802芯片中的电路。在调谐间距为1-2频道时，这种电路调谐速度较快，例如从频道10调谐到12，仅需要20ms，但是如果要从一个波段到另一个波段，如美国的频道6到频道7，或者从一个波段的低端跃变到另一个波段的高端，它将需要大于100ms的时间。这是因为该相位检测器最大输出电压只能达到1/2Vcc。当频率变化很大时，检测器输出饱和，相位检测器输出信号Vd使积分电容18的充放电速度受到限制，更具体地说，假定忽略电阻20上的降压，电容18的电压充电速率dv/dt取决于Ic或者说Iin，以及电容18和电阻28，因此当要求调谐电压改变较大时，相位检测器34的输出信号限制了它的升降速度。
在这种方案中，电容18和电阻28的值较大，这是因为调谐电压用于控制一个VCO，而VCO的灵敏度很高，因此要求环路带宽(BW)必须很小。例如，在某些调谐器中，Vd＝1.3V，电阻28＝22K，电容18＝0.22uf，因此dv/dt＝260v/sec，调谐电压改变25v则需要100ms。
在本发明中，针对要求积分电容器能快速放电的场合，比如调谐器需要大的频率变化时，本发明提出了一种速度更快的控制系统(如PLL)中的积分电容充放电的方法。为了以更高速率对积分电容充放电，该方法提出了一个由另一个外部源吸收/放也电流的误差纠正电路，更具体地说，产生了一个正比于DLL电容充放电流的电压，当该电压超过某个阈值电压时，扩展电路起动，它从外部电源以适当的极性对电容充电或放电，一直持续到PLL锁定，即误差得到纠正。一旦纠正了衰减即PLL锁定后，如果出现小的调谐误差，要求小的纠正电流，纠正电流的幅度低于激发扩展电路的阀值，因此控制电路或PLL将会以不存在扩展电路时的正常方式工作。
如图中所示：
图1-3说明现有技术的调谐器的部分结构，其中部分为框图，部分为电路图。
图4和图6为各种扩展电路，部分为框图，部分为电路图。
图5a和图5b为图4扩展电路的波特(Bode)响应特性。
现在参看图4，根据本发明，当所选择频道远离现调谐频道时，即有较大频率差异，由于对积分电容器快速充放电，因此加快了图1所示电路的调谐速度。为了改变频率，PLL 10吸收或释放电流，因而对电容18放电或充电。如图1，电容18和并联网络19串联一起，作为放大器14和16的反馈网络。可是，如图4所示，扩展的三极管Q1和Q2其集电极分别与+Vcc和-Vcc相连，其基极与PLL侧的网络19相连，发射极经电阻36与网络19和积分电容18的两个节点相连。
由于PLL 10的纠错动作，对电容18充电或放电，因而在电阻20上产生了一个电压，当该电压超过三极管的Vbe时，将使该三极管导通，因此电容18经电阻36、导通的三极管Q1或Q2与+Vcc或-Vcc相连接，也就是说，外部电源以正确的极性另外快速对电容18充电或放电。
需要选择适当的电阻36的阻值，以限制对电容18的最大充放电电流，因为电阻36的阻值对系统的传递响应有一定影响。例如，充电电流脉冲可能会引起电路的振荡或过激励，或者三极管Q1、Q2及电阻36、反馈电阻20也可能影响系统的传递响应。
因此，需要限制该系统(如PLL 10或放大器14、16)的升降速度，从而防止对电容18的过快充电/放电，如图示，设置了对升降速度的限制性。根据PLL 10输出调谐信号产生了一个增强的电容充放电电流，从而电容18的电荷状态可以很快地调整到所选择频道对应的电荷状态。
应当注意，由三极管Q1和Q2产生的对电容18额外的充放电电流并不会流过电阻20。因此，当完成调谐过程后，即由PLL 10的输出电压对电容18充电或放电，PLL 10达到锁定后，电阻20上的电压将不足以使三极管Q1或Q2导通，即电压小于三极管的V结电位，三极管Q2都处于非导通状态。因此，一旦达到锁定状态，温度漂移引起的较小的纠错调整电流将不足以使Q1或Q2导通，PLL 10工作也如同不存在三极管Q1和Q2一般。
在如图4所示的结构中，由外部提供电流作为积分电容器18的快速扩展充放电电流，这正好与图1、2和3中的结构相反，此处积分电容的充放电电流受限于相位检测器34和放大器14和16的升降速率。图2电路最多只能使二极管导通，从而旁路电阻28，临时降低与积分电容18串联的电阻阻值，但是充电电流仍来自于相位检测器34、放大器14和16，与图4和图5中的扩展充放电电流相比，这种充放电电流的幅度大大受到了限制，因为图4和图5中是由电源直接产生的充放电电流。
图4采用电流源输出，因此不需要图2和图3中的电阻28。电阻20和电容22形成了Bode极，电容22将电阻20上的相位检测器产生的脉冲滤波成DC电压，因此本电路方案可以用于数字相位检测器。
通常，图4的开环增益-频率响应如图5a。因为0dB处幅度响应的斜率为20dB/十倍，零点和极点远离该交叉点，因此相位稳定范围很充分。如图5a的虚线所示，当加速电路起作用时，增益增加，与横坐标的交叉点向频率高处移动。这使相位富余度变窄，网络19的第三阶极点接近于交叉点频率。
图5b显示了一个改进的响应曲线。增益增加时，第三阶极点进一步远离横坐标交点，这有助于保持相位一富余度。由于三极管Q1、Q2和电阻36并联于电阻20和电容22构成的网络19，使得极点发生移动。网络19形成了该极点。
本发明中的PLL的锁定速度虽然不能做得任意小，但是速度已很快。PLL的锁定时间可降到10ms以下，这样短的时间足以使三个POP画面真实生动。
现在来看图6，这是本发明的另一个电路图。由于放大器14和16的增益较大，其输入端17实际上是一个虚拟地。电容40的一端连接于网络19和电容18的接点，另一端通过一个开关三极管42接地。当三极管42不起作用(不导通)时，反馈环正常工作。但是，当开关信号加于基极时，三极管42导通，网络19的与电容18相连的一端通过电容40和三极管42的集电-发射极电路接地，网络19的另一端则与输入端17的虚拟地相连。如果电容40的容值比电容22大得很多，网络19中的信号被短路。因此，这种电容40交替与网络19相连的电路，除去了图5a和5b中的极点P3。加于三极管42基点的开关信号可以是，例如，正极性表示PLL没有锁定，负极性表示PLL没有锁定。
但是，从图6的电路中看出另一方面，当三极管42导通时，电容18和40串联后接地。因为电容18和40串联后的总容值比电容18本身的要小，这降低了放大器14和16对积分电容充放电所要求的时间，尽管对积分电容18的充放电电流没有任何加大。
尽管本发明以用于频率选择的PLL调谐器为例进行阐述说明，但它也普遍用于为提高响应时间的控制系统。

Claims (4)

1.一种快速启动控制系统，包括：
PLL相位检测装置(34)，用于响应于信号选择提供调谐所述设备的调谐信号；
装置(19)，用于调谐包括积分装置的接收机；
包括电阻(20)和电容(22)的装置，用于将所述调谐信号的形式连接到所述积分装置以便在第一响应时间上积分所述调谐信号的所述形式，所述积分装置包括一个通过响应于所述调谐信号的电流而充电或放电的积分电容(18)；
装置(Q1，Q2，20，36)，用于响应于在比所述第一响应时间快的第二响应时间上充电和放电所述积分电容(18)的所述调谐信号，增强所述积分电容(18)的充电和放电之一，所述增强装置(Q1，Q2，20，36)包括响应于所述调谐信号的参数将来自电源(+Vcc，-Vcc)的附加电流连接到所述积分装置，其特征在于：
所述增强装置(Q1，Q2，20，36)包括响应于所述积分电容(18)的充电和放电之一的电流幅度的装置。
2.权利要求1所述的系统，其特征在于所述源电流和闾电流的一个连接是由一对连接到所述电源(+Vcc，-Vcc)的相应极上的互补晶体管(Q1，Q2)提供的。
3.权利要求1所述的系统，其特征在于所述阈值是由连接在所述电阻(20)上的晶体管(Q1，Q2)的基极-发射极结的导通阈值确定的。
4.权利要求3所述的系统，其特征在于所述电阻(20)上的电压降小于所述调谐信号小调谐增量的阈值。
CN95116332A 1994-07-28 1995-07-28 快速启动控制系统 Expired - Fee Related CN1086067C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9415185A GB9415185D0 (en) 1994-07-28 1994-07-28 Fast acting control system
GB9415185 1994-07-28

Publications (2)

Publication Number Publication Date
CN1127445A CN1127445A (zh) 1996-07-24
CN1086067C true CN1086067C (zh) 2002-06-05

Family

ID=10758986

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95116333A Expired - Fee Related CN1088959C (zh) 1994-07-28 1995-07-28 快速启动控制系统
CN95116332A Expired - Fee Related CN1086067C (zh) 1994-07-28 1995-07-28 快速启动控制系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95116333A Expired - Fee Related CN1088959C (zh) 1994-07-28 1995-07-28 快速启动控制系统

Country Status (10)

Country Link
US (2) US5686866A (zh)
EP (2) EP0695038A1 (zh)
JP (2) JPH0865154A (zh)
KR (2) KR100371421B1 (zh)
CN (2) CN1088959C (zh)
CA (2) CA2154811C (zh)
DE (1) DE69522621T2 (zh)
GB (1) GB9415185D0 (zh)
MX (1) MX9503264A (zh)
MY (2) MY113754A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2317279B (en) * 1996-09-11 2001-01-24 Nec Technologies Frequency synthesisers
US5870439A (en) * 1997-06-18 1999-02-09 Lsi Logic Corporation Satellite receiver tuner chip having reduced digital noise interference
US6188739B1 (en) * 1997-10-21 2001-02-13 Level One Communications, Inc. Modified third order phase-locked loop
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes
US6526112B1 (en) * 1999-06-29 2003-02-25 Agilent Technologies, Inc. System for clock and data recovery for multi-channel parallel data streams
US6784945B2 (en) 1999-10-01 2004-08-31 Microtune (Texas), L.P. System and method for providing fast acquire time tuning of multiple signals to present multiple simultaneous images
US6959062B1 (en) 2000-01-28 2005-10-25 Micron Technology, Inc. Variable delay line
US6380810B1 (en) * 2000-08-24 2002-04-30 Tektronix, Inc. Reduced lock time for a phase locked loop
DE60041546D1 (de) * 2000-12-28 2009-03-26 Renesas Tech Corp PLL-Schaltung mit reduzierter Einschwingzeit
US6766154B2 (en) * 2001-03-07 2004-07-20 Northrop Grumman Corporation Fast settling fine stepping phase locked loops
US6504409B1 (en) * 2001-04-17 2003-01-07 K-Tek Corporation Controller for generating a periodic signal with an adjustable duty cycle
US6853227B2 (en) * 2001-04-17 2005-02-08 K-Tek Corporation Controller for generating a periodic signal with an adjustable duty cycle
DE10243504A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zum Abstimmen der Oszillationsfrequenz
US7005929B2 (en) * 2003-12-02 2006-02-28 Intel Corporation Loop filter with active capacitor and method for generating a reference
US7587622B2 (en) * 2005-01-11 2009-09-08 Altera Corporation Power management of components having clock processing circuits
US7369002B2 (en) * 2005-07-28 2008-05-06 Zarlink Semiconductor, Inc. Phase locked loop fast lock method
US7782143B2 (en) 2007-03-08 2010-08-24 Integrated Device Technology, Inc. Phase locked loop and delay locked loop with chopper stabilized phase offset
CN107992152A (zh) * 2018-01-31 2018-05-04 国充充电科技江苏股份有限公司 一种提高模拟积分控制环路响应速度的辅助网路电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890072A (en) * 1988-02-03 1989-12-26 Motorola, Inc. Phase locked loop having a fast lock current reduction and clamping circuit
US4937536A (en) * 1988-08-19 1990-06-26 Hughes Aircraft Company Fast settling phase lock loop

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3064215A (en) * 1958-07-01 1962-11-13 Manson Lab Inc Uhf tuned load circuit
US3389346A (en) * 1964-07-20 1968-06-18 James E. Webb Compensating bandwidth switching transients in an amplifier circuit
US3694776A (en) * 1970-12-14 1972-09-26 Motorola Inc Adaptive filter wherein opposite conductivity transistors are operative in response to signals in excess of predetermined amplitude
JPS52124846A (en) * 1976-04-12 1977-10-20 Fujitsu Ltd Filter switch of digital phase synchronous oscillator
US4053933A (en) * 1976-11-02 1977-10-11 Zenith Radio Corporation Adaptive phase locked loop filter for television tuning
GB2040052B (en) * 1978-12-09 1983-01-26 Racal Dana Instr Ltd Edectrical signal processing
US4243918A (en) * 1979-05-29 1981-01-06 Rca Corporation Signal integrator with time constant controlled by differentiating feedback
US4377728A (en) * 1981-03-04 1983-03-22 Motorola Inc. Phase locked loop with improved lock-in
JPS5827438A (ja) * 1981-08-12 1983-02-18 Fujitsu Ltd Ｐｌｌ回路
JPS5916411A (ja) * 1982-07-19 1984-01-27 Toshiba Corp 時定数切換回路
US4937538A (en) * 1988-04-05 1990-06-26 U.S. Philips Corporation Circuit arrangement for synchronizing an oscillator
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
DE58909454D1 (de) * 1989-07-06 1995-11-02 Itt Ind Gmbh Deutsche Digitale Steuerschaltung für Abstimmsysteme.
JPH03131105A (ja) * 1989-10-16 1991-06-04 Sanden Corp 直流成分を含む変調信号による周波数変調可能な位相同期ループ回路
EP0458269B1 (en) * 1990-05-21 1995-03-08 Nec Corporation Phase-locked loop circuit
DE4017491C2 (de) * 1990-05-31 2002-05-08 Siemens Ag Abstimmschaltung
JPH0679346B2 (ja) * 1990-11-01 1994-10-05 富士ゼロックス株式会社 積分器及び画像読取装置
DE4104040C2 (de) * 1991-02-09 2002-08-14 Thomson Brandt Gmbh Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
FR2689342A1 (fr) * 1992-03-31 1993-10-01 Sgs Thomson Microelectronics Boucle à verrouillage de fréquence.
US5317283A (en) * 1993-06-08 1994-05-31 Nokia Mobile Phones, Ltd. Method to reduce noise in PLL frequency synthesis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890072A (en) * 1988-02-03 1989-12-26 Motorola, Inc. Phase locked loop having a fast lock current reduction and clamping circuit
US4937536A (en) * 1988-08-19 1990-06-26 Hughes Aircraft Company Fast settling phase lock loop

Also Published As

Publication number Publication date
MY113396A (en) 2002-02-28
JPH0865155A (ja) 1996-03-08
CN1088959C (zh) 2002-08-07
CN1127445A (zh) 1996-07-24
KR100387015B1 (ko) 2003-08-14
EP0695039A1 (en) 1996-01-31
CA2154812C (en) 1999-01-26
GB9415185D0 (en) 1994-09-21
CA2154812A1 (en) 1996-01-29
US5686866A (en) 1997-11-11
DE69522621T2 (de) 2002-04-18
CN1128460A (zh) 1996-08-07
JPH0865154A (ja) 1996-03-08
MY113754A (en) 2002-05-31
JP3558750B2 (ja) 2004-08-25
KR960006541A (ko) 1996-02-23
EP0695039B1 (en) 2001-09-12
KR960006488A (ko) 1996-02-23
EP0695038A1 (en) 1996-01-31
US5764300A (en) 1998-06-09
KR100371421B1 (ko) 2003-03-31
MX9503264A (es) 1997-08-30
CA2154811C (en) 1999-01-26
DE69522621D1 (de) 2001-10-18
CA2154811A1 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
CN1086067C (zh) 快速启动控制系统
US4912433A (en) VCO controlled by separate phase locked loop
EP0669722B1 (en) PLL circuit having shortened locking time
MXPA95003264A (en) Control system, rap activation
US5315623A (en) Dual mode phase-locked loop
US4945413A (en) Line synchronization detection circuit
CA1241711A (en) Low-pass filter circuit
KR100906302B1 (ko) 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기
US5220684A (en) Channel selecting circuit
US6650194B1 (en) Phase shift control for voltage controlled oscillator
US6396354B1 (en) PLL detection circuit with lock judgement circuit
US4749962A (en) Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop
US3819955A (en) Counter circuit using current source
US5724105A (en) Television signal receiver
CN1218557C (zh) 一种工作在多个频率下的水平偏转信号发生器
US3757228A (en) Circuit for automatic search tuning in radio receivers
US6233023B1 (en) Automatic fine tuning circuit
US5003272A (en) Circuit arrangement for synchronizing a frequency-controllable oscillator
FI104775B (fi) Tahdistettu vaakapyyhkäisy vaakataajuuden monikerroilla
JPS6151828B2 (zh)
CN114421959A (zh) 一种增益可调的压控振荡器及锁相环电路
KR20240044134A (ko) 위상 고정 루프 및 그 동작 방법
KR0137166B1 (ko) 비디오 디스플레이 장치
CA1245309A (en) Low pass filter circuit
WO2004015869A1 (en) Phase-locked-loop circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee