DE4104040C2 - Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens - Google Patents

Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number
DE4104040C2
DE4104040C2 DE4104040A DE4104040A DE4104040C2 DE 4104040 C2 DE4104040 C2 DE 4104040C2 DE 4104040 A DE4104040 A DE 4104040A DE 4104040 A DE4104040 A DE 4104040A DE 4104040 C2 DE4104040 C2 DE 4104040C2
Authority
DE
Germany
Prior art keywords
circuit arrangement
input
pulse
pulse width
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4104040A
Other languages
English (en)
Other versions
DE4104040A1 (de
Inventor
Dieter Baas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Priority to DE4104040A priority Critical patent/DE4104040C2/de
Publication of DE4104040A1 publication Critical patent/DE4104040A1/de
Application granted granted Critical
Publication of DE4104040C2 publication Critical patent/DE4104040C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/26—Automatic controllers electric in which the output signal is a pulse-train
    • G05B11/28—Automatic controllers electric in which the output signal is a pulse-train using pulse-height modulation; using pulse-width modulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B5/00—Anti-hunting arrangements
    • G05B5/01—Anti-hunting arrangements electric
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
    • G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
    • G11B11/1055—Disposition or mounting of transducers relative to record carriers
    • G11B11/10576—Disposition or mounting of transducers relative to record carriers with provision for moving the transducers for maintaining alignment or spacing relative to the carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Description

Die Erfindung betrifft ein Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung, der über einen Tiefpaß zum Abgleich ein pulswei­ tenmoduliertes Abgleichsignal und zum Betrieb ein pulsweitenmo­ duliertes Steuer- oder Regelsignal zugeführt wird, sowie Schaltungs­ anordnung zur Durchführung des Verfahrens.
In einem Regelkreis ist es z. B. vor Beginn der Regelung oft er­ forderlich, durch Abgleich den Offset des Regelverstärkers zu kompensieren. In einem Phasenregelkreis mit Nachlaufsynchronisa­ tion, der häufig mit PLL abgekürzt wird, wird der Oszillator zu­ erst abgeglichen, bevor der Regelbetrieb beginnt.
Es ist bekannt, die analoge Abgleichspannung mittels eines Digi­ tal-Analog-Wandlers aus einem digitalen Abgleichsignal zu erzeu­ gen, das z. B. ein Mikroprozessor liefern kann. Weil aber Digital-Analog-Wandler teuer sind, ist man bestrebt, sie durch ei­ nen Tiefpaß zu ersetzten, dem ein pulsweitenmoduliertes Ab­ gleichsignal zugeführt wird. Der Ausgang des Tiepasses ist mit der abzugleichenden Einheit verbunden.
Ein Nachteil dieses preisgünstigen Digital-Analog-Wandler-Prin­ zips liegt aber darin, daß eine Erhöhung der Auflösung zu einer größeren Abgleichzeit führt, wenn die kleinste Impulsbreite des pulsweitenmodulierten Abgleichsignals festgelegt ist.
Gemäß US 4,918,404 ist es bereits bekannt, eine Phasenregelschleife mit einer externen Oszillatorfrequenz, die der Mittenfrequenz des spannungsgesteuerten Oszillators entspricht, automatisch abzugleichen. Zum kontinuierlichen Abgleich eines adaptiven Schleifenfilters sind gemäß US 4,885,553 im Betrieb Pulse schmaler Pulsbreiten vorgesehen und gemäß DE-OS 22 03 323 sowie DD-PS 130 827 sind Umschalter vorgesehen, mit denen das Ausgangssignal des Tiefpasses verändert wird, so daß nach der Umschaltung keine Wechselspannung vorhanden ist. Weiterhin ist die phasenstarre Nachführung eines Ausgangssignals in Abhängigkeit eines Eingangssignals gemäß DE 27 47 438 B2 bekannt.
Es ist deshalb Aufgabe der Erfindung, bei einem als Digital-Ana­ log-Wandler eingesetzten Tiefpaß trotz hoher Auflösung eine kur­ ze Abgleichzeit zu erzielen.
Die Erfindung löst diese Aufgabe dadurch, daß während des Ab­ gleichs die Zeitkonstante des Tiefpasses kleiner gewählt ist als während des Betriebs, daß während des Abgleichs die Puls­ breite des pulsweitenmodulierten Abgleichsignals kleiner ge­ wählt ist als die Pulsbreite des pulsweitenmodulierten Steuer- oder Regelsignals während des Betriebs und daß die Frequenz des pulsweitenmodulierten Abgleichsignals während des Abgleichs da­ gegen größer gewählt ist als die Frequenz des pulsweitenmodu­ lierten Steuer- oder Regelsignals während des Betriebs.
Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel
Fig. 2 ein zweites Ausführungsbeispiel
Fig. 3 ein drittes Ausführungsbeispiel
Fig. 4 ein viertes Ausführungsbeispiel
Fig. 5 ein fünftes Ausführungsbeispiel der Erfindung
Fig. 6 das pulsweitenmodulierte Abgleich- und das pulsweiten­ modulierte Regelsignal.
Anhand der Fig. 1 wird das erste Ausführungsbeispiel beschrie­ ben und mit Hilfe der Fig. 6 erläutert.
Der Ausgang eines Mikroprozessors µP ist über einen Widerstand R mit dem Eingang der abzugleichenden Einheit, z. B. des Oszilla­ tors O einer PLL, verbunden über eine Reihenschaltung aus ei­ ner Kapazität C1 und einem steuerbaren Schalter S und parallel dazu über eine Kapazität C2 liegt der Eingang des Oszillators O auf Bezugspotential. Ein Steuerausgang des Mikroprozessors µP ist mit dem Steuereingang des steuerbaren Schalters verbunden.
Zum Abgleich des Oszillators O gibt der Mikroprozessor µP bei geöffnetem steuerbaren Schalter S an einem Ausgang das pulswei­ tenmodulierte Abgleichsignal AS ab. Nach dem Abgleich schließt der Mikroprozessor µP den steuerbaren Schalter S, um die Zeit­ konstante des Tiefpasses zu erhöhen, und gibt an seinem Ausgang nicht mehr das pulsweitenmodulierte Abgleichsignal AS, sondern das pulsweitenmodulierte Regelsignal RS ab.
Wie in Fig. 6 gezeigt ist, kann z. B. die Pulsbreite des puls­ weitenmodulierten Abgleichsignals AS 1/4 der Pulsbreite des pulsweitenmodulierten Regelsignals RS betragen, während die Fre­ quenz des pulsweitenmodulierten Abgleichsignals AS viermal so groß gewählt ist wie die Frequenz des pulsweitenmodulierten Re­ gelsignals RS.
Durch die Maßnahme, während des Abgleichs die Zeitkonstante des Tiefpasses und die Pulsbreite des pulsweitenmodulierten Ab­ gleichsignals AS zu verringern, während gleichzeitig die Fre­ quenz des pulsweitenmodulierten Abgleichsignals AS erhöht wird, wird die Auflösung erhöht, ohne daß sich die Abgleichzeit ver­ größert.
In Fig. 2 ist ein zweites Ausführungsbeispiel abgebildet, bei dem der Ausgang eines Mikroprozessors µP, der das pulsweitenmo­ dulierte Abgleichsignal AS liefert, über einen Widerstand R mit dem Eingang der abzugleichenden Einheit 0 verbunden ist. Der Eingang der abzugleichenden Einheit 0 liegt über eine Reihen­ schaltung aus einer Kapazität C1 und C2 auf Bezugspotential. Die Kapazität C2 ist mittels eines steuerbaren Schalters über­ brückbar, dessen Steuereingang mit dem Steuerausgang des Mikro­ prozessors µP verbunden ist.
Während des Abgleichs ist der steuerbare Schalter S geöffnet. Der Mikroprozessor µP gibt an seinem Ausgang das pulsweitenmodu­ lierte Abgleichsignal AS ab. Im Regelbetrieb ist dagegen der steuerbare Schalter S geschlossen. Der Mikroprozessor µP gibt an seinem Ausgang das pulsweitenmodulierte Regelsignal RS ab.
Bei dem dritten Ausführungsbeispiel, das in Fig. 3 gezeigt ist, ist der Ausgang eines Mikroprozessors µP, an dem das puls­ weitenmodulierte Abgleichsignal AS und das pulsweitenmodulierte Regelsignal RS abnehmbar ist, über einen Widerstand R1 mit dem Eingang einer abzugleichenden Einheit 0 verbunden. Der Eingang der abzugleichenden Einheit 0 liegt über eine Kapazität C auf Bezugspotential. Mittels eines steuerbaren Schalters S, dessen Steuereingang mit dem Steuerausgang des Mikroprozessors µP ver­ bunden ist, läßt sich ein Widerstand R2 parallel zum Widerstand R1 schalten.
Im Abgleichbetrieb ist der steuerbare Schalter S geschlossen, während er im Regelbetrieb geöffnet ist. Wie bei den vorherge­ henden Ausführungsbeispielen gibt der Mikroprozessor an seinem Ausgang während des Abgleichs das pulsweitenmodulierte Abgleich­ signal AS ab, dagegen im Regelbetrieb das pulsweitenmodulierte Regelsignal RS.
In Fig. 4 ist ein viertes Ausführungsbeispiel dargestellt, das mit einem Mikroprozessor µP ausgestattet ist, der einen Ausgang für das pulsweitenmodulierte Abgleichsignal AS und einen Aus­ gang für das pulsweitenmodulierte Regelsignal RS aufweist. Der Ausgang für das pulsweitenmodulierte Abgleichsignal AS ist über einen Widerstand R mit dem Eingang einer abzugleichenden Ein­ heit 0 verbunden. Der Eingang der abzugleichenden Einheit 0 liegt über eine Kapazität C1 auf Bezugspotential und ist über eine Kapazität C2 mit dem Ausgang für das pulsweitenmodulierte Regelsignal RS des Mikroprozessors µP verbunden.
Im Abgleichbetrieb erhält die abzugleichende Einheit 0 vom Mi­ kroprozessor µP über den aus dem Widerstand R und der Kapazität C1 gebildeten Tiefpaß das pulsweitenmodulierte Abgleichsignal AS. Während des Regelbetriebs erhält die abzugleichende Einheit 0 das pulsweitenmodulierte Regelsignal RS über die Kapazität C2.
In der Fig. 5 ist ein fünftes Ausführungsbeispiel abgebildet.
Zwei Ausgänge eines Mikroprozessors µP, die das pulsweitenmodu­ lierte Abgleichsignal AS und das pulsweitenmodulierte Regelsi­ gnal RS liefern, sind über eine Reihenschaltung aus zwei Wider­ ständen R1 und R2 miteinander verbunden. Der gemeinsame Verbin­ dungspunkt der beiden Widerstände R1 und R2 ist mit dem Eingang einer abzugleichenden Einheit 0 verbunden und liegt über eine Kapazität C auf Bezugspotential. Das pulsweitenmodulierte Ab­ gleichsignal AS wird der abzugleichenden Einheit 0 während des Abgleichs über den aus dem Widerstand R1 und der Kapazität C ge­ bildeten Tiefpaß zugeführt. Im Regelbetrieb wird dagegen das pulsweitenmodulierte Regelsignal RS über den aus dem Widerstand R2 und der Kapazität C aufgebauten Tiefpaß der abzugleichenden Einheit 0 zugeführt.
Die Erfindung ist für den automatischen Abgleich und den Be­ trieb einer Einheit geeignet, der während des Abgleichs über einen Tiefpaß ein pulsweitenmoduliertes Abgleichsignal und wäh­ rend des Betriebs ein pulsweitenmoduliertes Steuer- oder Regel­ signal zugeführt wird. Beispielsweise kann der Oszillator einer PLL auf diese Weise abgeglichen werden. Auch für die Servokrei­ se eines CD-Spielers, eines Videoplattenspielers oder eines ma­ gneto-optischen Aufzeichnungs- und Wiedergabegerätes kommt die Erfindung in Frage.

Claims (7)

1. Verfahren zum Abgleich und Betrieb einer Schaltungsanordung (O), der über einen Tiefpaß zum Abgleich ein pulsweitenmoduliertes Abgleichsignal (AS) und zum Betrieb ein pulsweitenmoduliertes Steuer- oder Regelsignal (RS) zugeführt wird, dadurch gekennzeichnet, daß zum Verkürzen der Abgleichzeit für die Schaltungsanordung mit einer vorgegebenen Spannung am Ausgang des Tiefpasses während des Abgleichs die Zeitkonstante des Tiefpasses kleiner gewählt ist als während des Betriebs, daß während des Abgleichs die Pulsbreite des pulsweitenmodulierten Abgleichsignals (AS) kleiner gewählt ist als die Pulsbreite des pulsweitenmodulierten Steuer- oder Regelsignals (RS) während des Betriebs und daß die Frequenz des pulsweitenmodulierten Abgleichsignals (AS) während des Abgleichs dagegen größer gewählt ist als die Frequenz des pulsweitenmodulierten Steuer- oder Regelsignals (RS) während des Betriebs.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während des Abgleichs die Pulsbreite des pulsbreitenmodulierten Abgleichsignals (AS) und die Zeitkonstante des Tiefpasses um den Faktor 1/n verringert wird, während die Frequenz des pulsweitenmodulierten Ab­ gleichsignals um den Faktor n erhöht wird.
3. Schaltungsanordnung zur Durchführung des Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang eines Mikroprozessors (µP), an dem während des Abgleichs das pulsweitenmodulierte Abgleichsignal (AS) und während des Regelbetriebs das pulsweitenmodulierte Regelsignal (RS) abnehmbar sind, über einen Widerstand (R) mit dem Eingang der abzugleichenden Schaltungsanordnung (O) verbunden ist, daß der Eingang der abzugleichenden Schaltungsanordnung (O) über eine Reihenschaltung aus einer ersten Kapazität (C1) und einem steuerbaren Schalter (S) und parallel dazu über eine zweite Kapazität (C2) auf Bezugspotential liegt und daß der Steuerausgang des Mikroprozessors (µP) mit dem Steuereingang des steuerbaren Schalters (S) verbunden ist.
4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang eines Mikroprozessors (µP), der während des Abgleichs das pulsweitenmodulierte Abgleichsignal (AS) und während des Betriebs das pulsweitenmodulierte Regelsignal (RS) liefert, über einen Widerstand (R) mit dem Eingang der abzugleichenden Schaltungsanordnung (O) verbunden ist und über eine Reihenschaltung aus einer ersten Kapazität (C1) und einer zweiten Kapazität (C2) auf Bezugspotential liegt und daß die zweite Kapazität (C2) mittels eines steuerbaren Schalters (S) überbrückbar ist, dessen Steuereingang mit dem Steuerausgang des Mikroprozessors (µP) verbunden ist.
5. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang eines Mikroprozessors (µP), der während des Abgleichs das pulsweitenmodulierte Abgleichsignal (AS) und im Regelbetrieb das pulsweitenmodulierte Regelsignal (RS) liefert, über einen ersten Widerstand (R1) mit dem Eingang der abzugleichenden Schaltungsanordnung (O) verbunden ist, daß der Eingang der abzugleichenden Schaltungsanordnung (O) über eine Kapazität (C) auf Bezugspotential liegt und daß parallel zum ersten Widerstand (R1) ein zweiter Widerstand (R2) mittels eines steuerbaren Schalters (S) geschaltet werden kann, dessen Steuereingang mit dem Steuerausgang des Mikroprozessors (µP) verbunden ist.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang eines Mikroprozessors (µP), der während des Abgleichs das pulsweitenmodulierte Abgleichsignal (AS) liefert, über einen Widerstand (R) mit dem Eingang einer abzugleichenden Schaltungsanordnung (O) verbunden ist, daß der Eingang der abzugleichenden Schaltungsanordnung (O) über eine erste Kapazität (C1) auf Bezugspotential liegt und daß der Ausgang des Mikroprozessors (µP), der im Regelbetrieb das pulsweitenmodulierte Regelsignal (RS) liefert, über eine zweite Kapazität (C2) mit dem Eingang der abzugleichenden Schaltungsanordnung (O) verbunden ist.
7. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang eines Mikroprozessors (µP), der während des Abgleichs das pulsweitenmodulierte Abgleichsignal (AS) liefert, über einen ersten Widerstand (R1) mit dem Eingang einer abzugleichenden Schaltungsanordnung (O) verbunden ist, daß der Ausgang des Mikroprozessors (µP), der im Regelbetrieb das pulsweitenmodulierte Regelsignal (RS) liefert, über einen zweiten Widerstand (R2) mit dem Eingang der abzugleichenden Schaltungsanordnung (O) verbunden ist und der Eingang der Schaltungsanordnung (O) über eine Kapazität (C) auf Bezugspotential liegt.
DE4104040A 1991-02-09 1991-02-09 Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens Expired - Fee Related DE4104040C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4104040A DE4104040C2 (de) 1991-02-09 1991-02-09 Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4104040A DE4104040C2 (de) 1991-02-09 1991-02-09 Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens

Publications (2)

Publication Number Publication Date
DE4104040A1 DE4104040A1 (de) 1992-08-13
DE4104040C2 true DE4104040C2 (de) 2002-08-14

Family

ID=6424771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4104040A Expired - Fee Related DE4104040C2 (de) 1991-02-09 1991-02-09 Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE4104040C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10313757A1 (de) * 2003-03-27 2004-10-28 Digades Gmbh Verfahren und Schaltungsanordnung zur Frequenzparametrierung von Oszillatorausgangssignalen
US7199672B2 (en) 2002-11-26 2007-04-03 Infineon Technologies Ag Phase-locked loop with a pulse generator, and method for operating the phase-locked loop

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9415185D0 (en) * 1994-07-28 1994-09-21 Thomson Consumer Electronics Fast acting control system
DE19731035B4 (de) * 1997-07-18 2004-09-02 Anatoli Stobbe Verfahren zur Datenübertragung zwischen einem Schreib-Lesegerät und einem Transponder
DE102008042519A1 (de) * 2008-10-01 2010-04-08 Robert Bosch Gmbh Verfahren zur Regelung einer Grundfrequenz eines spannungsgesteuerten Oszillators als eine Trägerfrequenz eines frequenzmodulierten Signals

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2203323A1 (de) * 1971-02-16 1972-08-31 Hewlett Packard Co Filterschaltung
DE2444250B2 (de) * 1974-09-16 1976-07-22 Siemens AG, 1000 Berlin und 8000 München Oszillator zur erzeugung einer rechteckfoermigen impulsfolge, deren impulsfolgefrequenz steuerbar ist
DD130827A1 (de) * 1977-03-21 1978-05-03 Heinz Heller Schaltungsanordnung zur phasensynchronisierung zweier frequenzen
DE2747438B2 (de) * 1977-10-21 1981-01-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum phasenstarren Nachführen eines Ausgangssignals in Abhängigkeit eines Eingangssignals
DE3732225A1 (de) * 1987-02-20 1988-09-01 Hewlett Packard Co Festfrequenzkreis
US4772860A (en) * 1986-07-17 1988-09-20 At&T Philips Telecommunications B.V. Phase-control loop
US4885553A (en) * 1988-11-30 1989-12-05 Motorola, Inc. Continuously adaptive phase locked loop synthesizer
US4918104A (en) * 1987-06-16 1990-04-17 Weiss Howard S Method and composition for increasing the concentration of omega-3 polyunsaturated fatty acids in poultry and poultry eggs and poultry and eggs resulting therefrom
EP0404230A2 (de) * 1989-06-20 1990-12-27 Philips Patentverwaltung GmbH Phasenregelkreis

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2203323A1 (de) * 1971-02-16 1972-08-31 Hewlett Packard Co Filterschaltung
DE2444250B2 (de) * 1974-09-16 1976-07-22 Siemens AG, 1000 Berlin und 8000 München Oszillator zur erzeugung einer rechteckfoermigen impulsfolge, deren impulsfolgefrequenz steuerbar ist
DD130827A1 (de) * 1977-03-21 1978-05-03 Heinz Heller Schaltungsanordnung zur phasensynchronisierung zweier frequenzen
DE2747438B2 (de) * 1977-10-21 1981-01-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum phasenstarren Nachführen eines Ausgangssignals in Abhängigkeit eines Eingangssignals
CH634447A5 (en) * 1977-10-21 1983-01-31 Siemens Ag Circuit arrangement with a phase-locked loop
US4772860A (en) * 1986-07-17 1988-09-20 At&T Philips Telecommunications B.V. Phase-control loop
DE3732225A1 (de) * 1987-02-20 1988-09-01 Hewlett Packard Co Festfrequenzkreis
US4918104A (en) * 1987-06-16 1990-04-17 Weiss Howard S Method and composition for increasing the concentration of omega-3 polyunsaturated fatty acids in poultry and poultry eggs and poultry and eggs resulting therefrom
US4885553A (en) * 1988-11-30 1989-12-05 Motorola, Inc. Continuously adaptive phase locked loop synthesizer
EP0404230A2 (de) * 1989-06-20 1990-12-27 Philips Patentverwaltung GmbH Phasenregelkreis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199672B2 (en) 2002-11-26 2007-04-03 Infineon Technologies Ag Phase-locked loop with a pulse generator, and method for operating the phase-locked loop
DE10393732B4 (de) * 2002-11-26 2011-02-24 Infineon Technologies Ag Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
DE10313757A1 (de) * 2003-03-27 2004-10-28 Digades Gmbh Verfahren und Schaltungsanordnung zur Frequenzparametrierung von Oszillatorausgangssignalen

Also Published As

Publication number Publication date
DE4104040A1 (de) 1992-08-13

Similar Documents

Publication Publication Date Title
DE3101589C2 (de) Frequenzsyntheseanordnung
DE69635573T2 (de) Frequenzsynthetisierer
DE2746578A1 (de) Digitalgesteuerter schaltregler
DE2216123C3 (de) Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration
DE4104040C2 (de) Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE1462929B2 (de) Schaltungsanordnung zur Korrektur von Frequenz und Phasenabweichungen in einem Signa'
EP0965827B1 (de) Schaltungsanordnung zur Messung piezoelektrischer Signale mit einer Ruhespannung für den Bereichskondensator
DD293906A5 (de) Regelschaltung
DE3544371C2 (de)
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
EP0639038B1 (de) Schaltungsanordnung zum Umwandeln eines Stereosignals
DE2856397C2 (de) Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers.
DE3717163C2 (de)
DE60208597T2 (de) Volldigitale Phasenregelschleife und Schaltung zu deren Verwendung
DE3218363C2 (de)
DE19507314C2 (de) Farbsignalverarbeitungssystem für einen Farbfernsehempfänger
DE2926587C2 (de) Frequenzsynthese-Anordnung
DE3342334A1 (de) Analogsignalvergleichsschaltung unter verwendung einer digitalen schaltung
DE2930198C2 (de) Durchflußumrichter mit EMK-Regelung
AT379268B (de) Nachlaufregelvorrichtung zur regelung der drehphase eines umlaufenden koerpers
DE19714994C2 (de) Filmtransportgeschwindigkeitssteuerung
DE102004035257B3 (de) Schaltungsanordnung und Verfahren eines elektronischen Reglers
DE3413273C2 (de)
DE3918161A1 (de) Schaltung zur einstellung einer phasenverschiebung
DE1462929C (de) Schaltungsanordnung zur Korrektur

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee