CN108604604A - 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器 - Google Patents

磁壁利用型自旋mosfet以及磁壁利用型模拟存储器 Download PDF

Info

Publication number
CN108604604A
CN108604604A CN201780009223.6A CN201780009223A CN108604604A CN 108604604 A CN108604604 A CN 108604604A CN 201780009223 A CN201780009223 A CN 201780009223A CN 108604604 A CN108604604 A CN 108604604A
Authority
CN
China
Prior art keywords
layer
magnetic wall
magnetization
magnetic
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780009223.6A
Other languages
English (en)
Other versions
CN108604604B (zh
Inventor
佐佐木智生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN108604604A publication Critical patent/CN108604604A/zh
Application granted granted Critical
Publication of CN108604604B publication Critical patent/CN108604604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/14—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements in combination with active elements, e.g. discharge tubes, semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明所涉及的磁壁利用型自旋MOSFET(100)的特征在于：具备：磁壁驱动层(1)，具有磁壁(DW)、第1区域(1a)、第2区域(1b)、位于第1区域与第2区域之间的第3区域(1c)；沟道层(5)；磁化自由层(6)，以被设置于沟道层的第1面的第1端部(5aA)并与所述磁壁驱动层的第3区域相接的形式被配置；磁化固定层(7)，被设置于第1端部的相反的第2端部(5aB)；栅极(8)，经由栅绝缘层(9)被设置于沟道层的第1端部与所述第2端部之间。

Description

磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器
技术领域
本发明涉及磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器。
本申请基于2016年4月21日在日本提出申请的特愿2016-085531号要求优先权，并将该专利申请内容引用于此。
背景技术
作为取代在微型化方面已显现出限制的闪存器(flash memory)等的下一代非挥发性存储器，为人们所关注的有利用电阻变化型元件来存储数据的电阻变化型存储器例如MRAM(Magnetoresistive Random Access Memory)、ReRAM(Resistance Random AccessMemory)、PCRAM(Phase Change Random Access Memory)等。
作为存储器的高密度化(大容量化)的方法除了减小构成存储器的元件自身的方法之外，还有将构成存储器的每一个元件的存储位(recording bit)多值化的方法，并且有方案提出各种各样的多值化方法(例如专利文献1～3)。
对于MRAM中的一个来说有被称作为磁壁驱动型或者磁壁移动型的类型(例如专利文献4)。磁壁驱动型MRAM是通过以下所述步骤来实行数据的写入，即，在磁壁驱动层(或者磁化自由层)的面内方向上流过电流，由凭借自旋极化电子(spin-polarized electrons)的自旋转移(spin transfer)效应来使磁壁移动并且在对应于写入电流方向的方向上使铁磁性薄膜(铁磁薄膜ferromagnetic film)的磁化翻转。
在专利文献4中记载了有关磁壁驱动型MRAM和有关多值存储或模拟存储的方法。
就MRAM而言有方案提出数据的不同写入方法，除了磁壁驱动型MRAM之外为人们所知晓的还有磁场写入型、轭磁场写入型、STT(Spin Transfer Torque)型、SOT(Spin OrbitTorque)型MRAM等。
另外，以现有的MOSFET为基础，为人们关注的还有通过将源极以及漏极用于磁性体从而磁阻效应元件的功能被附加于通常的MOSFET功能的自旋MOSFET(例如参照专利文献5)。
现有技术文献
专利文献
专利文献1：日本特开2015-088669号公报
专利文献2：国际公开2009/072213号
专利文献3：日本特开2016-004924号公报
专利文献4：国际公开2009/101827号
专利文献5：日本特开2009-158592号公报
专利文献6：国际公开2009/054180号
发明内容
发明所要解决的技术问题
在专利文献4中关于磁壁驱动型MRAM公开有多值地或者模拟地写入信息的方法。但是，就现有的磁壁驱动型MRAM而言因为有必要在读出时在磁壁驱动层的面内方向上流过电流，所以会有磁壁驱动层的磁壁由在读出时流过的电流而进行移动的可能性。如果磁壁移动至磁壁驱动层与磁阻效应元件进行重叠的部分的外侧的话，则信号在磁壁驱动型MRAM中最终成为0或1的数字信号，作为模拟存储器来进行使用是困难的。
相反，俯视时，如果直至磁壁驱动层(或者磁化自由层)与磁阻效应元件进行重叠的部分的外侧，磁壁移动还没有终止的话，则在读入时磁壁移动从而误写入或读出初期时的信号发生变化。即，就现有的磁壁驱动型MRAM而言，即使能够多值地或者模拟性写入数据也没有稳定地读出数据的方法。如果能够稳定地读出模拟地写入的数据的话，多值地写入的数据也能够被稳定地读出。
另外，融合磁壁驱动型MRAM技术和自旋MOSFET技术，到目前为止还没有人尝试过。
本发明鉴于上述问题，其目的在于提供一种能够稳定地读出模拟存储数据并且能够以一个元件就能够放大输出信号的磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器。
解决技术问题的手段
本发明的第1形态的特征在于：是一种磁壁利用型自旋MOSFET，并且具备：磁壁驱动层，具有磁壁、第1区域、第2区域、位于所述第1区域与所述第2区域之间的第3区域；沟道层(channel layer)；磁化自由层，设置于所述沟道层的第1面的第1端部并被配置为与所述磁壁驱动层的所述第3区域相接；磁化固定层，被设置于所述第1端部的相反的第2端部；栅极，经由栅绝缘层而设置于所述沟道层的所述第1端部与所述第2端部之间。
本发明的第2形态的特征在于：在上述第1形态所涉及的磁壁利用型自旋MOSFET中，也可以具备在所述磁壁驱动层的所述第3区域的设置有所述磁化自由层的第3面的相反的第4面上设置于俯视时与所述磁化自由层相重叠的位置的读出电极层。
本发明的第3形态的特征在于：在上述第1或者第2形态所涉及的磁壁利用型自旋MOSFET中，也可以在所述磁化自由层和所述磁化固定层当中的至少一方与所述沟道层之间具备隧道势垒层(tunnel barrier layer)。
本发明的第4形态的特征在于：在上述第1～第3形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，也可以在所述磁壁驱动层与被设置于俯视时与所述磁化自由层相重叠的位置的读出电极层之间具备高阻层。
本发明的第5形态的特征在于：在上述第1～第4形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，所述磁壁驱动层的长度也可以是60nm以上。
本发明的第6形态的特征在于：在上述第1～第5形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，还可以进一步具备与所述第1区域相接并具有第1磁化方向的第1磁化供给层、与所述第2区域相接并具有与所述第1磁化方向相反的第2磁化方向的第2磁化供给层。
本发明的第7形态的特征在于：在上述第6形态所涉及的磁壁利用型自旋MOSFET中，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向也可以分别平行于各层。
本发明的第8形态的特征在于：在上述第6形态所涉及的磁壁利用型自旋MOSFET中，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向也可以垂直于各层。
本发明的第9形态的特征在于：在上述第1～第8形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，所述磁壁驱动层也可以具有磁壁阱部。
本发明的第10形态的特征在于：在上述第6～第9形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，双极元件也可以被连接于所述第1磁化供给层或者所述第2磁化供给层的任意一方。
本发明的第11形态的特征在于：是一种磁壁利用型模拟存储器，并具备多个上述第1～第10形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET。
本发明的第12形态的特征在于：对于上述第11形态所涉及的磁壁利用型模拟存储器来说，也可以具备读出在时读出所述读出电极层与所述磁化自由层之间的电阻变化变的机构。
本发明的第13形态的特征在于：是一种非易失性逻辑电路，具备上述第1～第10形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，具有存储功能和逻辑功能并且作为存储功能而具备所述磁壁利用型模拟存储器以及所述STT-MRAM。
本发明的第14形态的特征在于：是一种磁神经元元件(magnetic neuronelement)，具备上述第1～第10形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET，所述磁壁驱动层的所述第3区域具有第1存储部和在长边方向上排列的夹着该第1存储部而配置的第2存储部以及第3存储部，
所述磁神经元元件具备电流源，该电流源具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁能够按顺序以至少一次停留于所述第1存储部、所述第2存储部以及所述第3存储部的所有存储部的方式移动。
发明效果
根据上述本发明所涉及的形态，能够稳定地读出多值存储数据或者模拟存储数据并能够以一个元件就能够放大输出信号。
附图说明
图1是示意性地表示本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的立体图。
图2是本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的截面示意图。
图3是本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的另一个例子的截面示意图。
图4A是用于说明现有磁壁驱动型磁阻效应元件中的磁壁的移动方法的截面示意图。
图4B是说明在与图4A相反的方向上使磁壁移动的磁壁移动方法的截面示意图。
图5是说明现有磁壁驱动型磁阻效应元件中读出电流所流过的路径的截面示意图。
图6A是表示在沿着磁壁驱动层的长边方向的中央线切割由图2所表示的磁壁利用型自旋MOSFET的截面上流过电流的截面示意图。
图6B是表示与图6A相反的电流流过的截面示意图。
图7是说明本发明的磁壁利用型自旋MOSFET中读出电流所流过的路径的截面示意图。
图8是说明本发明的其他实施方式所涉及的磁壁利用型自旋MOSFET中读出电流所流过的路径的截面示意图。
图9是说明本发明的磁壁利用型自旋MOSFET的写入以及读出的原理的截面示意图。
图10是概念性地表示与磁化固定层的磁化方向相平行的部分的面积的比例与磁阻效应元件部的电阻值的关系的图表。
图11是沿着沟道层的长边方向的中央线切割由图1表示的磁壁利用型自旋MOSFET的截面示意图。
图12是磁壁利用型模拟存储器中的单元(cell)的主要部分的沿着磁壁驱动层的长边方向的中央线进行切割的截面示意图。
图13是示意性地表示本发明的磁壁利用型模拟存储器的电路结构的一个例子的示意图。
图14是本发明的一个实施方式所涉及的磁神经元元件(magnetic neuronelement)的一个例子的截面示意图。
图15是表示使用了本发明的一个实施方式所涉及的磁神经元元件的人工大脑的概念的示意图。
具体实施方式
以下是参照附图并就适用了本发明的磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器说明其结构。还有，在以下的说明中所使用附图会有为了容易理解而方便起见扩大表示成为特征的部分的情况，各个结构要素的尺寸比例等不限于与实际相同。另外，在以下说明中被例示的材料和尺寸等只是一个例子，本发明并不限定于那些例子，只要是在能够取得本发明的效果的范围内作适当变更来实施本发明是可能的。对于本发明的元件来说，在能够取得本发明的效果的范围内也可以具备其他层。
(磁壁利用型自旋MOSFET)
图1是示意性地表示本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的立体图。图2是沿着磁壁驱动层的长度方向的中央线切割由图1表示的磁壁利用型自旋MOSFET的截面示意图。
图1以及图2所表示的磁壁利用型自旋MOSFET100具有磁壁DW，并具备由第1区域1a以及第2区域1b和位于这两个区域之间的第3区域1c构成磁壁驱动层1，另外，进一步具备沟道层5、在沟槽层5的一面5a的第1端部5aA被设置的磁化自由层6、在第1端部的相反的第2端部5aB被设置的磁化固定层7、经由栅绝缘层9被设置于沟道层5的一面5a的第1端部5aA部与第2端部5aB之间的栅电极8，磁化自由层是以接触于磁壁驱动层的第3区域的形式被配置。
图1所表示的磁壁利用型自旋MOSFET100进一步具备与第1区域1a相接并具有第1磁化方向的第1磁化供给层2、与第2区域1b相接并具有与第1磁化方向相反方向的第2磁化方向的第2磁化供给层3。
图1所表示的磁壁利用型自旋MOSFET100进一步具备在磁壁驱动层1的第3区域1c的设置有磁化自由层6的面6a的相反的面6b上经由高阻层11被设置于俯视时与磁化自由层6相重叠的位置的读出电极层10。高阻层11为电阻率高于磁壁驱动层1的层。还有，高阻层11是在驱动磁壁驱动层1的磁壁的时候通过电流流到读出电极层10从而防止磁壁的驱动被阻碍的层，如果是能够取得上述防止功能的材料，则对于高阻层11的材料没有特别的限制。即使是非磁性的材料也可以。高阻层11也可以是隧道势垒层(tunnel barrier layer)。因此，高阻层11也可以是能够使隧道电流流过的绝缘材料。
另外，图1所表示的磁壁利用型自旋MOSFET100进一步在磁化自由层6与磁壁驱动层1之间具备磁结合层12。磁结合层12是使磁化自由层6和磁壁驱动层1进行磁耦合的层，即使是磁性材料也可以，并且即使是为了由Ru等的RKKY相互作用来使磁化自由层6和磁壁驱动层1进行磁耦合的非磁性材料也可以。
在图2中，将各层的层叠方向即垂直于各层主面的方向(法线方向)定义为Z方向。各层被平行地形成于垂直于Z方向的XY面上。
磁壁驱动层1为由铁磁性体材料构成的磁化自由层，其磁化的方向进行翻转是可能的。磁壁驱动层1具有磁壁，通过在贯通磁壁的方向(X方向)上流过阈值以上的电流，从而由在磁壁驱动层1的磁域(domain)(磁区)中生成的自旋极化电流就能够在传导电子流过的方向上使磁壁移动。
第1磁化供给层2和第2磁化供给层3以及磁化固定层7人一个都是由磁化被固定的铁磁性体材料构成的层(铁磁性层)。第1磁化供给层2以及第2磁化供给层3是以夹着磁壁驱动层1并与磁化自由层6相对的形式被配置。另外，第1磁化供给层2以及第2磁化供给层3与磁壁驱动层1相磁耦合。数据写入的时候就是写入电流从磁壁驱动层1的一端流向另一端的时候。
在图2中，箭头M1和箭头M2以及箭头M3表示各层的磁化方向，箭头M4以及箭头M5分别是将磁壁驱动层1当中的磁壁DW作为边界来表示第1磁化供给层2侧的部分的磁化方向，将磁壁DW作为边界来表示第2磁化供给层3侧的部分的磁化方向。
在图1以及图2所表示的例子中，磁壁驱动层1、第1磁化供给层2、第2磁化供给层3、磁化自由层6以及磁化固定层7为具有面内磁各向异性(面内易磁化轴)的面内磁化膜，但是如图3所示那些层也可以是具有垂直磁各向异性(垂直易磁化轴)的垂直磁化膜。作为容易形成面内磁化膜的材料例如有NiFe。另外，作为容易形成垂直磁化膜的膜例如有Co/Ni层叠膜。
如果使用面内磁化膜，则因为具有高MR比并且在读入时难以做到凭靠STT的写入，所以能够使用大的读取电压。另外，在想让元件微小化的情况下优选使用磁各向异性大且反磁场(退磁场)小的垂直磁化膜。因为相对于热扰动的忍耐性大所以数据变得难以被消去。
以下是就现有的磁壁驱动型MRAM进行说明。
MRAM具备作为存储单元(memory cell)的利用GMR(Giant Magneto Resistance)效应和TMR(Tunnel Magneto Resistance)效应等磁阻效应的磁阻效应元件。磁阻效应元件例如具有介有非磁性层来层叠2层铁磁性层的层叠结构。2层铁磁性层分别为磁化方向被固定的磁化固定层(pin层)以及磁化方向翻转为可能的磁化自由层(free层)。磁阻效应元件的电阻值其在磁化固定层和磁化自由层的磁化方向为反平行的时候的电阻值大于它们的方向为平行的时候的电阻值。作为MRAM的存储单元(memory cell)的磁阻效应元件中，利用上述电阻值之差通过磁化将平行的状态对应于数据“0”并且将反平行的状态对应于数据“1”，从而非易失性地存储数据。数据的读出是通过以贯通磁阻效应元件的形式(以贯通层叠结构的形式)使读出电流流过并测定磁阻效应元件的电阻值来实行的。另外，数据的写入是通过使自旋极化电流流过并使磁化自由层的磁化方向翻转来实行的。
作为目前主流的数据写入方式众所周知有利用了自旋转移力矩(spin transfertorque)的“STT方式”。就STT方式而言，自旋极化电流被注入到磁化自由层，由承担自旋极化电流的传导电子的自旋与磁化自由层的磁矩之间的相互作用而在磁化自由层上产生扭矩(扭转力)，在扭矩充分大的情况下磁化进行翻转。磁化的翻转因为电流密度越大就变得越容易发生，所以随着存储单元尺寸被缩小而使写入电流减小就成为了可能。
另外，作为STT方式众所周知有以贯通磁阻效应元件的形式流过写入电流的方式(例如参考专利文献1)、不使磁阻效应元件贯通而在磁化自由层的面内方向上流过写入电流的方式(例如参照专利文献4)。
就前者的方式而言，具有与磁化固定层相同的自旋状态的自旋极化电子从磁化固定层被提供到磁化自由层，或者从磁化自由层被拉到磁化固定层。其结果为磁化自由层的磁化由自旋转移(spin transfer)效应而进行翻转。如以上所述，根据贯通磁阻效应元件的写入电流的方向，就能够规定磁化自由层的磁化方向。还有，具备多个前者的方式的磁阻效应元件的磁壁驱动型磁存储器被称作为磁壁驱动型MRAM。
另外，参照图4并就后者的方式作如下说明。图4是表示现有磁壁驱动型磁阻效应元件的一个例子的截面示意图，还有，对于图4来说与图1～图3相比，相对来说相对于磁壁驱动层的第1磁化供给层以及第2磁化供给层的位置上向相反，但是其自身没有技术差异。
对于图4所表示的现有的磁壁驱动型磁阻效应元件来说，数据的写入是通过使被形成于磁壁驱动层1内的磁壁DW移动来实行的。
在图4中，与图1～图3相同的符号的层是具有相同功能的层。符号15为铁磁性层，经由非磁性层16被设置于磁壁驱动层1的第3区域上，并形成由铁磁性层15和非磁性层16以及磁壁驱动层1的第3区域构成的磁阻效应元件(以下会有称其为“磁阻效应元件部”的情况)。
磁壁驱动层1具有磁化被互相大致平行地固定的第1区域1a和第2区域1b、位于第1区域1a与第2区域1b之间的第3区域1c，第3区域1c的磁化(方向)成为与第1区域1a或第2区域1b任意一个大致相平行的方向。由如此磁化状态的制约，磁壁被导入到磁壁驱动层1内。磁壁通过自旋极化电流流到磁壁驱动层1内从而就能够使位置移动。
例如，在用图4A的虚线来表示的方向上如果电流从第2磁化供给层3流向磁壁驱动层1并进一步流向第1磁化供给层2的话，则传导电子在与电流方向相反并以实线进行表示的方向上流动。如果电子从第1磁化供给层2向磁壁驱动层1进入的话，则电子成为对应于第1磁化供给层2以及磁壁驱动层1的与第1磁化供给层2相磁耦合的磁域(domain)的磁化方向的自旋极化电子。如果自旋极化电子到达磁壁的话，则在磁壁上自旋极化电子所持有的自旋相对于磁壁发生自旋转移(spin transfer)，且磁壁在与传导电子的流动方向相同的方向上进行移动。同样，如果电流在以图4B的虚线进行表示的方向上从第1磁化供给层2流向磁壁驱动层1并进一步流向第2磁化供给层3的话则传导电子在与电流方向相反并以实线进行表示的方向上流动。如果电子从第2磁化供给层3向磁壁驱动层1进入的话，则电子成为对应于第2磁化供给层3以及磁壁驱动层1的与第2磁化供给层3相磁耦合的磁域(domain)的磁化方向的自旋极化电流。如果自旋极化电子到达磁壁的话，则在磁壁上自旋极化电子所持有的自旋相对于磁壁发生自旋转移(spin transfer)，且磁壁在与传导电子的流动方向相同的方向上进行移动。
由如此磁壁的移动，就能够在磁壁驱动层1中将铁磁性层15的正下方部分的磁化做到与铁磁性层15的磁化方向相平行的状态或者能够做到反平行的状态。因此，在“0”状态与“1”状态之间的信息改写是可能的。
对使用了现有的磁壁驱动型磁阻效应元件的MRAM来说，数据的写入电流不贯通磁阻效应元件部而在磁壁驱动层的面内方向(平行于层叠方向的方向)上进行流动(参照图4)。
数据的读出是通过以下所述方式来实行的，即，电流在介有非磁性层16的铁磁性层15与磁壁驱动层1之间流过并检测对应于铁磁性层15的磁化与磁壁驱动层1的磁化的相对角的电阻变化。在磁壁驱动层1中，在将铁磁性层15的正下方部分的磁化做到与铁磁性层15的磁化方向相平行的状态的时候为低电阻，另外，在反平行的状态的时候为高电阻，通过检测如此电阻的变化从而判别数据。
对于使用了现有的磁壁驱动型磁阻效应元件的MRAM来说，数据的写入电流不贯通磁阻效应元件(图3中的由介有非磁性层6的磁化固定层5以及磁壁驱动层1构成的层叠结构)，而在磁壁驱动层的面内方向(平行于层叠方向的方向)上进行流动(参照图4)。另外，数据的读出电流如图5的点划线所示在层叠方向上贯通磁阻效应元件(由介有非磁性层6的磁化固定层5以及磁壁驱动层1构成层叠结构)，之后，流过写入电流所流过的路径的一部分(例如参照专利文献6)。即，读出电流的路径其一部分与写入电流的路径相重叠。在此情况下，在读出的时候有必要在磁壁驱动层的磁壁驱动方向(面内方向)上流过电流。因此，所获得的输出信号最终成为0或1的数字信号。另外，如果俯视时直至磁壁驱动层与磁阻效应元件部相重叠的部分的外侧，磁壁移动没有结束的话，则会有在读入时磁壁发生移动并且误写入或读出初期时的信号发生变化的情况。
图6A以及图6B是在沿着磁壁驱动层的长边方向的中央线切割由图2表示的本实施方式的磁壁利用型自旋MOSFET的截面示意图中表示电流流动的示意图。对于本实施方式的磁壁利用型自旋MOSFET来说也是数据的写入电流不贯通磁阻效应元件部而能够在磁壁驱动层的面内方向(平行于层叠方向的方向)上进行流动这一点与现有的磁壁驱动型磁阻效应元件相同。
相对于此，读出电流的路径不同。即，就本实施方式所涉及的磁壁利用型自旋MOSFET而言，因为在磁壁驱动层1的第3区域1c的设置有磁化自由层6的面6a的相反的面6b上俯视时在与磁化自由层6相重叠的位置具备读出电极层10，所以读出电流在图7中如双点划线所示在面直方向上流过磁壁驱动层1。因此，因为读出电流不会在磁壁驱动层的磁壁驱动的方向(面内方向)上流动，所以能够抑制读入时的磁壁的移动，另外，因为读出电流所流过磁壁驱动层的距离短所以能够减少磁噪声。
磁壁在超过阈值的电流流过的时候进行移动。因此，如图8所示即使是不具备读出电流层的结构，通过调整读出电流的条件从而抑制了读入时的磁壁的移动或磁噪声的数据读出也是可能的。
图9是表示磁壁DW俯视时位于磁化自由层6与读出电极层10之间的部分1cA的时候的截面示意图。沟道层5、磁化自由层6以及磁结合层12的图示被省略了。
磁壁DW能够通过写入电流(自旋极化电流)在磁壁驱动层1的面内方向上流过来进行移动。
磁壁DW的移动方向能够根据写入电流的流动方向进行设定。即，在想要以-X方向使磁壁DW移动的时候，以自旋极化了的电子的流动从磁壁DW的右方向碰到的形式在X方向上流过写入电流(自旋极化电流)(参照图4B)。相反，在想要以X方向使磁壁DW移动的时候，以自旋极化了的电子的流动从磁壁DW的左方向碰到的形式在-X方向上流过写入电流(自旋极化电流)(参照图4A)。
另外，磁壁DW的移动量(移动距离)能够通过调整写入电流的大小和时间来可变地进行控制。写入电流的大小和时间例如也可以由脉冲数或者脉冲宽度来设定。
如以上所述，通过调整写入电流(自旋极化电流)的流动方向、大小、时间、脉冲数或者脉冲宽度，从而就能够使磁壁驱动层1中的磁壁DW的位置移动到所希望的位置。
经电流通过沟道层5流到磁化自由层6与磁化固定层7之间从而形成磁阻效应元件(以下由称之为“磁阻效应元件部”的情况)。在磁阻效应元件部上，电阻值由磁壁DW的位置而发生变化。另外，通过将电压施加于栅极从而磁化自由层6与磁化固定层7之间的电阻就会发生变化，再有，磁阻输出也发生变化的磁壁利用型自旋MOSFET被形成。
在磁壁DW处于图9所表示的位置的时候，磁阻效应元件部具备低阻部与高阻部的并联电路，所述低阻部由磁化自由层6、磁结合层12、磁壁驱动层1中的自磁壁DW起的第磁化供给层3侧的部分(磁化方向与磁化固定层5的磁化方向相平行的部分)1cb形成，所述高阻部由磁化自由层6、磁结合层12、磁壁驱动层1当中的自磁壁DW起的第1磁化供给层2侧的部分(磁化方向与磁化固定层5的磁化方向相反平行的部分)1ca形成。
由上述结构就能够输出作为磁阻效应元件部电阻值的模拟的电阻值。另外，通过将磁壁DW的位置设定于多个位置从而就能够输出对应于其数目的多值的电阻值。
图10是概念性地表示与磁化自由层6的磁化方向相平行的部分1cb的面积(对应于磁壁DW的位置)的比例与磁阻效应元件部的电阻值的关系的图表。
一直以来就有通过将磁壁驱动层中的磁壁的位置移动到所希望的位置从而设定多值的电阻值或者模拟的电阻值的方法，但是没有稳定地读出那些电阻值的方法。
就本实施方式的磁壁利用型自旋MOSFET而言，通过采用将读出电极层10设置于俯视时重叠于磁化自由层6的位置的结构从而就变得读出电流能够在垂直方向上流过磁壁驱动层。即，通过在与磁壁相平行的方向上流过读出电流(自旋极化了的电子的流动)，从而与现有技术相比相对来说能够急剧减少读出时的对磁壁的影响。其结果与现有技术相比相对来说稳定的读出是可能的。
在磁壁驱动层1的材料中可以使用能够被用于磁化自由层的公知的材料。特别能够适用软磁性材料。例如，能够使用选自Cr、Mn、Co、Fe以及Ni当中的金属、包含这些金属当中1种以上金属的合金、包含这些金属和选自B和C以及N当中至少1种以上元素的合金等。具体地来说可以列举Co-Fe、Co-Fe-B、Ni-Fe。
磁壁驱动层1的长度即将第1区域以及第2区域和位于这两个区域之间的第3区域合起来的长度优选为60nm以上。小于60nm的话容易成为单磁区且会有不具有磁壁的情况。
磁壁驱动层1的厚度只要作为磁壁驱动层来行使其功能就没有特别的限制，例如能够做到2～60nm。如果磁壁驱动层1的厚度成为60nm以上的话则会有在层叠方向上能够出现磁壁的可能性。然而，是否能够在层叠方向上出现磁壁因为是由与磁壁驱动层的形状各向异性的平衡而来决定，所以磁壁驱动层1的厚度只要是小于60nm就不能够做出该磁壁。
磁壁驱动层1也可以在层的侧面上具有阻止磁壁移动的磁壁阱部。作为磁壁阱部的具体结构是公知的结构，例如能够使用凹凸、沟槽、鼓起、中间变细、缺口等。通过具备如此磁壁阱部从而就能够阻止磁壁移动(钉住)，如果不流过阈值以上的电流的话则能够做成不会有磁壁不在该程度以上移动的结构。由上述结构就能够使输出信号成为非模拟而进行多值化。
例如，通过以每个规定距离形成磁壁阱部从而就能够更加稳定地保持磁壁，能够做到稳定的多值存储，并且能够读出更加稳定地被多值化的输出信号。
在磁壁驱动层1当中，俯视时重叠于磁化自由层6的部分的厚度也可以大于其他部分的厚度(参照图14)。在移动磁壁重叠于磁化自由层6的部分的时候因为磁壁的截面积增大所以电流密度降低，并且磁壁的驱动速度变慢。由此，就能够容易控制输出的模拟值。另外，在制作如此结构的情况下，用连续成膜来制作磁壁驱动层1和磁结合层12以及磁化自由层6，并且能够去掉多余的部分来进行形成。在实施连续成膜的情况下，进行接合的层之间的结合变强，并且能够获得更加高效率的磁耦合或输出。
在磁化自由层6的材料中可以使用能够被用于磁化自由层的公知的铁磁性材料。例如，能够使用选自Cr、Mn、Co、Fe以及Ni当中的金属、包含这些金属当中1种以上金属、包含这些金属和选自B和C以及N当中至少1种以上元素的合金等。具体地来说可以列举Co-Fe、Co-Fe-B、Ni-Fe。
在将磁化自由层6的磁化方向相对于层叠面做到垂直的情况下，磁化自由层6的厚度与磁壁驱动层1的厚度之和优选为2.5nm以下。在磁化自由层6与磁结合层12的界面上能够将垂直磁各向异性附加于磁化自由层6。另外，因为垂直磁各向异性由于增厚磁化自由层6的膜厚与磁壁驱动层1的膜厚之和而效应衰减，所以磁化自由层6的膜厚与磁壁驱动层1的膜厚之和优选薄的一种。
作为磁结合层12的材料可以使用非磁性的公知的材料。
Ru的情况是能够由膜厚来使磁化自由层6与磁壁驱动层1的结合力变化，例如，在厚度0.4nm的情况下能够增强反铁磁性的结合。
另外，磁结合层12也可以使用铁磁性材料。
在磁化自由层6以及磁化固定层7当中至少一方与沟道层5之间也可以具备隧道势垒层(tunnel barrier layer)。通过具备该隧道势垒层从而抑制被注入的自旋返回到进行注入的电极的效应，并且能够获得更大的输出电压。
作为隧道势垒层的材料可以使用能够被用于隧道势垒层的公知的绝缘材料。例如能够使用Al2O3、SiO2、MgO、MgAl2O4、ZnAl2O4、MgGa2O4、ZnGa2O4、MgIn2O4、ZnIn2O4、以及这些材料的多层膜和混合组成膜等。另外，除了这些之外还可以使用Al,Si,Mg的一部分被Zn和Be等置换的材料等。在这些当中尤其因为MgO或MgAl2O4为能够实现相干隧道(coherenttunnel)的材料，所以能够高效率地注入自旋。
作为沟道层5的材料能够使用Si和Ge等半导体、或GaAs和InGaAs等化合物半导体。沟道层5中的源极2S与漏极2D之间的最短距离即沟道长(d)优选为0.1μm以上100μm以下。沟道长(d)被设定为短于沟道层5内的自旋扩散长。例如，沟道层5的材料为Si，沟道长(d)为3μm，沟道层5的电阻率为1Ω·cm。沟道层5的导电型为N型，但也可以是P型。
沟道层5也可以是被形成于基板等之上的层，但其自身也可以是基板。
读出电极层10的形状优选以导致使磁壁移动的读入电流(自旋极化电流)的水平成分不出现的形式俯视时为与磁化自由层6相同的尺寸，但是即使不是相同的尺寸与现有的磁壁驱动型磁阻效应元件相比也能够发挥出其效果。例如，俯视时优选读出电极层与磁化自由层6的重叠程度为50％以上，进一步优选为90％以上，更加优选为100％。
例如，在读出电极层10与磁化自由层6的重叠程度为100％以外的情况下，在读出时会有磁壁发生移动的可能性。在读出时磁壁是否会发生移动取决于读出电极层10与磁化自由层6的重叠的位置和读出电流的方向。
作为读出电极层10的材料可以使用作为电极材料来进行使用的公知的材料。例如，可以使用铝、银、铜、金等。
在高阻层11为绝缘材料的情况下，高阻层11的厚度优选以写入电流不会流入到读出电极层10的形式做到0.8nm以上。另外，做到能够无视读入动作中的影响的程度的观点是以写入电流不会流入到读出电极层10的观点优选做到2nm以下。
作为高阻层11的材料如果是在驱动磁壁驱动层1的磁壁的时候能够抑制(实质上是进行防止)用于磁壁驱动的电流流到下部电极层4的层的话则没有特别的限制。高阻层11既可以是隧道势垒层(tunnel barrier layer)，又可以使用能够被用于隧道势垒层的公知的绝缘材料。例如，可以使用Al2O3、SiO2、MgO、以及MgAl2O4等。另外，除了以上所述的之外还可以使用Al,Si,Mg的一部分被Zn和Be等置换的材料等。高阻层11的材料如果至少电阻率高于磁壁驱动层1的话则能够行使其功能。例如，也可以是Si、SiGe或Ge等的半导体、铋和镍铬合金等金属。
磁化自由层6的X方向的端部与第1磁化供给层2以及第2磁化供给层3的X方向的端部之间的距离能够被任意设计。磁壁驱动层1中的磁壁将接近于与第1磁化供给层2以及第2磁化供给层3相接触的磁化自由层6的端部作为最大的可移动范围。这是因为第1磁化供给层2以及第2磁化供给层3与磁壁驱动层1进行磁耦合，且即使磁壁被驱动工作，如果停止磁壁驱动层1中的通电的话则磁壁在其端部也能够稳定下来。另外，磁壁从端部进行移动，直至移动到磁化自由层6的端部为止期间不会影响到读取输出。
图11是沿着沟道层的长边方向的中央线切割由图1表示的磁壁利用型自旋MOSFET的截面示意图。磁化固定层7为在使用写入电流的写入前后磁化方向不发生变化的层，另外，磁化自由层6为在使用写入电流的写入前后磁化方向可以发生变化的层。磁化固定层7以及磁化自由层6被设置于沟道层5的一面5a的第1端部5aA以及第2端部5aB，另外，在第1端部5aA与第2端部5aB之间设置通过栅绝缘层9被设置的栅电极8。
磁化固定层7也可以是由反铁磁性层、铁磁性层、非磁性层构成的合成结构。因为在合成结构中磁化方向被反铁磁性层牢固地保持着，所以能够作为难以受到来自外部的影响的磁化固定层来行使其功能。
通过将磁化固定层7以及磁化自由层6作为源极/漏极从而具有MOSFET的结构，通过源极/漏极为磁化固定层以及磁化自由层从而构成通常的自旋MOSFET。因为源极以及漏极是铁磁性体，所以从铁磁性体将自旋极化了的电流注入到沟道层。通常的MOSFET实行凭借栅电压的电流的控制，但是就自旋MOSFET而言除了栅电压之外还要新加上外部磁场等的控制方法。即，凭借磁阻效应的输出电流由源极和漏极的磁化方向的相对角度而发生变化。
通过改变磁化自由层6的磁化方向从而磁化固定层7以及磁化自由层6的磁化成为大致平行或者大致反平行。根据磁化自由层6的磁化方向就能够存储数据，并且也能够作为通常的自旋MOSFET来进行使用。即，如果将由铁磁性体构成的漏极的磁化方向对应于数据“0”和数据“1”的数字值的话，则因为从漏极被取出的载流子量由磁化方向而发生变化，所以也能够用自旋极化电流在该磁化方向上流过磁化固定层7与磁化自由层6之间的方法或从外部进行控制的方法来将磁化固定层7、磁化自由层6、沟道层5以及栅极的现有自旋MOSFET的部分作为存储元件来进行利用。
在图11中，读出电流在以虚线进行表示的路径中流过，但是在路径中流过的电流的电阻是由磁化固定层7与磁化自由层6之间的电阻和磁化自由层6与磁壁驱动层1(图9的符号1cA的部分)之间的电阻来决定。即，就本实施方式的磁壁利用型自旋MOSFET而言，能够利用磁化固定层7与磁化自由层6之间的磁阻效应以及磁化自由层6与磁壁驱动层1(图9的符号1cA的部分)之间的磁阻效应的2阶段的磁阻效应。因此，本实施方式的磁壁利用型自旋MOSFET能够以与现有的自旋MOSFET或者磁壁驱动型MRAM不同的概念进行利用的可能性是有的。
(磁壁利用型模拟存储器)
本实施方式的磁壁利用型模拟存储器具备多个本实施方式的磁壁利用型自旋MOSFET。
在图12中表示了磁壁利用型模拟存储器中的单元(cell)主要部分的磁壁驱动层的沿着长边方向的中央线进行切割的截面示意图。
图1等所表示的磁壁利用型自旋MOSFET100分别在第1磁化供给层2以及第2磁化供给层3上连接第1配线21和第2配线22。另外，在读出电极层10上连接第3配线23，另外，在磁化固定层7上连接第4配线24，在栅极8上连接第5配线25。
第1配线21、第2配线22、第3配线23、第4配线24以及第5配线25能够使用作为通常的配线材料来进行使用的材料。例如，可以使用铝、银、铜、金等。
图13是示意性地表示本实施方式所涉及的磁壁利用型模拟存储器1000的电路结构的一个例子的示意图。在图13中图示了相关于1个单元的部分。
第1控制元件35经由多个磁壁利用型自旋MOSFET100的各个第2配线21以及第2磁化供给层3(只图示1个单元的第2配线21以及第2磁化供给层3)被连接于磁壁驱动层1。第1控制元件35被连接于所有磁壁利用型自旋MOSFET100。另外，第1控制元件35被连接于没有图示的外部电源，并控制流到磁壁驱动层1的电流。
第1单元(cell)选择元件36通过多个磁壁利用型自旋MOSFET100的各个第1配线22以及第1磁化供给层2(只图示了1个单元的第1配线22以及第1磁化供给层2)被连接于磁壁驱动层1。对应于一个磁壁利用型自旋MOSFET100设置一个第1单元选择元件36。第1单元选择元件36控制是否使写入电流流到哪个磁壁利用型自旋MOSFET100。第1单元选择元件36被接地。
第2控制元件37被连接于第4配线24。第2控制元件37被连接于没有图示的外部电源，并控制流到第4配线24的电流。
第2单元(cell)选择元件38经由多个磁壁利用型自旋MOSFET100的各个第3配线23被连接于读出电极层10。对应于一个磁壁利用型自旋MOSFET100设置一个第2单元选择元件38。第2单元选择元件38控制是否使读出电流流到哪个磁壁利用型自旋MOSFET100。第2单元选择元件38被接地。
第3控制元件39被连接于第5配线25。第3控制元件39被连接于没有图示的外部电源，并控制被施加于栅电极8的电压。
第1控制元件35、第2控制元件37、第3控制元件39、第1单元选择元件36以及第2单元选择元件38能够使用公知的开关元件。例如，能够使用以场效应晶体管等为代表的晶体管元件等。
以下是使用图13并就凭借磁壁利用型模拟存储器的写入动作以及读出动作进行说明。
写入动作是由第1控制元件35和第1单元选择元件36来控制写入。
首先，开放(连接)第1控制元件35，并选择所开放的第1单元选择元件36。第1控制元件35被连接于外部电源，第1单元选择元件36被接地。因此，按第1控制元件35、第1配线21、第2磁化供给层3、磁壁驱动层1、第2配线22、被选择的第1单元选择元件36这个顺序流过写入电流。省略以相反顺序流过电流的情况的说明。
读入动作是由第2控制元件37和第2单元选择元件38以及第3控制元件39来控制读入。
首先，开放(连接)第2控制元件37，并选择所开放的第2单元选择元件38。接着，开放(连接)第3控制元件39。第2控制元件37被连接于外部电源，第2单元选择元件38被接地。因此，按第2控制元件37、第4配线24、磁化固定层7、沟道层5、磁化自由层6、磁壁驱动层1、读出电极层10、被选择的第2单元选择元件38这个顺序流过读入电流。省略以相反顺序流过电流的情况的说明。
第2控制元件37和第2单元选择元件38以及第3控制元件39作为读出机构行使其功能。
本实施方式的磁壁利用型模拟存储器也可以做成双极元件被连接于第1磁化供给层2或者第2磁化供给层3当中的任意一方的结构。由如此结构就能够通过改变电流方向从而在任意方向上移动磁壁。
本实施方式的磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器如果与现有的磁壁驱动型磁阻效应元件和在各单元具备如此磁阻效应元件的磁壁驱动型磁存储器以及现有的自旋MOSFET相比较的话，则主要结构的差异仅为具备读出电极层10(以及隧道势垒层)，能够使用公知的制造方法来进行制造。
(非易失性逻辑电路)
本实施方式的非易失性逻辑电路具备本实施方式的磁壁利用型自旋MOSFET被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，并具有存储功能和逻辑功能，作为存储功能可以具备上述磁壁利用型模拟存储器以及STT-MRAM。
磁壁利用型模拟存储器和STT-MRAM因为以相同的工序进行制作是可能的，所以成本的削减是可能的。另外，通过数字的STT-MRAM被设置于与被配置成阵列状的磁壁利用型模拟存储器相同的电路，从而对输入输出实行数字化，在内部能够形成以模拟进行处理为可能的逻辑。
[磁神经元元件(magnetic neuron element)]
图14是本发明的一个实施方式所涉及的磁神经元元件(magnetic neuronelement)的一个例子的截面示意图。
本实施方式的磁神经元元件具备本实施方式的磁壁利用型自旋MOSFET，磁壁驱动层1的第3区域1c具有第1存储部41b和在长边方向上进行排列的夹着第1存储部41b的第2存储部41a以及第3存储部41c。另外，磁神经元元件具备一种电流源(没有图示)，其具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁按顺序以至少一次停留于第1存储部41b和第2存储部41a以及第3存储部41c所有存储部的形式移动。
第1存储部41b为磁壁驱动层1的第3区域1c中俯视时与磁化自由层6相重叠的部分，第2存储部41a俯视时为磁化自由层6与第1磁化供给层2之间的部分(不重叠于磁化自由层6以及第1磁化供给层2的部分)，第3存储部41c俯视时为磁化自由层6与第2磁化供给层3之间的部分(不重叠于磁化自由层6以及第2磁化供给层3的部分)。
本实施方式的磁壁利用型自旋MOSFET能够作为模拟突触(synapse)动作的元件即磁神经元元件来进行利用。就突触而言优选相对于来自外部的刺激持有线性输出。另外，在逆向的负荷被给予的时候没有磁滞现象(hysteresis)，优选进行可逆。如图9所示，磁化自由层6和磁壁驱动层1各自的磁化方向为平行的部分的面积由磁壁的驱动(移动)而发生连续变化。即，形成了由磁化自由层6和磁壁驱动层1各自的磁化方向为平行的部分的面积和反平行的部分的面积构成的并联电路。图9的横轴能够看作为磁壁的驱动距离，并且能够表示比较线性的电阻变化。另外，磁壁的驱动因为能够依存于施加电流大小的电流脉冲的时间来实现的，所以能够将电流的大小和方向再有被施加的电流脉冲的时间看作为来自外部的负荷。
(存储的初始阶段)
例如，在磁壁驱动层1的磁壁在-X方向最大地进行移动的情况下，磁壁在第1磁化供给层2的磁化自由层6侧的端部41aA进行稳定化。如果电流从第2磁化供给层3流到第1磁化供给层2，则电子从第1磁化供给层2流到第2磁化供给层3，在第1磁化供给层2以及磁壁驱动层1的内部自旋极化了的电子在磁壁上发生自旋转移，磁壁在+X方向上进行移动。即使直至磁壁到达磁化自由层6的第1磁化供给层2侧的端部41aB为止进行磁壁移动，读出的电阻也不会发生变化。能够将该状态称作为存储的初始阶段。即，能够将磁壁被配置于第2存储部41a内的情况称作为存储的初始阶段。在存储的初始阶段不实行作为数据的存储，但是所处的状态是存储数据的准备已备齐。
(主存储阶段)
磁壁通过磁化自由层6的上部(俯视时为重叠的部分)期间如图9所示读出时的电阻发生变化。通过电流从第2磁化供给层3流到第1磁化供给层2从而设定为来自外部的负荷，并成为在读出时与负荷大致成比例的那样的电阻变化。这就是主存储阶段。即，能够将磁壁被配置于第1存储部41b内的情况称作为存储的主存储阶段。能够将磁壁处于比磁化自由层6的端部更外侧的状态定义为存储或者定义为无存储，并且将磁壁处于比相反侧的磁化自由层6的端部更外侧的状态定义为无存储或者定义为存储。当然，如果流到第2磁化供给层3与第1磁化供给层2之间的电流为逆向的话则成为相反的作用。
(存储的深层化阶段)
磁壁到达磁化自由层6的第2磁化供给层3侧的端部21cB并且在从磁化自由层6离开的方向上即使进行移动，读入时的输出也不会发生变化。但是，在磁壁从磁化自由层6完全离开之后即使逆向的负荷被施加，直至磁壁到达磁化自由层6的端部41cB为止读入时的输出也不会发生变化。即，意味着即使来自外部的负荷被给予也不会失去存储，能够将此称作为存储的深层化阶段。即，能够将磁壁被配置于第3存储部41c内的情况称作为存储的深层化阶段。
如果流过第2磁化供给层3与第1磁化供给层2之间的电流为逆向，则存储的初始阶段和主存储阶段以及存储的深层化阶段与各个存储部的对应成为相反。
为了将本实施方式的磁壁利用型自旋MOSFET作为模拟突触(synapse)动作的元件来使用并作为本实施方式的磁神经元元件，而要具备能够以按顺序使磁壁的移动经过存储的初始阶段和主存储阶段以及存储的深层化阶段的形式流过写入电流的电流源。即，要具备一种电流源，具有控制电路，该控制电路控制写入电流，以使磁壁按顺序以至少一次停留于第1存储部和第2存储部以及第3存储部所有存储部的形式移动。
由写入电流的条件就能够决定磁壁是否以多次移动而通过完各个第1存储部和第2存储部以及第3存储部。
(存储的忘却阶段)
通过在无存储状态下使磁壁驱动层1的磁壁移动从而就能够忘却存储。另外，即使通过给予外部磁场和热以及物理性扭曲从而也能够发生磁壁的驱动或消失。就本实施方式的磁壁利用型自旋MOSFET而言，因为显示输出为一定的低电阻和高电阻的值，所以由定义来决定存储和无存储。另外，在以电流流到磁壁驱动层1的以外的方法来使磁壁移动或消失的情况下因为成为随机无规则，所以在多个磁壁利用型自旋MOSFET之间的信息的关联失去。能够将这些称作为存储的忘却阶段。
(使用了磁神经元元件的人工大脑)
本实施方式的磁神经元元件是一种模拟突触(synapse)的活动并且能够经过存储的初始阶段、主存储阶段、还有存储的深层化阶段的存储器。将本实施方式的磁壁利用型模拟存储器设置于多个电路上，并且实行大脑的模拟是可能的。就如一般的存储器那样纵横均等地进行阵列的配置而言形成集成度高的大脑是可能的。
另外，如图15所示将持有特定电路的多个磁神经元元件作为一个块，就进行阵列的配置而言形成来自外部负荷的认识度不同的大脑是可能的。例如，能够孕育出对于颜色有高灵敏度的大脑或语言的理解度高的大脑等的个性。总之，在使从外部的传感器入手的信息对视觉、味觉、触觉、嗅觉以及听觉认识最适化的五感区域实行认识的处理，进一步通过在逻辑思考区域进行判断从而形成被称作为决定接下来的行动的过程是可能的。再有，因为如果使磁壁驱动层1的材料变化的话则相对于负荷的磁壁的驱动速度或磁壁的形成方法会发生变化，所以形成将该变化作为个性的人工大脑成为可能。
符号说明
1.磁壁驱动层
1a.第1区域
1b.第2区域
1c.第3区域
2.第1磁化供给层
3.第2磁化供给层
5.沟道层
6.磁化自由层
7.磁化固定层
8.栅电极
9.栅绝缘层
10.读出电极层
11.高阻层
12.磁结合层
41a.第2存储部
41b.第1存储部
41c.第3存储部
100.磁壁利用型自旋MOSFET
1000.磁壁利用型模拟存储器

Claims (14)

1.一种磁壁利用型自旋MOSFET，其特征在于，
具备：
磁壁驱动层，具有磁壁、第1区域、第2区域、位于所述第1区域与所述第2区域之间的第3区域；
沟道层；
磁化自由层，设置于所述沟道层的第1面的第1端部并被配置为与所述磁壁驱动层的所述第3区域相接；
磁化固定层，设置于所述第1端部的相反的第2端部；以及
栅极，经由栅绝缘层而设置于所述沟道层的所述第1端部与所述第2端部之间。
2.如权利要求1所述的磁壁利用型自旋MOSFET，其特征在于，
具备在所述磁壁驱动层的所述第3区域的设置有所述磁化自由层的第3面的相反的第4面上设置于俯视时与所述磁化自由层相重叠的位置的读出电极层。
3.如权利要求1或者2所述的磁壁利用型自旋MOSFET，其特征在于，
在所述磁化自由层和所述磁化固定层当中的至少一方与所述沟道层之间具备隧道势垒层。
4.如权利要求1～3中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，
在所述磁壁驱动层与被设置于俯视时与所述磁化自由层相重叠的位置的读出电极层之间进一步具备高阻层。
5.如权利要求1～4中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，
所述磁壁驱动层的长度为60nm以上。
6.如权利要求1～5中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，
进一步具备：
与所述第1区域相接并具有第1磁化方向的第1磁化供给层；以及
与所述第2区域相接并具有与所述第1磁化方向相反的第2磁化方向的第2磁化供给层。
7.如权利要求6所述的磁壁利用型自旋MOSFET，其特征在于，
所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向分别平行于各层。
8.如权利要求6所述的磁壁利用型自旋MOSFET，其特征在于，
所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向分别垂直于各层。
9.如权利要求1～8中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，
所述磁壁驱动层具有磁壁阱部。
10.如权利要求6～9中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，
双极元件被连接于所述第1磁化供给层或者所述第2磁化供给层的任意一方。
11.一种磁壁利用型模拟存储器，其特征在于，
具备多个权利要求1～10中任意一项所述的磁壁利用型自旋MOSFET。
12.如权利要求11所述的磁壁利用型模拟存储器，其特征在于，
具备读出在读出时所述读出电极层与所述磁化自由层之间的电阻变化的机构。
13.一种非易失性逻辑电路，其特征在于，
具备权利要求1～10中任意一项所述的磁壁利用型自旋MOSFET被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，
具有存储功能和逻辑功能并且作为存储功能而具备所述磁壁利用型模拟存储器以及所述STT-MRAM。
14.一种磁神经元元件，其特征在于，
具备权利要求1～10中任意一项所述的磁壁利用型自旋MOSFET，
所述磁壁驱动层的所述第3区域具有第1存储部和在长边方向上排列的夹着该第1存储部而配置的第2存储部以及第3存储部，
所述磁神经元元件具备电流源，该电流源具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁能够按顺序以至少一次停留于所述第1存储部、所述第2存储部以及所述第3存储部的所有存储部的方式移动。
CN201780009223.6A 2016-04-21 2017-04-14 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器 Active CN108604604B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016085531 2016-04-21
JP2016-085531 2016-04-21
PCT/JP2017/015264 WO2017183574A1 (ja) 2016-04-21 2017-04-14 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ

Publications (2)

Publication Number Publication Date
CN108604604A true CN108604604A (zh) 2018-09-28
CN108604604B CN108604604B (zh) 2021-05-07

Family

ID=60116006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780009223.6A Active CN108604604B (zh) 2016-04-21 2017-04-14 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器

Country Status (4)

Country Link
US (1) US10482987B2 (zh)
JP (1) JP6617829B2 (zh)
CN (1) CN108604604B (zh)
WO (1) WO2017183574A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600461B2 (en) * 2018-01-12 2020-03-24 Tdk Corporation Magnetic domain wall displacement type magnetic recording element and magnetic recording array
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット
US11514301B2 (en) * 2019-01-29 2022-11-29 Board Of Regents, The University Of Texas System Magnetic domain wall drift for an artificial leaky integrate-and-fire neuron
US11977970B2 (en) 2019-01-29 2024-05-07 Board Of Regents, The University Of Texas System Spintronic computing architecture and method
JP7147953B2 (ja) * 2019-02-25 2022-10-05 株式会社ニコン 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法
KR102216981B1 (ko) * 2019-05-24 2021-02-18 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법
US11605409B2 (en) 2020-10-27 2023-03-14 International Business Machines Corporation MTJ-based analog memory device
CN116491245A (zh) * 2020-12-30 2023-07-25 华为技术有限公司 一种逻辑芯片及电子设备
US20240074323A1 (en) * 2021-01-12 2024-02-29 Tdk Corporation Magnetic array, magnetic array control method, and magnetic array control program
US11664059B2 (en) 2021-06-02 2023-05-30 International Business Machines Corporation Low power MTJ-based analog memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100014346A1 (en) * 2008-07-18 2010-01-21 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US20100019798A1 (en) * 2008-07-24 2010-01-28 Kabushiki Kaisha Toshiba Spin mosfet and reconfigurable logic circuit using the spin mosfet
US20110129691A1 (en) * 2008-02-13 2011-06-02 Nobuyuki Ishiwata Domain wall motion element and magnetic random access memory
JP2014154612A (ja) * 2013-02-06 2014-08-25 Tdk Corp スピン注入電極構造及びそれを用いたスピン伝導素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
WO2009019949A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
US8154913B2 (en) 2007-10-25 2012-04-10 Nec Corporation Magnetoresistance effect element and magnetic random access memory
JP5170107B2 (ja) 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP5303930B2 (ja) 2007-12-25 2013-10-02 Ｔｄｋ株式会社 半導体スピンデバイス及びスピンｆｅｔ
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
WO2010059869A1 (en) * 2008-11-19 2010-05-27 The Government Of The United States Of Americ, As Represented By The Secretary Of The Navy Vertical cell edge junction magnetoelectronic device family
US8503222B2 (en) * 2009-01-27 2013-08-06 Nec Corporation Non-volatile logic circuit
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US8791534B2 (en) * 2010-06-29 2014-07-29 Nec Corporation Magnetic memory device and magnetic memory
US8648401B2 (en) * 2010-09-17 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Domain wall assisted spin torque transfer magnetresistive random access memory structure
WO2013047213A1 (ja) * 2011-09-27 2013-04-04 日本電気株式会社 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート
JP6078643B2 (ja) * 2013-05-22 2017-02-08 株式会社日立製作所 スピン波デバイス
JP2015088669A (ja) 2013-10-31 2015-05-07 独立行政法人産業技術総合研究所 多値型磁気メモリ素子及び磁気メモリ装置
JP6086097B2 (ja) 2014-06-17 2017-03-01 国立大学法人東北大学 多段相変化材料および多値記録相変化メモリ素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110129691A1 (en) * 2008-02-13 2011-06-02 Nobuyuki Ishiwata Domain wall motion element and magnetic random access memory
US20100014346A1 (en) * 2008-07-18 2010-01-21 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US20100019798A1 (en) * 2008-07-24 2010-01-28 Kabushiki Kaisha Toshiba Spin mosfet and reconfigurable logic circuit using the spin mosfet
JP2014154612A (ja) * 2013-02-06 2014-08-25 Tdk Corp スピン注入電極構造及びそれを用いたスピン伝導素子

Also Published As

Publication number Publication date
JPWO2017183574A1 (ja) 2018-08-16
WO2017183574A1 (ja) 2017-10-26
US20180358105A1 (en) 2018-12-13
JP6617829B2 (ja) 2019-12-11
US10482987B2 (en) 2019-11-19
CN108604604B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN108604573A (zh) 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器
CN108604604A (zh) 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
CN108780779A (zh) 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN109643690B (zh) 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
US10839930B2 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US20030207486A1 (en) Low remanence flux concentrator for MRAM devices
CN100576344C (zh) 用于高密度mram应用的合成铁氧磁材料传感层
CN103151454A (zh) 存储元件和存储设备
KR20060071955A (ko) 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
CN100594554C (zh) 存储装置
JP2018182291A (ja) 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
EP2355142A1 (en) Magnetic memory element and nonvolatile storage device
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
KR100952919B1 (ko) 수직 자화 터널 접합을 이용한 고용량 엠램
CN105633109A (zh) 磁性随机存储器记忆单元及其读写和抗干扰方法
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
WO2022014529A1 (ja) 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法
JP2023094193A (ja) 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法
CN117529214A (zh) 可高密度集成的磁隧道结、磁随机存储器及其写入方法
JP4521354B2 (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant