JP7147953B2 - 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法 - Google Patents

半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP7147953B2
JP7147953B2 JP2021501397A JP2021501397A JP7147953B2 JP 7147953 B2 JP7147953 B2 JP 7147953B2 JP 2021501397 A JP2021501397 A JP 2021501397A JP 2021501397 A JP2021501397 A JP 2021501397A JP 7147953 B2 JP7147953 B2 JP 7147953B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
layer
semiconductor
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501397A
Other languages
English (en)
Other versions
JPWO2020174540A1 (ja
Inventor
誠 中積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2020174540A1 publication Critical patent/JPWO2020174540A1/ja
Application granted granted Critical
Publication of JP7147953B2 publication Critical patent/JP7147953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/4166—Systems measuring a particular property of an electrolyte
    • G01N27/4167—Systems measuring a particular property of an electrolyte pH
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69397—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing two or more metal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法に関する。
特許文献１には、パッシベーション効果のある保護膜を有する有機半導体装置及びその製造方法について開示されている。従来、このような保護膜の材料として、ＳｉＯ２やＡｌ２Ｏ３膜等の金属酸化膜が用いられており、効率的に形成できることが求められている。
特開２００７－０５３１４７号公報
本発明の第一の態様は、第１の電極と、第２の電極と、第１の電極と前記第２の電極とに接する半導体層と、半導体層の表面の少なくとも一部を被覆する保護層と、を有し、保護層は、スピネル型のＺｎＧａ ２ Ｏ ４ であり、半導体層には水素がドープされており、保護層は水素を実質的に含有しない、半導体装置半導体装置である。
本発明の第二の態様は、上述した半導体装置を備える、ｐＨセンサである。
本発明の第三の態様は、上述した半導体装置を備える、バイオセンサである。
本発明の第四の態様は、上述した半導体装置の製造方法であって、スパッタリングを行うことによって保護層を形成する工程を含む、半導体装置の製造方法である。
図１は、第１の実施形態に係る半導体装置Ａの概略図である。 図２は、第２の実施形態に係る半導体装置Ｂの概略図である。 図３は、第１の実施形態に半導体装置Ａを備えたｐＨセンサＣの概略図である。 図４は、第１の実施形態に係る半導体装置Ａの製造方法の一例を示す図である。 図５は、第２の実施形態に係る半導体装置Ｂの製造方法の一例を示す図である。 図６は、実施例１の半導体装置Ｄの概略断面図である。 図７は、実施例１のＳＩＭＳ測定結果のグラフである。 図８は、実施例１のＰＢＳテストのグラフである。 図９は、実施例１のＮＢＳテストのグラフである。 図１０は、実施例１のＮＢＩＳテストのグラフである。 図１１は、比較例１のＰＢＳテストのグラフである。 図１２は、比較例１のＮＢＳテストのグラフである。
以下、本発明を実施するための形態（以下、単に「本実施形態」という。）について詳細に説明する。以下の本実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。なお、図面中、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
図１は、第１の実施形態に係る半導体装置Ａの概略図である。
第１の実施形態に係る半導体装置Ａは、ボトムゲート・トップコンタクト（ＢＧＴＣ）型の半導体装置である。半導体装置Ａは、第１の電極１０と、第２の電極２０と、第１の電極１０と第２の電極２０とに接する半導体層３０と、半導体層３０の表面の少なくとも一部を被覆する保護層４０と、を有し、保護層４０は、スピネル型の酸化物を含む、半導体装置である。
そして、半導体装置Ａは、基板５０と、基板５０上に形成された第３の電極６０と、第３の電極６０が形成された側の基板５０の表面上に絶縁層７０を有する。第１の電極１０はソース電極であり、第２の電極２０はドレイン電極であり、第３の電極６０はゲート電極である。
半導体装置Ａは、保護層４０として結晶構造がスピネル型である酸化物（以下、「スピネル型酸化物」と略称する場合がある。）を用いることで、成膜温度が低く、成膜速度も早く、不純物も入らないという利点がある。加えて、可撓性のある基板を使用したときであっても、簡便に製造できるという利点もある。
従来、保護層として、例えば、酸化珪素や酸化アルミニウム等の金属酸化膜が汎用されているが、これらは成膜温度や成膜速度等多くの問題点を抱えている。例えば、これらの金属酸化膜を化学気相成長法（ＣＶＤ法）によって形成する場合、成膜温度が高いこと、大がかりなＣＶＤ成膜装置が必要であること、材料ガス由来の水素や炭素といった不純物が多量に導入されてしまうこと等の問題がある。また、これらの金属酸化膜を高周波（ＲＦ）スパッタ法によって形成する場合、成膜速度が遅いこと等の問題がある。あるいは、これらの金属酸化膜を反応性スパッタ法によって形成する場合、保護層に酸素欠損が入るため、絶縁性や光学吸収を生じさせること等の問題がある。
この点、半導体装置Ａは、保護層４０としてスピネル型酸化物を用いることで、これらの問題点を一挙に解決できる。スピネル型酸化物は、上述した金属酸化膜等に比べて、比較的容易かつ効率よく成膜できる。
さらに、半導体装置Ａの保護層４０は、安定なスピネル型酸化物を用いているから、従来の金属酸化膜を用いた保護層と同程度乃至それ以上の優れたパッシベーション効果を発揮できる。よって、半導体装置Ａは、半導体特性の面でも優れている。以下、半導体装置Ａの構成を説明する。
第１の電極１０をソース電極として用いる場合、ソース電極としては、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ‐Ａｌ合金、Ａｌ‐Ｓｉ合金、Ｍｏ‐Ｗ合金、Ｎｉ‐Ｐ合金等の単層、これらの積層体等が挙げられる。
第２の電極２０をドレイン電極として用いる場合、ドレイン電極としては、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ‐Ａｌ合金、Ａｌ‐Ｓｉ合金、Ｍｏ‐Ｗ合金、Ｎｉ‐Ｐ合金等の単層、これらの積層体等が挙げられる。
半導体層３０は、第１の電極１０と第２の電極２０に接触して形成される。半導体層３０としては、特に限定されず、公知のものを採用することができる。具体例としては、酸化亜鉛（ＺｎＯ）、Ｉｎ、Ｇａ及びＺｎを含む酸化物の無機半導体、ＩＧＺＯに錫を混ぜたＩＧＺＴＯ、アモルファスシリコン、低温ポリシリコン等が挙げられる。これらの中でも、半導体特性の優れるＩｎ、Ｇａ及びＺｎを含む酸化物であることが好ましく、これらの中でもＩｎＧａＺｎＯ４（ＩＧＺＯ）がより好ましい。
半導体層３０は、半導体特性を一層向上させるといった観点から、キャリア元素がドープされていることが好ましい。キャリア元素としては、特に限定されず、ドーピングプロセスにおいて公知のものを採用することができる。具体例としては、水素、１価の金属、２価の金属、３価の金属等が挙げられる。これらの中でも、本実施形態では、半導体層３０には、水素がドープされていることがより好ましい。
保護層４０は、スピネル型酸化物であればよく、例えば、亜鉛とガリウムとを含むスピネル型酸化物（例えば、スピネル型のＺｎＧａ２Ｏ４等）、亜鉛とインジウムとを含むスピネル型酸化物（例えば、スピネル型のＺｎＩｎ２Ｏ４等）、亜鉛とアルミニウムとを含むスピネル型酸化物（例えば、スピネル型のＺｎＡｌ２Ｏ４等）、マグネシウムとアルミニウムとを含むスピネル型酸化物（例えば、スピネル型のＭｇＡｌ２Ｏ４等）等が挙げられる。これらの中でも、比較的低温で結晶化する観点から、亜鉛とガリウムとを含むスピネル型酸化物が好ましく、スピネル型のＺｎＧａ２Ｏ４がより好ましい。
保護層４０に関して、本実施形態では、水素フリーとすることができる。すなわち、保護層は、水素がドープされていないもの、水素を実質的に含有しないものを好適に採用することができる。ここでいう「実質的に含有しない」とは、当該成分を積極的に添加しないことを意味し、不可避的に含有又は混合されることを除外するものではない。
保護層４０に水素が存在すると、それが不純物として半導体層３０の中にも入ってしまう、という不具合を引き起こす場合がある。例えば、水素等の不純物があると、半導体中に拡散し、ＶＴＨ（閾値電圧）シフト量が大きくなってしまう。この点について、例えば、従来法によって酸化珪素等の金属酸化膜を保護層とする場合、その原料として水素を使うが、本実施形態では水素を使用しなくてもよい。かかる観点から、保護層４０の水素含有量が、１×１０２１ａｔｍ／ｃｃ以下であることが好ましく、１×１０１８ａｔｍ／ｃｃ以下であることがより好ましい。この水素含有量は、後述する実施例に記載の二次イオン質量分析法（ＳＩＭＳ）によって測定することができる。
保護層４０は、パッシベーション層として機能させることもできる。パッシベーション層は、半導体層３０を外部と環境遮断するものであり、水分や金属イオン等から半導体層３０を保護することができる。
保護層４０の膜厚は、４０ｎｍ以上としてもよい。膜厚の上限は、特に限定されないが、１μｍとしてもよい。
基板５０の材料は、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ガラス、樹脂、シリコン、金属、合金、これらの箔等が挙げられる。これらの中でも、ガラス、樹脂、シリコン、及びこれらの組み合わせからなる群より選ばれる１種であることが好ましい。
樹脂としては、例えば、ポリアクリレート、ポリカーボネート、ポリウレタン、ポリスチレン、セルロースポリマー、ポリオレフィン、ポリアミド、ポリイミド、ポリエステル、ポリフェニレン、ポリエチレン、ポリエチレンテレフタレート、ポリプロピレン、エチレンビニル共重合体、ポリ塩化ビニル等を使用できる。
基板５０は、可撓性を有していてもよい。保護層４０の形成には成膜条件の制約が強いＣＶＤ法を用いなくてもよいことや、スピネル型酸化物を保護層４０として成膜する方法に制約が少ないこと等から、基板等の材質の制限を緩和できる。よって、基板５０として可撓性を有する材料を用いる場合であっても、好適に保護層４０を成膜することができる。可撓性を有する基板としては、例えば、上述した樹脂材料等が挙げられる。
また、基板５０が可撓性を有するフィルム基板（「シート基板」と呼ばれることもある。）であれば、ロール状として連続的に成膜するロール・ツー・ロール（Roll to Roll）方式や、ロール・ツー・シート（Roll to Sheet）方式を採用することができ、製造工程の高効率化、簡略化及び歩留まり向上等が期待できる。
ロール・ツー・ロール方式とは、ロール状のフィルム基板を巻き出して連続的に成膜し、再びロール状に巻き取る方式のこという。ロール・ツー・シート方式は、ロール状のフィルム基板を巻き出して連続的に成膜し、これをカッティングしてシートとする方式のことをいう。
第３の電極６０は、ゲート電極である。第３の電極６０は、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ‐Ａｌ合金、Ａｌ‐Ｓｉ合金、Ｍｏ‐Ｗ合金、Ｎｉ‐Ｐ合金等の単層、これらの積層体等が挙げられる。ゲート電極である第３の電極６０の形成方法は、特に限定されず、基板５０やゲート電極の材料等を考慮した上で、適宜好適な方法を採用することができる。
絶縁層７０は、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の無機材料や、光硬化型樹脂、熱硬化型樹脂等が挙げられる。
本実施形態では、半導体装置Ａのように、第１の電極１０、第２の電極２０、第３の電極６０を、それぞれ、ソース電極、ドレイン電極、ゲート電極としたトランジスタを構成してもよいし、第３の電極６０（ゲート電極）を有しない構成としてもよい。また、本実施形態によれば、基板５０や絶縁層７０を有しない構成としてもよい。このように、本実施形態に係る半導体装置は、図１に示す構成に限定されず、種々の構成を採用可能である。
図２は、第２の実施形態に係る半導体装置Ｂの概略図である。
第２の実施形態に係る半導体装置Ｂは、ボトムゲート・ボトムコンタクト（ＢＧＢＣ）型の半導体装置である。半導体装置Ｂにおいて、保護層４０は、半導体層３０の表面の少なくとも一部を被覆する。
半導体装置Ｂを構成する各部材については、特に断りがない限り、上述した半導体装置Ａと共通する部材は、半導体装置Ａと同様のものを採用することができる。
本実施形態によれば、半導体装置の構造は特に限定されず、ボトムゲート・トップコンタクト型（図１参照）、ボトムゲート・ボトムコンタクト型（図２参照）、トップゲート・トップコンタクト型、トップゲート・ボトムコンタクト型の構造を採用することができる。
ここまで説明してきた半導体装置Ａ、Ｂは、電子伝導度等といった半導体特性に優れることはもちろん、保護層４０を有することで耐酸性や耐塩基性といった化学的耐性も付与できる。そして、半導体装置Ａ、Ｂをデバイス化した際には、配線パターンの微細化や精細化が期待されるとともに、デバイスとしての軽量化等にも寄与することができる。したがって、本実施形態に係る半導体装置は、ｐＨセンサやバイオセンサ等の各種センサ類をはじめ、ＴＦＴ液晶や有機ＥＬ等の部品として好適に用いることができる。以下、そのいくつかについて説明する。
＜ｐＨセンサ＞
図３は、第１の実施形態に半導体装置Ａを備えたｐＨセンサＣの概略図である。
ｐＨセンサＣは、例えば、本実施形態に係る半導体装置Ａを用いたｐＨセンサ（Ion Sensitive-FET；イオン感応性電界効果型トランジスタ）である。
ｐＨセンサＣは、半導体装置Ａと、半導体装置Ａの上に設けられたシリコンゴム製のプール壁８０と参照電極９０とを有している。そして、測定対象である溶液Ｓ（例えば、酸性溶液の場合は塩酸、アルカリ性溶液の場合は水酸化ナトリウム溶液等）をプール壁８０により構成されたプール内に充填し、参照電極９０と電極との電位差を測定する。溶液ＳのｐＨは溶液中のプロトン量に依存するので、溶液中のプロトン量を電気的に測定し、測定したプロトン量に基づいてｐＨ値を算出するのがｐＨセンサの測定原理である。
本実施形態に係る半導体装置Ａは、強酸や強塩基に対しても高い安定性を付与できる。そのため、これを用いたｐＨセンサＣは、ｐＨ１～１４といった幅広いｐＨ領域において高い安定性を有し、対象資料が強酸・強塩基であっても迅速かつ正確な測定が可能である。
ここでは、ｐＨセンサの一例として、半導体装置Ａを用いた場合を示したが、半導体装置Ｂを用いてもよいことは勿論である。
＜バイオセンサ＞
また、図示はしないが、本実施形態に係る半導体装置Ａ、Ｂはバイオセンサ（バイオセンサチップという場合もある。）としても用いることができる。バイオセンサは、生体起源の分子認識機構を利用した化学センサであり、生体内のｐＨ変化や酸化還元反応等の化学認識素子として用いられる。
この点、本実施形態に係る半導体装置Ａ、Ｂは幅広いｐＨ領域において高い安定性を有するため、測定対象が強酸性や強塩基性であっても正確なセンシングが可能なバイオセンサとすることができる。例えば、特定の抗体を半導体表面に修飾させ、これに特異的なＤＮＡ等の検知対象が吸着した際のプロトン量を計測するバイオセンサとすることができる。
＜製造方法＞
図４は、第１の実施形態に係る半導体装置Ａの製造方法の一例を示す図である。
図４に示す製造方法は、ボトムゲート・トップコンタクト型（図１参照）の半導体装置Ａの製造方法である。この製造方法は、基板５０上に半導体層３０を形成する工程と、基板５０上に導電層（不図示）を形成する工程と、この導電層を所定のパターンに対応させてエッチングし、第１の電極１０及び第２の電極２０を形成する工程と、半導体層３０の表面の少なくとも一部を被覆するように、成膜温度が２００℃以下でスパッタリングを行うことによって保護層４０を形成する工程と、を行うものである。以下、その各工程を詳しく説明する。
（第１工程）
まず、基板５０の表面上に第３の電極６０を形成する。第３の電極６０は、上述したゲート電極に対応するものである。基板５０の表面上への第３の電極６０の形成方法は、特に限定されず、基板５０や電極の材料等を考慮した上で、適宜好適な方法を採用することができる。
（第２工程）
次に、第３の電極６０が形成された側の基板５０の表面上に絶縁層７０を形成し、第３の電極６０を絶縁層７０で被覆する。絶縁層７０の形成方法は、特に限定されず、基板５０、第３の電極６０、絶縁層７０の材料等を考慮した上で、適宜好適な方法を採用することができる。
（第３工程）
そして、絶縁層７０の表面上に半導体層３０を形成する。半導体層３０は、スパッタリング法によって形成させることが好ましい。この場合、スパッタ装置を用いて形成することができ、複数のカソードを用いて所定の半導体層３０を形成してもよい。スパッタリングには、１種の材料をターゲットとする一元同時スパッタを採用してもよいし、複数種の材料をターゲットとする共スパッタ（co-sputter）を採用してもよい。
一例として、半導体層３０をＩＧＺＯ薄膜によって形成する場合を説明する。この場合、ＩｎＧａＺｎＯ４である酸化物焼結体をターゲットとしてもよいし（一元同時スパッタ）、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの３種を多元同時に使用することで、組成比を傾斜させて所望の組成を持つＩＧＺＯ膜となるよう制御してもよい（多元同時スパッタ、共スパッタ）。
例えば、ｎ型半導体材料の場合には、元素ドーピング、膜中の酸素欠損による作製が可能である。ｎ型半導体が得られる元素としては、特に限定されないが、例えば、Ａｌ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ等が挙げられる。酸素欠損を発生させる方法としては、特に限定されず公知の方法を採用することができる。具体的には、嫌酸素雰囲気下又は水素や水蒸気等の還元ガス雰囲気下で加熱処理を施すことが好ましい。例えば、スパッタガスに水素を混合した状態で成膜を行い、格子間水素によるｎ型のキャリアドーピングを行う方法が挙げられる。これらの処理は、成膜後チャンバー内で行ってもよいし、後工程として焼成してもよい。
半導体層３０の成膜温度は、半導体層３０の結晶性を向上させる観点から１９０℃以上で行うことが好ましい。また、成膜温度の上限は、４００℃であることが好ましい。
なお、加熱しすぎると基板５０の表面に飛来するＺｎ粒子の蒸発を促し、ＧａとＺｎの化学量論比からのずれ（組成ずれ）が生じる場合があるが、Ｚｎ又はＺｎＯを含む焼結体ターゲットを同時放電することで、膜中のＺｎ濃度を増加させることができ、組成ずれを効果的に防止することができる。
（第４工程）
半導体層３０上に導電性を有する導電層（不図示）を形成し、この導電層を所定のパターンに対応させてエッチングすることによって、第１の電極１０及び第２の電極２０を形成する工程を行う。第１の電極１０はソース電極であり、第２の電極２０はドレイン電極である。第１の電極１０及び第２の電極２０の形成方法としては、通常のフォトリソ工程を用いることができる。この場合、半導体層３０上に導電層を形成した後、導電層上にレジスト層を形成し、所定のパターン光でレジスト層を露光し、現像する。次いで、レジスト層の開口部から露出している導電層をエッチングすることで第１の電極１０、第２の電極２０を形成することができる。なお、レジスト層としてポジ型の材料を用いてもよいし、ネガ型の材料を用いてもよい。
この場合、エッチング溶液は、酸性溶液であることが好ましい。通常のフォトリソ工程で使用されるレジスト材料はアルカリ性に可溶であるため、酸性溶液を用いることにより、レジスト層を溶かすことなく好適に導電層をエッチングすることができる。なお、図示していないが、導電層を形成する前に半導体層３０上にエッチストップ層を形成する構成としてもよい。これにより、導電層をエッチングする際に、半導体層３０がエッチング溶液と接触して劣化するのを抑制することができる。
（第５工程）
そして、第４工程で形成された第１の電極１０及び第２の電極２０の上に、保護層４０を形成することで、半導体装置Ａを得ることができる。保護層４０を基板５０の最外表面に形成させることによって、外界の水分や金属イオン等から半導体装置Ａの内部を保護することができる。
従来の保護層は酸化珪素や酸化アルミニウム等の金属酸化膜を採用することが望ましいと考えられていたため、その成膜温度は３００℃以上であることが必要とされていた。しかしながら、本実施形態に係る製造方法は、使用するスピネル型酸化物の成膜温度が低温であり、成膜速度も速いため、簡便かつ効率よく半導体装置を製造することができる。例えば、基板５０として樹脂基板を用いる場合、その使用可能温度は比較的低温であるため、成膜温度は低温であることが好ましい。かかる観点から、保護層４０の成膜温度は、２００℃以下であり、１９０℃以下であることが好ましい。
一例として、保護層４０を、亜鉛（Ｚｎ）とガリウム（Ｇａ）とを含むスピネル型酸化物によって形成する場合を説明する。この場合、保護層４０としてかかる酸化物を用いることで、保護層４０は強酸や強塩基に対して強い耐性を発現させることも期待できる。
例えば、ガリウム亜鉛酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタを行い、スピネル型のガリウム亜鉛酸化物からなる保護層４０を形成することができる。あるいは、ガリウム酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタする方法や、ガリウム及び亜鉛をターゲットとして用いて共スパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。さらには、共スパッタに限らず、亜鉛酸化物とガリウム酸化物の混合物をターゲットとして用いてスパッタする方法や、亜鉛とガリウムの混合物をターゲットとして用いてスパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。
このようにして得られた半導体装置Ａは、所望の装置構成とするべく、必要応じて、その他の工程を施してもよい。例えば、各部位を形成する前の前処理工程、各部位を形成した後の表面研磨工程、ダイジング工程、リードフレーム上へのマウント工程、回路形成後のパッケージングを行う組み立て工程、ワイヤーボンディング工程、モールド封入工程等を適宜に採用することができる。
図５は、第２の実施形態に係る半導体装置Ｂの製造方法の一例を示す図である。
図５に示す製造方法は、ボトムゲート・ボトムコンタクト型（図２参照）の半導体装置Ｂの製造方法である。この製造方法は、半導体層３０と保護層４０とを連続的に形成するものである。以下、その各工程を詳しく説明する。
（第１工程）
まず、基板５０の表面上に第３の電極６０を形成する。第３の電極６０は、上述したゲート電極に対応するものである。基板５０の表面上への第３の電極６０の形成方法は、特に限定されず、基板５０や電極の材料等を考慮した上で、適宜好適な方法を採用することができる。
（第２工程）
次に、第３の電極６０が形成された側の基板５０の表面上に絶縁層７０を形成し、第３の電極６０を絶縁層７０で被覆する。絶縁層７０の形成方法は、特に限定されず、基板５０、第３の電極６０、絶縁層７０の材料等を考慮した上で、適宜好適な方法を採用することができる。
（第３工程）
そして、絶縁層７０の表面上に導電性を有する導電層（不図示）を形成し、この導電層を所定のパターンに対応させてエッチングすることによって、第１の電極１０及び第２の電極２０を形成する工程を行う。第１の電極１０はソース電極であり、第２の電極２０はドレイン電極である。第１の電極１０及び第２の電極２０の形成方法としては、通常のフォトリソ工程を用いることができる。この場合、絶縁層７０上に導電層を形成した後、導電層上にレジスト層を形成し、所定のパターン光でレジスト層を露光し、現像する。次いで、レジスト層の開口部から露出している導電層をエッチングすることで第１の電極１０、第２の電極２０を形成することができる。なお、レジスト層としてポジ型の材料を用いてもよいし、ネガ型の材料を用いてもよい。
この場合、エッチング溶液は、酸性溶液であることが好ましい。通常のフォトリソ工程で使用されるレジスト材料はアルカリ性に可溶であるため、酸性溶液を用いることにより、レジスト層を溶かすことなく好適に導電層をエッチングすることができる。
（第４工程）
そして、第１の電極１０と第２の電極２０に接触するように半導体層３０を絶縁層７０の表面上に形成する。それに引き続き、半導体層３０を覆うように保護層４０を形成する。
半導体層３０及び保護層４０は、スパッタリング法によって形成させることが好ましい。この場合、スパッタ装置を用いて形成することができ、複数のカソードを用いて所定の半導体層３０及び保護層４０を形成することが好ましい。半導体層３０及び保護層４０を同一の形成手法（例えば、スパッタリング法）によって形成することで、半導体層３０及び保護層４０を連続的に形成することが容易となる。
スパッタリングには、１種の材料をターゲットとする一元同時スパッタを採用してもよいし、複数種の材料をターゲットとする共スパッタ（co-sputter）を採用してもよい。
一例として、半導体層３０を、ＩＧＺＯ薄膜によって形成する場合を説明する。この場合、ＩｎＧａＺｎＯ４である酸化物焼結体をターゲットとしてもよいし（一元同時スパッタ）、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの３種を多元同時に使用することで、組成比を傾斜させて所望の組成を持つＩＧＺＯ膜となるよう制御してもよい（多元同時スパッタ、共スパッタ）。
例えば、ｎ型半導体材料の場合には、元素ドーピング、膜中の酸素欠損による作製が可能である。ｎ型半導体が得られる元素としては、特に限定されないが、例えば、Ａｌ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ等が挙げられる。酸素欠損を発生させる方法としては、特に限定されず公知の方法を採用することができる。具体的には、嫌酸素雰囲気下又は水素等の還元ガス雰囲気下で加熱処理を施すことが好ましい。例えば、スパッタガスに水素を混合した状態で成膜を行い、格子間水素によるｎ型のキャリアドーピングを行う方法が挙げられる。これらの処理は、成膜後チャンバー内で行ってもよいし、後工程として焼成してもよい。
半導体層３０の成膜温度は、半導体層３０の膜密度を向上させる観点から１０５℃以上で行うことが好ましく、１５０℃以上であることがより好ましい。また、成膜温度の上限は、３００℃であることが好ましい。
なお、加熱しすぎると基板５０の表面に飛来するＺｎ粒子の蒸発を促し、ＧａとＺｎの化学量論比からのずれ（組成ずれ）が生じる場合があるが、Ｚｎ又はＺｎＯを含む焼結体ターゲットを同時放電することで、膜中のＺｎ濃度を増加させることができ、組成ずれを効果的に防止することができる。
そして、保護層４０を基板５０の最外表面に形成させることによって、外界の水分や金属イオン等から半導体装置Ｂの内部を保護することができる。
従来の保護層は酸化珪素や酸化アルミニウム等の金属酸化膜を採用することが望ましいと考えられていたため、その成膜温度は３００℃以上であることが必要とされていた。これに比べて、本実施形態に係る製造方法は、成膜温度が低温であり、成膜速度も速いため、簡便かつ効率よく半導体装置を製造することができる。例えば、基板５０として樹脂基板を用いる場合、その使用可能温度は比較的低温であるため、成膜温度は低温であることが好ましい。かかる観点から、保護層４０の成膜温度は、２００℃以下であり、１９０℃以下であることが好ましい。
一例として、保護層４０を、亜鉛（Ｚｎ）とガリウム（Ｇａ）とを含むスピネル型酸化物によって形成する場合を説明する。この場合、保護層４０としてかかる酸化物を用いることで、保護層４０は強酸や強塩基に対して強い耐性を発現させることも期待できる。
例えば、ガリウム亜鉛酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタを行い、スピネル型のガリウム亜鉛酸化物からなる保護層４０を形成することができる。あるいは、ガリウム酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタする方法や、ガリウム及び亜鉛をターゲットとして用いて共スパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。さらには、共スパッタに限らず、亜鉛酸化物とガリウム酸化物の混合物をターゲットとして用いてスパッタする方法や、亜鉛とガリウムの混合物をターゲットとして用いてスパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。
本実施形態では、半導体層３０と保護層４０のいずれもスパッタリング法によって形成することが好ましい。例えば、半導体層３０がＩＧＺＯからなり、保護層４０がスピネル型のガリウム亜鉛酸化物である場合、スパッタリング法のターゲットを共通して利用できるため、半導体層３０を形成した後、そのまま同一装置内で保護層４０を連続して形成することができる。これによって、装置構成を大がかりなものとせずに、簡便かつ連続的な製造が可能となる。
このようにして得られた半導体装置Ｂは、所望の装置構成とするべく、必要応じて、その他の工程を実施してもよい。例えば、各部位を形成する前の前処理工程、各部位を形成した後の表面研磨工程、ダイジング工程、リードフレーム上へのマウント工程、回路形成後のパッケージングを行う組み立て工程、ワイヤーボンディング工程、モールド封入工程等を適宜に採用することができる。
以下の実施例及び比較例により本発明を更に詳しく説明するが、本発明は以下の実施例により何ら限定されるものではない。
＜実施例１＞
図６は、実施例１の半導体装置Ｄの概略断面図である。
（半導体膜の形成）
まず、ｐ型ドープ（ホウ素ドープ）されたシリコンウエハに２００ｎｍの熱酸化膜（ＳｉＯ２）が形成された、高電導性ｐ型シリコン基板を用意した。この基板上に、α‐ＩＧＺＯ薄膜を形成させた。α‐ＩＧＺＯ薄膜は、Ｉｎ：Ｇａ：Ｚｎの原子数濃度が１：１：１となるＩｎＧａＺｎＯターゲットを用いてＲＦスパッタリング法により形成した。なお、成膜中の基板温度は１０５℃とした。
（ソース・ドレイン電極の形成）
そして、ソース・ドレイン電極となるＡｌ電極（膜厚８０ｎｍ）を、メタルマスクを用いた真空蒸着法によって成膜した。ソース・ドレイン電極の形成は、抵抗加熱型の真空蒸着装置を用いて行った。
（保護層（パッシベーション膜）の形成）
続いて、上述したα‐ＩＧＺＯ薄膜を覆うように、スピネル型のＺｎＧａ２Ｏ４薄膜を保護層として形成させ、これをパッシベーション膜とした。ＺｎＧａ２Ｏ４薄膜の形成は、α‐ＩＧＺＯ薄膜形成に用いたのと同じスパッタ装置を用い、ＺｎＯターゲットとＧａ２Ｏ３ターゲットを同時にスパッタするコスパッタによって行った。ターゲット出力を制御してＺｎとＧａの組成比が１：２となるように制御し、１９０℃の基板加熱を行うことでＺｎＧａ２Ｏ４はスピネル型の結晶構造となる。特に、スパッタガスについて、半導体層の形成には通常水素３％を含んだＡｒを用いることが多いが、本実施例ではパッシベーション膜の形成であるので、水素を含有しないＡｒガスを用いた。それと同時に、反応性ガスとして酸素をＡｒに対して体積比１０％の割合で導入した。これによって、水素や酸素欠損がないように制御した。そして、背圧１×１０－４Ｐａ以下、成膜圧力０．２２Ｐａ、成膜温度１９０℃の条件で成膜した。これによって、図６に示す構造を有する半導体装置Ｄを作製した。
図７は、実施例１のＳＩＭＳ測定結果のグラフである。
得られた半導体装置の構造確認は、ＸＲＤ（Ｘ線回折法）によるθ－２θ測定及び二次イオン質量分析法（ＳＩＭＳ）により行った。その結果を図７に示す。これにより、ＺｎＧａ２Ｏ４薄膜がスピネル型のＺｎＧａ２Ｏ４薄膜であることや、パッシベーション膜の水素含有量が１×１０２１ａｔｍ／ｃｃ以下であることを確認した。
＜比較例１＞
パッシベーション膜を形成しなかった点以外は、実施例１と同様にして半導体装置を作製した。
＜評価方法＞
得られた半導体装置について、薄膜トランジスタ（ＴＦＴ）としての電気的特性を、半導体パラメータアナライザー（４２００－ＳＣＳ、ＫＥＩＴＨＬＥＹ社製）を用いて評価した。具体的には、ゲート電極をＳｉ基板、ソース・ドレイン電極をＡｌ電極として、以下のバイアスストレス耐性を評価した。
（１）正バイアスストレス耐性（Positive Bias Stress；ＰＢＳ）
ゲート電極に、＋２０Ｖを、０秒、１０秒、１００秒、１０００秒で印加し、それぞれの伝達特性を測定した。
（２）負バイアスストレス耐性（Negative Bias Stress；ＮＢＳ）
ゲート電極に、－２０Ｖを、０秒、１０秒、１００秒、１０００秒で印加し、それぞれの伝達特性を測定した。
（３）光照射下負バイアスストレス耐性（Negative Bias Illumination Stress；ＮＢＩＳ）
ゲート電極に、－２０Ｖを、０秒、１０秒、１００秒、１０００秒で印加し、白色光（照射条件：１０００ルクス）を照射して、それぞれの伝達特性を測定した。
図８は、実施例１のＰＢＳテストのグラフであり、図９は、実施例１のＮＢＳテストのグラフであり、図１０は、実施例１のＮＢＩＳテストのグラフである。
図８～図１０より、実施例１の半導体装置は、０秒～１０００秒にわたりシフトが少なく、トランジスタとして優れた移動度であることが確認された。そして、実施例１の半導体装置は、成膜温度が低く、成膜速度も早い製造方法により作製可能であり、かつ、不純物含有量が少ないことから優れた半導体特性を有することも確認された。
図１１は、比較例１のＰＢＳテストのグラフであり、図１２は、比較例１のＮＢＳテストのグラフである。
図１１、図１２より、比較例１の半導体装置は、０秒～１０００秒にわたりシフトが大きく、半導体特性として劣っていることが確認された。また、比較例１のＮＢＩＳテストについては、測定中に半導体装置が破損したために、計測不可能であった。
１０…第１の電極、２０…第２の電極、３０…半導体層、４０…保護層、５０…基板、６０…第３の電極、７０…絶縁層、８０…プール壁、９０…参照電極、Ａ，Ｂ…半導体装置、Ｃ…ｐＨセンサ、Ｓ…溶液

Claims (14)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極とに接する半導体層と、
    前記半導体層の表面の少なくとも一部を被覆する保護層と、を有し、
    前記保護層は、スピネル型のＺｎＧａ ２ Ｏ ４ であり、
    前記半導体層には水素がドープされており、
    前記保護層は水素を実質的に含有しない、半導体装置。
  2. 前記半導体層が、Ｉｎ、Ｇａ及びＺｎを含む酸化物である、
    請求項１に記載の半導体装置。
  3. 前記半導体層が、ＩｎＧａＺｎＯ４である、
    請求項１又は２に記載の半導体装置。
  4. 前記保護層は、パッシベーション機能を有する、
    請求項１～３のいずれか一項に記載の半導体装置。
  5. 前記保護層の膜厚が、４０ｎｍ以上である、
    請求項１～４のいずれか一項に記載の半導体装置。
  6. 基板をさらに有する、
    請求項１～５のいずれか一項に記載の半導体装置。
  7. 前記基板は、ガラス、樹脂、シリコン、及びこれらの組み合わせからなる群より選ばれる１種である、
    請求項６に記載の半導体装置。
  8. 前記基板は、可撓性を有する、
    請求項６又は７に記載の半導体装置。
  9. 請求項１～８のいずれか一項に記載の半導体装置であって、
    前記半導体層に接する絶縁層と、
    前記絶縁層を介して前記半導体層と対向して設けられた第３の電極と、
    を更に有し、
    前記第１の電極をソース電極として、前記第２の電極をドレイン電極として、前記第３の電極をゲート電極として、それぞれ有するトランジスタである、半導体装置。
  10. 請求項１～９のいずれか一項に記載の半導体装置を備える、ｐＨセンサ。
  11. 請求項１～９のいずれか一項に記載の半導体装置を備える、バイオセンサ。
  12. 請求項１～９のいずれか一項に記載の半導体装置の製造方法であって、
    スパッタリングによって前記保護層を形成する工程を含む、
    半導体装置の製造方法。
  13. 前記保護層を形成する工程は、２００℃以下で行われる、
    請求項１２に記載の半導体装置の製造方法。
  14. 前記半導体層を形成した後に、前記半導体層を形成したチャンバーと同一のチャンバー内で、前記保護層を形成する工程を行う、
    請求項１２又は１３に記載の半導体装置の製造方法。
JP2021501397A 2019-02-25 2019-02-25 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法 Active JP7147953B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/007093 WO2020174540A1 (ja) 2019-02-25 2019-02-25 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020174540A1 JPWO2020174540A1 (ja) 2021-12-02
JP7147953B2 true JP7147953B2 (ja) 2022-10-05

Family

ID=72240008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501397A Active JP7147953B2 (ja) 2019-02-25 2019-02-25 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220034837A1 (ja)
JP (1) JP7147953B2 (ja)
TW (1) TWI815991B (ja)
WO (1) WO2020174540A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102813570B1 (ko) * 2021-05-26 2025-05-27 가부시키가이샤 니콘 반도체 장치, 전자 디바이스, pH 센서, 바이오 센서, 반도체 장치의 제조 방법, 및 전자 디바이스의 제조 방법
WO2025215780A1 (ja) * 2024-04-11 2025-10-16 株式会社ニコン 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056540A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016074580A (ja) 2014-02-21 2016-05-12 株式会社半導体エネルギー研究所 半導体膜、トランジスタ及び半導体装置、並びに表示装置、電子機器
JP2017118106A (ja) 2015-12-18 2017-06-29 株式会社半導体エネルギー研究所 半導体装置
WO2018025647A1 (ja) 2016-08-03 2018-02-08 株式会社ニコン 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214805B1 (en) * 1985-08-29 1993-05-26 Matsushita Electric Industrial Co., Ltd. Sensor using a field effect transistor and method of fabricating the same
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
TWI302197B (en) * 2006-01-04 2008-10-21 Univ Nat Yunlin Sci & Tech Reference ph sensor, the preparation and application thereof
GB0811962D0 (en) * 2008-06-30 2008-07-30 Imp Innovations Ltd Improved fabrication method for thin-film field-effect transistors
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
US8685803B2 (en) * 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8698152B2 (en) * 2010-05-24 2014-04-15 Sharp Kabushiki Kaisha Display panel and thin film transistor substrate
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9064965B2 (en) * 2012-02-24 2015-06-23 Rutgers, The State University Of New Jersey Zinc oxide-based thin film transistor biosensors with high sensitivity and selectivity
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
JP6372848B2 (ja) * 2014-03-28 2018-08-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
CN105140234B (zh) * 2015-07-28 2018-03-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108604604B (zh) * 2016-04-21 2021-05-07 Tdk株式会社 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
WO2019131137A1 (ja) * 2017-12-28 2019-07-04 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算器の故障判断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056540A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016074580A (ja) 2014-02-21 2016-05-12 株式会社半導体エネルギー研究所 半導体膜、トランジスタ及び半導体装置、並びに表示装置、電子機器
JP2017118106A (ja) 2015-12-18 2017-06-29 株式会社半導体エネルギー研究所 半導体装置
WO2018025647A1 (ja) 2016-08-03 2018-02-08 株式会社ニコン 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI815991B (zh) 2023-09-21
JPWO2020174540A1 (ja) 2021-12-02
US20220034837A1 (en) 2022-02-03
WO2020174540A1 (ja) 2020-09-03
TW202102697A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
Liang et al. Recent progress of deep ultraviolet photodetectors using amorphous gallium oxide thin films
KR102107592B1 (ko) 반도체 장치
US20240201125A1 (en) SEMICONDUCTOR APPARATUS, ELECTRONIC DEVICE, pH SENSOR, BIOSENSOR, PRODUCTION METHOD FOR SEMICONDUCTOR APPARATUS, AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
US10749035B2 (en) Semiconductor device, pH sensor, biosensor, and manufacturing method for semiconductor device
US7868326B2 (en) Field effect transistor
TWI427795B (zh) Field-effect transistor and field-effect transistor manufacturing method
KR20110005217A (ko) 전자소자와 그 제조방법, 표시장치, 및 센서
TW201438243A (zh) 半導體裝置
US20120286265A1 (en) Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TW201834257A (zh) 晶質氧化物半導體薄膜、積層體之製造方法、薄膜電晶體、薄膜電晶體之製造方法、電子機器、車載用顯示裝置
KR20150105527A (ko) 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
JP7147953B2 (ja) 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法
US9917205B2 (en) Oxide semiconductor thin film, thin film transistor, manufacturing method and device
JP5857432B2 (ja) 薄膜トランジスタの製造方法
US9035294B2 (en) Transistors, methods of manufacturing the same, and electronic devices including transistors
JP2012186383A (ja) 薄膜トランジスタの製造方法
KR20100010888A (ko) Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20120118171A (ko) 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법
JP6087668B2 (ja) 半導体装置の作製方法
CN115136323B (zh) 晶体管、电子装置及晶体管之制造方法
KR101319572B1 (ko) 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250