KR20120118171A - 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법 - Google Patents

마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120118171A
KR20120118171A KR1020110035588A KR20110035588A KR20120118171A KR 20120118171 A KR20120118171 A KR 20120118171A KR 1020110035588 A KR1020110035588 A KR 1020110035588A KR 20110035588 A KR20110035588 A KR 20110035588A KR 20120118171 A KR20120118171 A KR 20120118171A
Authority
KR
South Korea
Prior art keywords
passivation layer
layer
oxide
semiconductor device
electronic device
Prior art date
Application number
KR1020110035588A
Other languages
English (en)
Inventor
이상렬
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020110035588A priority Critical patent/KR20120118171A/ko
Publication of KR20120118171A publication Critical patent/KR20120118171A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

전자 장치는, 기판; 상기 기판상에 위치하며 적어도 부분적으로 외부에 노출된 산화물 반도체 층을 포함하는 반도체 소자; 및 상기 산화물 반도체 층의 노출된 부분을 덮도록 상기 반도체 소자상에 위치하며 마그네슘(Mg)이 포함된 산화물 절연체로 이루어지는 패시배이션(passivation) 층을 포함할 수 있다. 산화 마그네슘(MgOx) 등 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션 층을 이용함으로써, 반도체 소자의 산화물 반도체 층에 대한 수분 및/또는 가스 투과를 차단할 수 있으며 가시광선의 투과율을 높일 수 있다. 그 결과, 반도체 소자의 특성이 개선되는 이점이 있다.

Description

마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법{ELECTRONIC DEVICE HAVING PASSIVATION LAYER INCLUDING MAGNESIUM OXIDE AND METHOD FOR FABRICATING THE SAME}
실시예들은 마그네슘 산화물 패시배이션(passivation) 층을 갖는 전자 장치 및 그 제조 방법에 대한 것이다.
유기 발광 다이오드(Organic Light Emitting Diode; OLED) 또는 액정 표시 장치(Liquid Crystal Display; LCD) 등과 같은 디스플레이(display) 장치는 구동 및 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor; TFT)를 구비한다. 일 예로, 박막 트랜지스터는 게이트 전극, 게이트 전극상의 게이트 절연막, 게이트 절연막상에 위치하는 채널층, 및 채널층상의 소스 전극과 드레인 전극으로 구성된 하부 게이트-탑 컨택 구조(bottom gate-top contact configuration)를 가질 수 있다. 또한, 박막 트랜지스터의 상부에는 보호막이 구비될 수도 있다.
박막 트랜지스터에 있어서, 채널층은 실리콘(Si)을 포함하는 산화물, 아연(Zn)을 포함하는 산화물 또는 유기물 등으로 이루어질 수 있다. 이중 산화아연(ZnO) 채널층을 갖는 박막 트랜지스터는 낮은 소비 전력, 높은 구동 성능, 및 빠른 응답 속도의 장점을 가지고 있다. 또한, 저렴한 비용 및 기존의 실리콘 기술을 기반으로 한 제조 공정을 이용할 수 있는 제조 공정의 용이성으로 인하여 산화아연 채널층을 갖는 산화물 트랜지스터에 대해 활발히 연구가 진행되고 있다.
이러한 산화물 트랜지스터를 상용화하기 위해서는 장치의 수명에 관한 문제를 극복해야 하는데, 높은 산소 투과율(Oxygen Transmission Rate; OTR) 또는 수분 투과율(Water Vapor Transmission Rate; WVTR)이 산화물 트랜지스터를 디스플레이 분야에 응용하는데 걸림돌이 되고 있다. 이를 해결하기 위하여, OLED에서는 대기에 존재하는 수분과 산소의 투습으로부터 트랜지스터를 보호하기 위한 패시배이션(passivation)이 적용되고 있다. 이러한 패시배이션 방법에는 실리콘 산화물 또는 유기물을 사용한 박막 방식이 일반적으로 적용되고 있다.
현재까지 알려져 있는 패시배이션 박막용 물질 중, 알루미늄(Al)은 식품과 의료 포장 분야에서 가스 차단막으로 널리 사용되어 왔다. 또한, 실리콘 산화물(SiOx) 및 알루미늄 산화물(AlOx)의 투명한 가스 차단 박막은 전자레인지의 사용 및 내용물의 시각적 확보가 가능한 포장 응용을 위해 개발되어 왔다. 최근에는 알루미늄 산화질화물(AlOxNy), 실리콘 질화물(SiNx) 및 실리콘 산화질화물(SiOxNy)과 같이 투명한 질화물 또는 질산 등의 박막을 패시배이션에 이용함으로써 낮은 수분 투과율 및 산소 투과율의 달성을 도모하고 있다.
이에 따라, 트랜지스터의 패시배이션 박막으로 SiOx 또는 AlOx에 비해 상대적으로 치밀한 구조를 갖는 AlOxNy 및 SiOxNy 등의 산화질화막들을 투명한 가스 차단막으로 사용하기 위한 스퍼터링(sputtering) 또는 플라즈마를 이용한 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PE-CVD) 공정 등이 연구되어 오고 있다. 그러나, 이상에서 기재한 차단막들은 디스플레이 산업에 적용하기에는 어려울 정도의 높은 수분 투과율을 갖고 있는 것으로 알려져 있다.
본 발명의 일 측면에 따르면, 수분 및/또는 산소 투과를 막기 위해 매우 낮은 수분 및/또는 산소 투과율을 갖는 패시배이션(passivation) 층을 이용함으로써 반도체 소자로 침투하는 산소, 수분 및 불순물 등의 투과를 억제할 수 있는 전자 장치 및 이의 제조 방법을 제공할 수 있다.
일 실시예에 따른 전자 장치는, 기판; 상기 기판상에 위치하며 적어도 부분적으로 외부에 노출된 산화물 반도체 층을 포함하는 반도체 소자; 및 상기 산화물 반도체 층의 노출된 부분을 덮도록 상기 반도체 소자상에 위치하며 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션(passivation) 층을 포함할 수 있다.
일 실시예에 따른 전자 장치의 제조 방법은, 적어도 부분적으로 외부에 노출된 산화물 반도체 층을 포함하는 반도체 소자를 기판상에 제공하는 단계; 및 상기 산화물 반도체 층의 노출된 부분을 덮도록, 상기 반도체 소자상에 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션 층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 측면에 따른 전자 장치는, 산화 마그네슘(MgOx) 등 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션(passivation) 층을 이용함으로써, 반도체 소자의 산화물 반도체 층에 대한 수분 및/또는 가스 투과를 차단할 수 있으며 가시광선의 투과율을 높일 수 있다. 그 결과, 반도체 소자의 특성이 개선되는 이점이 있다.
도 1은 일 실시예에 따른 전자 장치의 사시도이다.
도 2a 내지 2e는 일 실시예에 따른 전자 장치의 제조 방법의 각 단계를 나타내는 사시도이다.
도 3은 종래의 박막 트랜지스터(Thin Film Transistor; TFT)의 전압-전류 특성을 나타내는 그래프이다.
도 4a 및 4b는 일 실시예에 따른 전자 장치로서 산화 마그네슘(MgOx) 패시배이션(passivation) 층이 적용된 TFT의 전압-전류 특성을 나타내는 그래프들이다.
도 5는 일 실시예에 따른 전자 장치로서 산화 마그네슘 패시베이션 층이 적용된 TFT의 전압-전류 특성을 나타내는 또 다른 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 몇몇 실시예들에 대하여 상세히 설명한다.
일 실시예에 따른 전자 장치는, 기판, 기판상에 형성되며 산화물 반도체 층을 갖는 반도체 소자 및 상기 반도체 소자상에 위치하는 패시배이션(passivation) 층을 포함할 수 있다. 반도체 소자에서 산화물 반도체 층은 적어도 부분적으로 외부에 노출될 수 있으며, 패시배이션 층은 산화물 반도체 층의 노출된 부분을 덮도록 위치할 수 있다. 패시배이션 층으로 인하여, 산화물 반도체 층으로 침투하는 산소, 수분 및 불순물 등의 투과를 억제할 수 있어 반도체 소자의 특성을 개선할 수 있다. 패시배이션 층은 마그네슘(Mg)을 포함하는 산화물 절연체로 이루어질 수 있으며, 이에 대해서는 상세히 후술한다.
도 1을 참조하면, 일 실시예에 따른 전자 장치는 패시배이션 층을 갖는 박막 트랜지스터(Thin Film Transistor; TFT)일 수 있다. TFT는 기판(100), 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14a), 드레인 전극(14b) 및 패시배이션 층(15)을 포함할 수 있다. 도 1에 도시된 각 구성요소의 형상은 예시적인 것으로서, 다른 실시예에서 TFT의 각 구성요소는 도 1에 도시된 것과 상이한 형상일 수도 있다.
도 1은 게이트 전극이 하부에 위치하는 하부 게이트(bottom gate) 방식의 TFT를 도시하나, 이는 예시적인 것으로서, 다른 실시예에서 TFT는 상부 게이트(top gate) 방식으로 구성될 수도 있다. 또한, 본 명세서에 기재된 실시예들에서 전자 장치는 TFT를 기준으로 설명되나, 이는 예시적인 것으로서, 실시예들에 따른 전자 장치는 TFT에 한정되는 것은 아니다. 예를 들어, 실시예들에 따른 전자 장치는 태양 전지(solar cell), 식품 포장 용기 등 산화물 반도체를 포함하는 다른 상이한 장치일 수 있으며, 특정 용도 또는 구성을 갖는 장치로 한정되지 않는다.
게이트 전극(11)은 기판(100)상에 위치할 수 있다. 이때, 기판(100)은 실리콘(Si), 유리, 유기물, 폴리머(polymer) 또는 다른 적당한 물질을 하나 이상 포함하여 이루어질 수 있다. 게이트 전극(11)은 금속 또는 다른 적당한 도전 물질로 이루어질 수 있다. 또한, 게이트 전극(11)상에는 게이트 절연막(12)이 위치할 수 있다. 게이트 절연막(12)은 산화 실리콘(SiO2) 등 절연 물질로 이루어질 수 있다.
게이트 절연막(12)상에는 산화물 반도체로 이루어지는 채널층(13)이 위치할 수 있다. 채널층(13)은 소스 전극(14a)과 드레인 전극(14b) 사이에 전자가 이동하는 채널을 형성하기 위한 층이다. 채널층(13)은 아연(Zn)을 포함하는 산화물 반도체로 이루어질 수 있다. 또한, 채널층(13)은 실리콘(Si), 게르마늄(Ge), 인듐(In), 주석(Sn), 티타늄(Ti), 갈륨(Ga), 붕소(B), 하프늄(Hf), 지르코늄(Zr) 및 알루미늄(Al) 중의 하나 이상의 물질이 더 포함된 산화물 반도체로 이루어질 수도 있다. 예컨대, 채널층(13)은 인듐갈륨아연산화물(InGaZnO; IGZO)로 이루어질 수도 있으나 이에 한정되는 것은 아니다.
채널층(13)의 양쪽에는 서로 이격된 소스 전극(14a) 및 드레인 전극(14b)이 각각 채널층(13)과 접촉하여 위치할 수 있다. 또한, 소스 전극(14a), 채널층(13) 및 드레인 전극(14b)은 적어도 부분적으로 게이트 절연막(12)과 접촉하여 위치할 수 있다. 소스 전극(14a) 및 드레인 전극(14b)은, 게이트 전극(11)과 마찬가지로 금속 또는 다른 적당한 도전 물질을 포함하여 이루어질 수 있다.
패시배이션 층(15)은 반도체 소자인 TFT에서 산화물 반도체 층에 해당하는 채널층(13)을 덮도록 위치할 수 있다. 패시배이션 층(15)은 마그네슘(Mg)을 포함하는 산화물 절연체로 이루어질 수 있다. 또한, 패시배이션 층(15)은 실리콘(Si), 게르마늄(Ge), 주석(Sn), 티타늄(Ti), 갈륨(Ga), 붕소(B), 알루미늄(Al), 아연(Zn) 또는 다른 적당한 물질 중 하나 이상을 더 포함할 수도 있다. 예를 들어, 패시베이션 층(15)은 산화 마그네슘(MgOx), 마그네슘 아연 산화물(Mg-ZnO; MZO) 또는 마그네슘 실리콘 산화물(Mg-SiOx; MSO)로 이루어질 수도 있으나 이에 한정되는 것은 아니다.
패시배이션 층(15)은 채널층(13)으로 침투하는 산소, 수분 및 불순물 등의 투과를 억제함으로써 채널층(13)을 보호할 수 있으며, 그 결과 TFT의 특성을 개선할 수 있다. 일 예로, IGZO로 이루어지는 채널층(13)상에 MgOx로 이루어지는 패시배이션 층(15)을 형성하였을 경우, 채널층(13)의 전기적 트랜지스터 특성이 개선될 수 있다. 또한, 채널층(13) 및 패시배이션 층(15)의 구성 물질로 본 명세서에서 기재한 다른 물질을 사용하는 경우에도 유사한 특성을 기대할 수 있다.
일 실시예에서, 패시배이션 층(15)은 마그네슘(Mg) 원자에 실리콘(Si), 게르마늄(Ge), 주석(Sn), 티타늄(Ti), 갈륨(Ga), 붕소(B), 알루미늄(Al), 아연(Zn) 등 다른 하나 이상의 물질이 더 포함된 산화물 절연체로 이루어질 수 있다. 이때, 마그네슘(Mg) 원자에 대한 다른 추가 원자의 조성비는 약 0.001 중량%(wt%) 내지 약 30wt%일 수도 있다. 패시배이션 층(15)에서 실리콘(Si) 원자의 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져, 이동도(mobility)는 낮아질 수 있으나 반도체 소자의 안정성은 더 좋아질 수 있다. 또한, 일 실시예에서 패시배이션 층(15)의 캐리어 농도는 약 101/cm3 내지 약 1012/cm3 일 수도 있다.
일 실시예에서, 패시배이션 층(15)에는 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네슘(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 II족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 III족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 IV족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 V족 원소, 또는 란타늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
또한 일 실시예에서는, 패시배이션 층(15)상에 하나 이상의 다른 상이한 물질의 층이 위치하여 다층 막을 구성할 수도 있다. 예를 들어, 패시배이션 층(15)상에 산화 실리콘(SiOx), 질화 실리콘(SiNx), 폴리메틸메타크릴레이트(polymethylmetacrylate; PMMA), 또는 다른 적당한 물질로 이루어지는 층이 하나 이상 위치할 수도 있다.
이상과 같이 구성된 TFT는, 마그네슘(Mg)을 포함하는 산화물 절연체로 이루어지는 패시배이션 층(15)이 산화물 반도체로 이루어지는 채널층(13)을 덮고 있으므로, 종래의 TFT에 비해 높은 전자 이동도를 가지며, 생산 단가가 낮은 이점이 있다. 또한, 패시배이션 층(15)의 제조 공정은 상온에서도 수행 가능하므로 공정을 용이하게 할 수 있다. 따라서 상기 TFT는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 등 평판 디스플레이(display)의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 장치에 적용될 수 있다.
도 2a 내지 도 2e는 일 실시예에 따른 전자 장치로서 패시배이션 층을 갖는 TFT의 제조 방법의 각 단계를 도시한 사시도이다.
도 2a를 참조하면, 기판(100)상에 게이트 전극(11)을 형성할 수 있다. 예를 들어, 게이트 전극(11)은, 전도성 물질로 이루어진 박막을 기판(100)상에 증착하고 광노광(photolithography) 공정, 인쇄(printing) 공정 및/또는 리프트오프(lift-off) 공정을 이용하여 이를 부분적으로 제거함으로써 형성될 수도 있다.
도 2b를 참조하면, 게이트 전극(11)이 형성된 기판(100)상에 게이트 절연막(12)을 형성할 수 있다. 예를 들어, 게이트 절연막(12)은 스퍼터링(sputtering) 공정, 펄스 레이저 증착(Pulsed Laser Deposition; PLD) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정 등에 의하여 형성될 수도 있다. 게이트 절연막(12)은 게이트 전극(11)을 완전히 덮는 형태로 위치할 수도 있다.
도 2c를 참조하면, 게이트 절연막(12)상에 채널층(13)을 형성할 수 있다. 채널층(13)은 추후 형성될 소스 전극 및 드레인 전극 사이에 전자가 이동하는 채널 영역을 형성하기 위한 층이다. 채널층(13)은 실리콘 혹은 아연을 포함하는 산화물 반도체로 이루어질 수 있다. 예를 들어, 채널층(13)은 IGZO로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 채널층(13)은 PLD 공정, 스퍼터링 공정, 인쇄 공정, 습식 용액 공정 또는 다른 적당한 공정에 의하여 형성될 수 있다.
도 2d를 참조하면, 게이트 전극(11), 게이트 절연막(12) 및 채널층(13)이 형성된 기판(100)상에 서로 이격된 소스 전극(14a) 및 드레인 전극(14b)을 형성할 수 있다. 소스 전극(14a) 및 드레인 전극(14b)은 채널층(13)과 접촉하여 각각 채널층(13)의 양쪽에 위치할 수 있다. 소스 전극(14a) 및 드레인 전극(14b)은 전도성 물질로 이루어진 박막을 기판(100) 전면에 형성하고 광노광 공정 또는 리프트오프 공정에 의해 이를 부분적으로 제거함으로써 형성될 수 있다. 예를 들어, 소스 전극(14a) 및 드레인 전극(14b)은 이온빔 증착법, 열 증착법 등을 이용하여 형성될 수 있다.
도 2e를 참조하면, 채널층(13)상에 패시배이션 층(15)을 형성할 수 있다. 패시배이션 층(15)은 채널층(13)의 노출된 부분을 덮도록 형성될 수 있다. 패시배이션 층(15)은 용액 공정, PLD 공정, 진공 증착(vacuum process) 공정, 화학기상증착(Chemical Vapor Deposition; CVD) 또는 플라즈마를 이용한 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PE-CVD) 공정, 스퍼터링 공정, 전자빔 증착법(electron beam deposition), 졸-겔법(sol-gel), 이온 도금(ion plating) 공정, 또는 다른 적당한 방법에 의하여 형성될 수 있다.
일 예로, 기판(100), 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14a) 및 드레인 전극(14b)을 포함하는 트랜지스터 구조 위에 마그네슘(Mg)이 포함된 타겟(target)을 이용하여 MgOx로 이루어지는 패시배이션 층(15)을 형성할 수 있다. 일 실시예에서, 타겟에는 약 33 wt%의 마그네슘이 포함될 수 있으나 이에 한정되는 것은 아니다. 패시배이션 층(15)으로서의 MgOx 박막은 상온에서 증착될 수 있다. 예를 들어, MgOx 박막은 약 10℃ 내지 약 500℃의 공정 온도에서 형성될 수도 있다.
패시배이션 층(15)의 형성을 위하여, 챔버 내의 타겟 홀더(target holder)에 타겟을 장착하고, 타겟으로부터 이격된 위치에 트랜지스터 구조를 위치시킬 수 있다. 예컨대, 타겟 표면으로부터 수직한 방향으로 약 8cm 떨어진 곳에 트랜지스터가 형성된 p-형(p-type) 실리콘(Si) 기판을 위치시킬 수 있다. MgOx 박막의 증착은 질소(N2) 및/또는 산소(O2) 분위기에서 진행될 수 있다. 이때, 공정 압력은 약 100 mTorr 내지 약 500 mTorr일 수 있다. 또한, 타겟에는 약 50 W 내지 약 200 W의 전력이 인가될 수 있다. 전력이 타겟에 인가되면 타겟의 구성 물질이 기화되어 기판상에 박막 형태로 증착될 수 있다. 증착시 박막 두께를 균일하게 하기 위해 기판을 회전시킬 수도 있다. 또는, 타겟에 레이저를 조사함으로써 기판상에 박막을 증착할 수도 있다.
다음으로 증착된 MgOx 박막을, 광노광 공정을 이용하여 패터닝(patterning) 함으로써 패시배이션 층(15)을 형성할 수 있다. 이때 패시배이션 층(15)은 트랜지스터 구조에서 채널층(13)의 노출된 부분을 덮도록 패터닝될 수 있다. 예를 들어, 채널층(13)의 노출된 부분이 약 250 ㎛의 길이 및 약 50 ㎛의 너비를 갖는 직사각형 형상일 경우, 패시배이션 층(15)은 채널층(13)의 노출된 부분 위에 약 270 ㎛의 길이 및 약 60 ㎛의 너비를 갖는 직사각형 형상으로 형성될 수 있다. 그러나, 전술한 패시배이션 층(15)의 형상 및 크기는 예시적인 것으로서, 패시배이션 층(15)의 형상 및 크기는 반도체 소자에서 패시배이션하고자 하는 영역의 형상 및 크기에 따라 적절히 결정될 수 있다.
한편, 전자빔 증착법에 의하여 패시배이션 층(15)을 형성하는 경우, 전기장 및 자기장에 의하여 가속되는 전자빔을 MgOx로 이루어지는 증착 재료에 충돌시켜 증착 재료를 가열 및 증발시킴으로써, MgOx로 이루어지는 패시배이션 층(15)을 형성할 수도 있다.
패시배이션 층(15)은 다양한 방법으로 제조될 수 있으며, 패시배이션 층(15)의 증착 장비에 인가되는 전압 및 전류, 증착 온도, 산소 유량, 재료 순도 등에 따라 패시배이션 층(15)의 막 특성이 상이해질 수 있다. 일 예로, 스퍼터링 공정에 의해 형성된 패시배이션 층(15)은 치밀하며 결정 배향에 유리한 특성을 지닌다. 또한, 증발되는 입자를 이온화하여 성막시키는 이온 도금 공정에 의해 패시배이션 층(15)을 형성하는 경우, 패시배이션 층(15)의 밀착성 및 결정성이 좋으며 증착을 고속으로 할 수 있는 장점이 있다.
한편, 이상과 같이 제조된 TFT에 열처리 공정이 추가적으로 수행될 수도 있다. 예를 들어, 상기 TFT는 약 350℃ 이하의 공정 온도와 질소 및/또는 산소 분위기에서 약 1시간 간의 열처리 공정을 거칠 수 있다. 열처리 공정에 의하여 채널층 및/또는 전극의 접촉 특성이 개선되므로, 고품위 트랜지스터의 성능을 구현하는 것이 가능하다.
도 2a 내지 2e를 참조하여 전술한 TFT의 제조 방법에서, 기판(100), 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14a), 드레인 전극(14b)을 구성하는 물질은, 도 1을 참조하여 전술한 실시예에서 대응되는 구성요소를 구성하는 물질과 동일하므로 자세한 설명을 생략한다. 또한, 전술한 TFT의 제조 방법에서 패시배이션 층(15)의 제조 공정은 MgOx로 이루어지는 패시배이션 층(15)을 기준으로 설명되었으나, 도 1을 참조하여 전술한 다른 상이한 물질로 이루어지는 패시배이션 층(15)의 경우에도 적용될 수 있음이 당업자에게 용이하게 이해될 것이다.
도 3은 패시배이션 층을 포함하지 않는 종래의 TFT의 전압-전류 특성을 나타내는 그래프이다. 상기 종래의 TFT에서 채널층은 IGZO로 구성되었다. 도 3의 각각의 그래프는 구동 초기 값, 및 약 3 ㎂의 전류 레벨 및 약 60℃의 기판 온도가 약 420분 동안 가해진 후의 값을 나타낸다.
도 4a는 일 실시예에 따른 전자 장치로서 산화 마그네슘(MgOx) 패시배이션 층이 적용된 TFT의 전압-전류 특성을 나타내는 그래프이다. 상기 TFT에서 채널층은 IGZO로 구성되었다. 도 4a의 각각의 그래프는 약 3 ㎂의 전류 레벨 및 약 60℃의 기판 온도에서 실시된 신뢰성 평가 결과를 구동 초기, 약 300분 후 및 약 420분 후의 값으로 나타낸다.
도 4b는 일 실시예에 따른 전자 장치로서 산화 마그네슘(MgOx) 패시배이션 층이 적용된 TFT의 전압-전류 특성을 나타내는 또 다른 그래프이다. 도 4b의 각각의 그래프는 약 3 ㎂의 전류 레벨 및 약 60℃의 기판 온도에서 실시된 신뢰성 평가 결과를 구동 초기, 약 60분 후, 약 120분 후 및 약 420분 후의 값으로 나타낸다. 또한, 게이트 전압을 따라 그래프에서 수평 방향으로 분산된 원형 점들은 누설 전류를 나타낸다.
도 5는 일 실시예에 따른 전자 장치로서 산화 마그네슘 패시베이션 층이 적용된 TFT의 전압-전류 특성을 나타내는 또 다른 그래프이다.
도 5는, 비정질 IGZO로 이루어지는 채널층을 산화 마그네슘 패시배이션 층이 덮고 있는 TFT를, 수분(H2O) 에 노출시키는 경우 전기적 특성 변화를 전압-전류 특성 변화 값을 통해 나타낸 것이다. 도 5의 각각의 그래프는 구동 초기 및 수분에 약 21시간 25분 동안 노출된 후의 전압-전류 특성을 나타낸다. 도시되는 바와 같이, 수분과 빠르게 반응 하는 특성을 가진 산화 마그네슘이 수산화 마그네슘으로 조성변화가 일어나 수분에 노출된 조건에서도 안정적인 전기적 특성을 나타낸다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (5)

  1. 기판;
    상기 기판상에 위치하며 적어도 부분적으로 외부에 노출된 산화물 반도체 층을 포함하는 반도체 소자; 및
    상기 산화물 반도체 층의 노출된 부분을 덮도록 상기 반도체 소자상에 위치하며 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션 층을 포함하는 것을 특징으로 하는 전자 장치.
  2. 제 1항에 있어서,
    상기 패시배이션 층은, 실리콘, 게르마늄, 주석, 티타늄, 갈륨, 붕소, 알루미늄 및 아연으로 이루어지는 그룹으로부터 선택되는 하나 이상의 물질을 더 포함하는 것을 특징으로 하는 전자 장치.
  3. 제 2항에 있어서,
    상기 패시배이션 층에서, 마그네슘에 대한 상기 하나 이상의 물질의 조성비는 0.001 wt% 내지 30 wt%인 것을 특징으로 하는 전자 장치.
  4. 제 1항에 있어서,
    상기 패시배이션 층상에 위치하며, 산화 실리콘, 질화 실리콘 및 폴리메틸메타크릴레이트로 이루어지는 그룹으로부터 선택되는 하나 이상의 물질을 포함하는 층을 더 포함하는 것을 특징으로 하는 전자 장치.
  5. 적어도 부분적으로 외부에 노출된 산화물 반도체 층을 포함하는 반도체 소자를 기판상에 제공하는 단계; 및
    상기 산화물 반도체 층의 노출된 부분을 덮도록, 상기 반도체 소자상에 마그네슘이 포함된 산화물 절연체로 이루어지는 패시배이션 층을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020110035588A 2011-04-18 2011-04-18 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법 KR20120118171A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110035588A KR20120118171A (ko) 2011-04-18 2011-04-18 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035588A KR20120118171A (ko) 2011-04-18 2011-04-18 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120118171A true KR20120118171A (ko) 2012-10-26

Family

ID=47285699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035588A KR20120118171A (ko) 2011-04-18 2011-04-18 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120118171A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018228993A1 (de) * 2017-06-12 2018-12-20 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
US10804404B2 (en) 2016-09-29 2020-10-13 Samsung Display Co; Ltd. Thin film transistor array panel and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804404B2 (en) 2016-09-29 2020-10-13 Samsung Display Co; Ltd. Thin film transistor array panel and manufacturing method thereof
WO2018228993A1 (de) * 2017-06-12 2018-12-20 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
US11107954B2 (en) 2017-06-12 2021-08-31 Osram Oled Gmbh Light-emitting diode chip, and method for manufacturing a light-emitting diode chip

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
US8158974B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
KR101612130B1 (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP6148311B2 (ja) 電子装置
KR101263538B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI566414B (zh) Thin film transistor and manufacturing method thereof
CN110767745A (zh) 复合金属氧化物半导体及薄膜晶体管与应用
US20150111340A1 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
TW201234593A (en) Semiconductor device
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
CN112582466A (zh) 一种金属氧化物半导体及薄膜晶体管与应用
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
KR100990217B1 (ko) 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
KR20120118171A (ko) 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법
TW201834248A (zh) 半導體元件
KR101239231B1 (ko) 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법
KR20110133317A (ko) 실리콘을 포함하는 산화물 반도체 박막 트랜지스터
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR20160101904A (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP2796589B1 (en) Method of manufacturing an organic light-emitting display
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application