CN116491245A - 一种逻辑芯片及电子设备 - Google Patents

Abstract

本申请的实施例提供一种逻辑芯片及电子设备，涉及逻辑运算领域，可在同一基片上同时实现具有NAND功能的磁畴壁逻辑器件和具有NOR功能的磁畴壁逻辑器件，更适合工业应用。该逻辑芯片，包括多个磁畴壁逻辑器件，磁畴壁逻辑器件包括设置在基片上的输入极、偏置极以及输出极，其中输入极以及偏置极通过连接区域连接输出极；输入极或偏置极的磁化方向经连接区域后在输出极输出相反的磁化方向；多个磁畴壁逻辑器件中的一部分磁畴壁逻辑器件的偏置极具有第一磁化方向，另一部分磁畴壁逻辑逻辑器件的偏置极具有第二磁化方向；其中第一磁化方向与第二磁化方向相反。

Description

一种逻辑芯片及电子设备 技术领域

本申请涉及逻辑运算领域，尤其涉及一种逻辑芯片及电子设备。

背景技术

在计算机中，逻辑运算是最基本的运算，需要被大量调用。目前传统的基于晶体管(如complementary metal oxide semiconductor，CMOS)的逻辑器件具有非常大的静态和动态能耗。最新研究表明，磁畴壁逻辑器件作为磁逻辑器件的优秀代表，除了速度快，具有较低的动态能耗和没有静态能耗外，由于其逻辑功能的实现不需要外加磁场，可以进行纳米尺度级的微缩，可将不同磁畴壁逻辑器件进行串联等优异特性而备受关注。但目前在同一基片上制作的所有磁畴壁逻辑器件仅能实现单一的与非(not and，NAND)功能或者或非(not or，NOR)功能，不适于工业应用。

发明内容

本申请提供一种逻辑芯片及电子设备，可在同一基片上同时实现具有NAND功能的磁畴壁逻辑器件和具有NOR功能的磁畴壁逻辑器件，更适合工业应用。

第一方面，提供一种逻辑芯片，包括多个磁畴壁逻辑器件，其中该磁畴壁逻辑器件包括设置在基片上的输入极、偏置极以及输出极，其中输入极以及偏置极通过连接区域连接所述输出极；其中，所述输入极或所述偏置极的磁化方向经所述连接区域后在所述输出极输出相反的磁化方向；多个磁畴壁逻辑器件中的一部分磁畴壁逻辑器件的偏置极具有第一磁化方向，另一部分磁畴壁逻辑逻辑器件的偏置极具有第二磁化方向；其中第一磁化方向与第二磁化方向相反。这样，以磁畴壁逻辑器件具有两个输入极为例，当磁化磁场使得一个磁畴壁逻辑器件的偏置极的磁化方向为第一磁化方向时，代表偏置极的信号为0；在电流的推动下，磁畴壁逻辑器件的两个输入极分别输入信号1(代表第二磁化方向)和0(代表第一磁化方向)，经过连接区域，两个输入极以及偏置极的磁化方向均在输出极输出相反的磁化方向，例如对应输入信号1的输入极，输出极输出的磁化方向为第一磁化方向；对应输入信号0的输入极，输出极输出的磁化方向为第二磁化方向；对应偏置极，输出极输出的磁化方向为第二磁化方向，则最终输出极输出的磁化方向取决于多数的第二磁化方向，即输出信号为1，此时实现NAND功能。而本申请的实施例提供的方案中同一个基片上不同的磁畴壁逻辑器件的偏置极的磁化方向有两种。当磁化磁场使得另一个磁畴壁逻辑器件的偏置极的磁化方向为第二磁化方向时，代表偏置极的信号为1，在电流的推动下，另一个磁畴壁逻辑器件的两个输入极分别输入信号1(代表第二磁化方向)和0(代表第一磁化方向)，经过连接区域后输出极的磁化方向为第一磁化方向，即输出信号为0，此时实现NOR功能。从而在可在同一基片上同时实现具有NAND功能的磁畴壁逻辑器件和具有NOR功能的磁畴壁逻辑器件，更适合工业应用。

在一种可能的实现方式中，输入极的数量可以为偶数个，原因为该磁畴壁逻辑器件的基本原理是通过输入极以及偏置极的输入信号实现多数表决器，因此输入极以及 偏置极的总数需要为奇数个。磁畴壁逻辑器件包括两个输入极时，所述偏置极与所述连接区域的连接点位于两个所述输入极与所述连接区域的连接点之间。本申请的实施例中，并不限定两个输入极与偏置极的位置关系，例如，偏置极与连接区域的连接点位于两个输入极与连接区域的连接点之间，或者偏置极与连接区域的连接点位于两个输入极与连接区域的连接点的一侧。当然，可以理解的是当两个输入极之间的夹角成一定角度时，将偏置极制作在两个输入极之间可以尽量缩小器件尺寸，从而节省面积。

在一种可能的实现方式中，第一磁化方向以及第二磁化方向均垂直于基片。此时，输入极、偏置极以及输出极均为面外磁化区域，即输入极、偏置极以及输出极的磁化方向垂直于各自包含的材料层；连接区域为面内磁化区域，即连接区域的磁化方向平行于各自包含的材料层。

在一种可能的实现方式中，第一磁化方向以及第二磁化方向均平行于基片。此时，输入极、偏置极以及输出极均为面内磁化区域，即输入极、偏置极以及输出极的磁化方向平行于各自包含的材料层；连接区域为面外磁化区域，即连接区域的磁化方向垂直于各自包含的材料层。

在一种可能的实现方式中，所述一部分的所述磁畴壁逻辑器件的偏置极的磁矫顽力与所述另一部分所述磁畴壁逻辑逻辑器件的偏置极的磁矫顽力不同。例如，一个磁畴壁逻辑器件的偏置极的磁矫顽力大于另一个磁畴壁逻辑逻辑器件的偏置极的磁矫顽力。这样，在对偏置极配置磁化方向时，可以采用不同的磁场强度实现对不同磁畴壁逻辑器件的偏置极的磁化。从而实现在同一基片上不同磁畴壁逻辑器件的偏置极具有不同的磁化方向。

在一种可能的实现方式中，输入极、偏置极以及输出极均包含层叠设置的多个材料层。例如：多个材料层包括层叠设置于基片上的自旋轨道层、磁化层以及金属氧化物层。

在一种可能的实现方式中，所述连接区域包含层叠设置的多个材料层。例如：多个材料层包括设置于基片上的自旋轨道层、磁化层以及金属层。

在一种可能的实现方式中，自旋轨道层的材料包括铂、钽、钨以及包含铂、钽、钨中至少一种的合金中的一种或多种；所述磁化层的材料包括钴、铁、镍以及包含钴、铁、镍中至少一种的合金中的一种或多种。

在一种可能的实现方式中，多个磁畴壁逻辑器件中的一个所述磁畴壁逻辑器件的输出极连接另一个所述磁畴壁逻辑器件的输入极或者连接接地端。在该可能的实现方式中，可以将一个基片上的多个磁畴壁逻辑器件按照如上方式连接形成具有特定布尔逻辑的逻辑电路。

在一种可能的实现方式中，多个磁畴壁逻辑器件中的至少一个所述磁畴壁逻辑器件的输出极上设置有磁传感器。

第二方面，提供一种逻辑芯片，包括多个磁畴壁逻辑器件，其中所述磁畴壁逻辑器件包括设置在基片上的输入极、偏置极以及输出极，其中所述输入极以及所述偏置极通过第一连接区域连接所述输出极；其中，所述输入极或所述偏置极的磁化方向经所述第一连接区域后在所述输出极输出相反的磁化方向；所述多个磁畴壁逻辑器件中的一部分所述磁畴壁逻辑器件的偏置极具有第一磁化方向；所述多个磁畴壁逻辑器件 中的另一部分所述磁畴壁逻辑器件的偏置极的自由端与所述第一连接区域之间具有第二连接区域，其中，所述第二连接区域与第一连接区域之间的部分具有第二磁化方向，所述第二连接区域与所述自由端之间具有第一磁化方向；可以理解的是该自由端指偏置极上与其他结构没有连接关系的一端；其中所述第一磁化方向与第二磁化方向相反。这样，当磁化磁场使得一个磁畴壁逻辑器件的偏置极的磁化方向为第一磁化方向时，代表偏置极信号为0；在电流的推动下，两个输入极的信号1(代表第二磁化方向)和0(代表第一磁化方向)，以及偏置极的信号0，经过第一连接磁化区域后输出端输出的磁化方向为第二磁化方向，即输出信号为1，此时实现NAND功能。而在另一个磁畴壁逻辑器件的偏置极添加第二连接区域后，磁化磁场使得偏置极的自由端与第二连接区域之间具有第一磁化方向时，代表偏置极信号为0；经第二连接区域后，偏置极在第二连接区域与第一连接区域之间具有第二磁化方向，代表偏置极信号为1；在电流的推动下，两个输入极的信号1(代表第二磁化方向)和0(代表第一磁化方向)，以及偏置极的信号1，经过第一连接区域后在输出极输出的磁化方向为第一磁化方向，即输出信号为0，此时实现NOR功能。从而在可在同一基片上同时实现具有NAND功能的磁畴壁逻辑器件和具有NOR功能的磁畴壁逻辑器件，更适合工业应用。

在一种可能的实现方式中，并不限定输入极的数量，例如，输入极的数量可以为偶数个，原因为该磁畴壁逻辑器件的基本原理是通过输入极以及偏置极的输入信号实现多数表决器，因此输入极以及偏置极的总数需要为奇数个。磁畴壁逻辑器件包括两个输入极时，所述偏置极与所述第一连接区域的连接点位于两个所述输入极与所述第一连接区域的连接点之间。本申请的实施例中，并不限定两个输入极与偏置极的位置关系，例如，偏置极与第一连接区域的连接点位于两个输入极与第一连接区域的连接点之间，或者偏置极与第一连接区域的连接点位于两个输入极与第一连接区域的连接点的一侧。当然，可以理解的是当两个输入极之间的夹角成一定角度时，将偏置极制作在两个输入极之间可以尽量缩小器件尺寸，从而节省面积。

在一种可能的实现方式中，第一磁化方向以及第二磁化方向均垂直于基片；或者，第一磁化方向以及第二磁化方向均平行于基片。

在一种可能的实现方式中，所述输入极、偏置极以及输出极均包含层叠设置的多个材料层。例如：所述多个材料层包括层叠设置于基片上的自旋轨道层、磁化层以及金属氧化物层。

在一种可能的实现方式中，所述第一连接区域以及所述第二连接区域均包含层叠设置的多个材料层。例如：所述多个材料层包括设置于基片上的自旋轨道层、磁化层以及金属层。

在一种可能的实现方式中，所述自旋轨道层的材料包括铂、钽、钨以及包含铂、钽、钨中至少一种的合金中的一种或多种；所述磁化层的材料包括钴、铁、镍以及包含钴、铁、镍中至少一种的合金中的一种或多种。

在一种可能的实现方式中，所述多个磁畴壁逻辑器件中的一个所述磁畴壁逻辑器件的输出极连接另一个所述磁畴壁逻辑器件的输入极或者连接接地端。在该可能的实现方式中，可以将一个基片上的多个磁畴壁逻辑器件按照如上方式连接形成具有特定布尔逻辑的逻辑电路。

在一种可能的实现方式中，所述多个磁畴壁逻辑器件中的至少一个所述磁畴壁逻辑器件的输出极上设置有磁传感器。

第三方面，提供一种电子设备，包括电路板以及与所述电路板电连接的逻辑芯片，所述逻辑芯片为上述的逻辑芯片。

其中，第三方面中任一种可能实现方式中所带来的技术效果可参见上述第一方面、第二方面不同的实现方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请的实施例提供的面内磁化方向的示意图；

图2为本申请的实施例提供的面外磁化方向的结构示意图；

图3为本申请的实施例提供的一种电子设备的架构示意图；

图4为本申请的实施例提供的一种电子设备的结构示意图；

图5a为本申请的实施例提供的一种逻辑芯片的结构示意图；

图5b为本申请的另一实施例提供的一种逻辑芯片的结构示意图；

图6为本申请的实施例提供的一种在基片上堆叠的多个材料层的结构示意图；

图7为本申请的实施例提供的一种三叉戟形状的纳米线的结构示意图；

图8a为本申请的实施例提供的一种非门结构的示意图；

图8b为本申请的另一实施例提供的一种非门结构的示意图；

图9a为本申请的实施例提供的一种非门结构的磁畴方向示意图；

图9b为本申请的另一实施例提供的一种非门结构的磁畴方向示意图；

图10为本申请的又一实施例提供的一种非门结构的磁畴方向示意图；

图11为本申请的又一实施例提供的一种非门结构的磁畴方向示意图；

图12为本申请的实施例提供的一种磁畴壁逻辑器件的输入信号和输出信号的示意图；

图13为本申请的实施例提供的一种逻辑电路的示意图；

图14为本申请的另一实施例提供的一种逻辑电路的示意图；

图15a为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图一；

图15b为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图二；

图16a为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图三；

图16b为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图四；

图17为本申请的再一实施例提供的一种逻辑芯片的结构示意图；

图18为本申请的又一实施例提供的一种逻辑芯片的结构示意图；

图19为本申请的另一实施例提供的一种磁畴壁逻辑器件的输入信号和输出信号的示意图；

图20为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图五；

图21为本申请的实施例提供的一种逻辑芯片的制作过程中的结构示意图六。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。例如，多个处理单元是指两个或两个以上的处理单元。

此外，本申请实施例中，“上”、“下”、“左”以及“右”不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。在附图中，为了清楚起见，夸大了层和区域的厚度，图示中的各部分之间的尺寸比例关系并不反映实际的尺寸比例关系。

本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。磁畴指磁性材料的原子具有相同磁矩方向(或磁化方向)的区域。以铁磁材料为例，铁磁材料在没有磁化前对外是不显示磁性的，这是由于在居里温度以下，大块铁磁体中会形成多个磁畴，每个磁畴内部的原子自发磁化方向是均匀一致的，但不同磁畴之间自发磁化方向不同，磁矩相互抵消，矢量和为零，因此宏观上铁磁体并不显示磁性。磁畴与磁畴之间的边界称为磁畴壁。而在施加磁场对铁磁材料进行磁化的过程中，各个磁畴的磁化方向将会向磁场的方向发展，最终磁饱和后形成单一磁畴。术语“磁性”可以包括铁磁的、亚铁磁的或类似结构的。术语“面内(in plane，IP)磁化”指结构(例如层)内的磁化方向基本上在磁畴壁逻辑器件的一个或多个层的平面内或与其平行，结合图1所示，磁性材料层具有面内磁化方向指该磁性材料层内磁畴中原子的磁矩(或磁化方向)与该磁性材料层平行(即磁化方向指向磁性材料层的面内)。相反地，“面外(out of plane，OOP)磁化”对应于结构(例如层)内的磁化方向基本上与磁畴壁逻辑器件的一个或多个层垂直的方向，结合图2所示，磁性材料层具有面外磁化方向指该磁性材料层内磁畴中原子的磁矩(或磁化方向)与该磁性材料层垂直(即磁化方向指向磁性材料层的面外)。

本申请实施例中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。

本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或“例如”等词旨在以具体方式呈现相关概念。

本申请实施例提供一种电子设备。该电子设备可以包括手机(mobile phone)、平板电脑(pad)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备等电子产品。本申请实施例对上述电子设备的具体形式不做特殊限制。

图3为本申请实施例示例性的提供的一种电子设备的架构示意图。如图3所示，该电子设备01包括：存储器11、处理器12、输入设备13、输出设备14等部件。本 领域技术人员可以理解到，图3中示出的电子设备的结构并不构成对该电子设备01的限定，该电子设备01可以包括比如图3所示的部件更多或更少的部件，或者可以组合如图3所示的部件中的某些部件，或者可以与如图1所示的部件布置不同。

存储器11用于存储软件程序以及模块。存储器11主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储器11包括外存储器111和内存储器112。外存储器111和内存储器112存储的数据可以相互传输。外存储器111例如包括硬盘、U盘、软盘等。内存储器112例如包括随机存储器、只读存储器等。其中，随机存储器例如可以为磁随机存储器(magnetic random access memory，简称为MRAM)。

处理器12是该电子设备01的控制中心，利用各种接口和线路连接整个电子设备01的各个部分，通过运行或执行存储在存储器11内的软件程序和/或模块，以及调用存储在存储器11内的数据，执行电子设备01的各种功能和处理数据，从而对电子设备01进行整体监控。可选的，处理器12可以包括一个或多个处理单元。例如，处理器12可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processing unit，GPU)，图像信号处理器(image signal processor，ISP)，飞行控制器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器12可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器12中。上述的应用处理器例如可以为中央处理器(central processing unit，CPU)。图3中以处理器12为CPU为例，CPU可以包括运算器121和控制器122。运算器121获取内存储器112存储的数据，并对内存储器112存储的数据进行处理，处理后的结果通常送回内存储器112。控制器122可以控制运算器121对数据进行处理，控制器122还可以控制外存储器111和内存储器112存储数据或读取数据。在本申请的实施例中运算器121可以采用逻辑芯片。当然本申请的实施例提供的逻辑芯片包括但不限于上述的运算器，在一些示例中，逻辑芯片还包括现场可编程逻辑门阵列(field programmable gate array，FPGA)等。逻辑芯片还可以是能够实现存内计算的MRAM等存储介质。

输入设备13用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。示例的，输入设备13可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。可选的，触摸屏可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器12，并能接收处理器12发来的命令并加以执行。 此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触摸屏。其他输入设备可以包括但不限于物理键盘、功能键(比如音量控制按键、电源开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种。上述处理器12中的控制器122还可以控制输入设备13接收输入的信号或不接收输入的信号。此外，输入设备13接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器112中。

输出设备14用于输出输入设备13输入，并存储在内存储器112中的数据对应的信号。例如，输出设备14输出声音信号或视频信号。上述处理器12中的控制器122还可以控制输出设备14输出信号或不输出信号。

需要说明的是，图3中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备13和内存储器112之间的单箭头表示输入设备13接收到的数据向内存储器112传输。又例如，运算器121和内存储器112之间的双箭头表示内存储器112存储的数据可以向运算器121传输，且运算器121处理后的数据可以向内存储器112传输。图1中的细箭头表示控制器122可以控制的部件。示例的，控制器122可以对外存储器111、内存储器112、运算器121、输入设备13和输出设备14等进行控制。

可选的，如图3所示的电子设备01还可以包括各种传感器。例如陀螺仪传感器、湿度计传感器、红外线传感器、磁力计传感器等，在此不再赘述。可选的，该电子设备还可以包括无线保真(wireless fidelity，WiFi)模块、蓝牙模块等，在此不再赘述。

可以理解的，本申请实施例中，电子设备(例如上述图3示出的电子设备)可以是由图1示出的各个结构组成的冯诺伊曼或非冯诺伊曼结构的计算机。

为了方便进一步对电子设备01的结构进行说明，以下以电子设备01为手机为例进行示例性介绍。如图4所示，电子设备01还可以包括中框15、后壳16以及显示屏17。后壳16和显示屏17分别位于中框15的两侧，且中框15和显示屏17设置于后壳16内。中框15包括用于承载显示屏17的承载板150，以及绕承载板150一周的边框151。电子设备01还可以包括设置于承载板150朝向后壳16的表面上的电路板，例如印刷电路板(printed circuit boards，PCB)以及设置于该电路板上的一些电子器件，例如上述的逻辑芯片；其中，逻辑芯片与电路板电连接。

本申请的实施例提供一种逻辑芯片310，如图5a、图5b所示，包括多个磁畴壁逻辑器件311(311a-311n)。如图5a、图5b所示，磁畴壁逻辑器件311可以采用三叉戟结构(如图5a、图5b所示)，具体的，磁畴壁逻辑器件311包括：设置在基片312上的输入极(313、314)、偏置极315(其中，磁畴壁逻辑器件311a的偏置极标记为315a、磁畴壁逻辑器件311n的偏置极标记为315b)以及输出极316，其中输入极(313、314)以及偏置极315通过连接区域317连接输出极316。本申请的实施例中，并不限定输入极的数量，例如，输入极的数量可以为偶数个，原因为该磁畴壁逻辑器件的基本原理通过输入极以及偏置极的输入信号实现多数表决器，因此输入极以及偏置极的总数需要为奇数个。其中通过输入极以及偏置极的输入信号实现多数表决器的原理在下述示例中详细说明。当包含两个输入极时，两个输入极与偏置极的位置关系，例如，偏置极315与连接区域317的连接点位于两个输入极(313、314)与连 接区域317的连接点之间，或者偏置极315与连接区域317的连接点位于两个输入极(313、314)与连接区域317的连接点的一侧。当然，可以理解的是当两个输入极(313、314)之间的夹角成一定角度时，将偏置极315制作在两个输入极(313、314)之间可以尽量缩小器件尺寸，从而节省面积。

对上述的磁畴壁逻辑器件311的原理说明如下：

通常磁畴壁逻辑器件311在基片312上依次堆叠的多个材料层上制作形成，其中结合图6所示，该多个材料层主要包括基片312上依次堆叠的自旋轨道层、磁化层以及金属层，其中自旋轨道层通常采用重金属(heavy metal，HM材料)或自旋轨道层可以采用包含一种或多种重金属的合金，例如自旋轨道层的材料包括铂Pt、钽、钨等中的一种，自旋轨道层的材料也可以是包括铂Pt、钽、钨中至少一种重金属的合金中的一种或多种合金；磁化层通常采用铁磁(ferro magnetism，FM)材料，例如磁化层的材料包括钴Co、铁、镍等中的一种，磁化层的材料包也可以是包含钴、铁、镍中至少一种的合金中的一种或多种合金。金属层的材料包括铝Al、镁Mg等。基片312的材料包括硅Si、氮化硅SiNx等。以下以在基片312上堆叠的Pt、Co、Al薄膜形成上形成磁畴壁逻辑器件的结构为例进行说明，其中如图7所示，对基片上堆叠的Pt、Co、Al薄膜经光刻和离子束刻蚀形成三叉戟形状的纳米线结构，最后经Al薄膜的局部进行氧化形成磁畴壁逻辑器件。示例性的，上述的氧化工艺包括采用氧等离子体、氧气、氧化物等对Al薄膜进行氧化，其中实现局部氧化的方式是，可以对Al薄膜不需要氧化的部分使用光刻胶覆盖进行保护。

其中，在本申请的实施例中，由于输入极(或偏置极)的磁化方向经连接区域后在输出极输出相反的磁化方向。因此，当第一磁化方向以及第二磁化方向均垂直于基片时，输入极、偏置极以及输出极均为面外磁化区域，即输入极、偏置极以及输出极的磁化方向垂直于各自包含的材料层；连接区域为面内磁化区域，即连接区域的磁化方向平行于各自包含的材料层。此外，当第一磁化方向以及第二磁化方向均平行于基片时，输入极、偏置极以及输出极均为面内磁化区域，即输入极、偏置极以及输出极的磁化方向平行于各自包含的材料层；连接区域为面外磁化区域，即连接区域的磁化方向垂直于各自包含的材料层。对于上述方案，具体举例说明如下：在磁畴壁逻辑器件中对连接区域317对应的位置覆盖光刻胶进行保护，这样在输入极(313、314)、输出极316以及偏置极315对应的部分金属层被氧化为金属氧化物层，例如：输入极(313、314)、输出极316以及偏置极315对应的部分Al薄膜被氧化为AlOx薄膜，如图5a所示，这样在输入极(313、314)、输出极316以及偏置极315形成面外磁化区域，在连接区域317形成面内磁化区域。另一种情况下，在磁畴壁逻辑器件中对输入极(313、314)、输出极316以及偏置极315对应的位置覆盖光刻胶进行保护，这样在连接区域317对应的部分金属层被氧化为金属氧化物层，例如：连接区域317对应的部分Al薄膜被氧化为AlOx薄膜，如图5b所示。这样在输入极(313、314)、输出极316以及偏置极315形成面内磁化区域，在连接区域317形成面外磁化区域。

其中，输入极与输出极、偏置极与输出极之间均形成非门结构。结合图8a所示，以一个输入极(或偏置极)和一个输出极组成的非门器件为例(其中输入极(或偏置极)与输出极之间包含的连接区域317为面内磁化区域)。当该非门器件被磁化后， Co薄膜中呈现三种磁化方向。如图9a所示，输入极(或偏置极)呈面外磁化方向，输入极(或偏置极)的Co薄膜中磁畴的磁化方向为垂直基片向下 输出极的Co薄膜中磁畴的磁化方向为垂直基片向上⊙，连接区域的Co薄膜中磁畴的磁化方向为呈面内磁化方向即从输入极(或偏置极)朝向输出极→。其中图9a示出的情况下，相邻的磁畴(例如输入极的Co薄膜中的磁畴与连接区域的Co薄膜中的磁畴相邻，输出极的Co薄膜中的磁畴与连接区域的Co薄膜中的磁畴相邻)之间的磁化方向的取向呈左手特性，当然在该示例中只是以左手特性为例进行说明，其中这种左手特性主要取决于Co薄膜为左手材料，即介电常数和磁导率同时为负值。当磁化层替换为右手材料时，连接区域的磁化层的磁畴方向为面内磁化方向从输出极朝向输入极(或偏置极)←。结合图8b所示，以一个输入极(或偏置极)和一个输出极组成的非门器件为例(其中输入极(或偏置极)与输出极之间包含的连接区域317为面外磁化区域)。当该非门器件被磁化后，Co薄膜中呈现三种磁化方向。如图9b所示，输入极(或偏置极)呈面内磁化方向，输入极(或偏置极)的Co薄膜中磁畴的磁化方向方向为从输入极(或偏置极)朝向输出极→，输出极的Co薄膜中磁畴的磁化方向方向为从输出极朝向输入极(或偏置极)→，连接区域的Co薄膜中磁畴方向为面外磁化方向即从垂直于基片向上⊙。其中，图9a示出的情况下，相邻的磁畴(例如输入极的Co薄膜中的磁畴与连接区域的Co薄膜中的磁畴相邻，输出极的Co薄膜中的磁畴与连接区域的Co薄膜中的磁畴相邻)之间的磁化方向的取向呈左手特性，当然在该示例中只是以左手特性为例进行说明，其中这种左手特性主要取决于Co薄膜为左手材料，即介电常数和磁导率同时为负值。当磁化层替换为右手材料时，连接区域的磁化层中磁畴的磁化方向为面外磁化方向垂直于基片向下 其中，对非门器件的磁化两种方式为：一、可以是通过向输入极(偏置极)的自旋轨道层通入电流产生自旋轨道矩(spin orbit torque，SOT)对输入极进行磁化翻转，或者，二、外加磁场对该非门器件的输入极(偏置极)进行磁化翻转。可以理解的是，非门器件制作完成后输入极、连接区域以及输入极的Co薄膜中均形成有多个磁畴，每个磁畴内部的原子自发磁化方向是均匀一致的，但不同磁畴之间自发磁化方向不同，磁矩相互抵消，矢量和为零，因此宏观上不显示磁性。而当通过向输入极(偏置极)的自旋轨道层通入电流或者对输入极(偏置极)施加磁场后，输入极(偏置极)的Co薄膜的磁畴发生磁化翻转，如图9a所示，输入极(偏置极)的Co薄膜全部磁畴翻转至垂直基片向下 这样，连接区域的Co薄膜中磁畴呈面内磁化方向与相邻的输入极(偏置极)的Co薄膜中磁畴的磁化方向垂直，并且如上述Co薄膜为左手材料，因此面内磁化区域的Co薄膜中磁畴的磁化方向翻转为从输入极朝向输出极→；输出极的Co薄膜中磁畴呈面外磁化方向与相邻的面内磁化区域的Co薄膜中磁畴的磁化方向垂直，并且如上述Co薄膜为左手材料，因此输出极的Co薄膜中磁畴的磁化方向翻转为垂直基片向上⊙。其中，对图9b示出的非门器件的磁化方式与图9a的原理类似，不在详述。

在本申请的实施例中，由于通过上述的非门器件形成的磁畴壁逻辑器件主要用于实现对输入信号的逻辑判断，输入极通常连接其他电路结构用于信号的输入，因此输入极的磁化主要采用在自旋轨道层通入信号的电流的方式进行磁化，而偏置极通常是不与其他电路结构连接的，因此通常是在器件出厂时直接通过磁场磁化。

其中，非门器件中各个区域的磁畴取向呈左手特性的原因主要取决于以下几个因素的平衡作用：(第一)Pt薄膜-Co薄膜界面处自旋轨道耦合作用和Co薄膜-AlOx薄膜界面处的Co-O作用使Co薄膜的磁化方向偏向于面外磁化方向(即垂直方向或称作垂直磁各向异性)；(第二)Pt薄膜-Co薄膜界面处的Dzyaloshinskii–Moriya interaction(DMI)作用迫使相邻自旋的取向互相垂直，并呈左手性；(第三)Co薄膜-Al薄膜界面处垂直磁各向异性相对较弱，使Co薄膜的磁化方向偏向于面内磁化方向。这种稳定的左手性耦合意味着输入极磁畴取向的翻转必然导致面内取向区域的磁畴取向以及输出极的磁畴取向的翻转，从而实现了逻辑非门的功能。例如，以垂直基片向上的磁化方向代表逻辑信息0，以垂直基片向下的磁化方向代表逻辑信息1，则在图9a示出的状态下，从输入极一侧向自旋轨道层通入电流I(如图10所示)，则电流中的电子流在自旋霍尔效应的驱使下在Pt薄膜及Pt薄膜-Co薄膜界面处发生偏转形成自旋流。输入极的磁化方向垂直于基片朝下的磁畴在自旋流的作用下局部区域发生翻转后(该局部区域的磁畴的磁化方向翻转为垂直于基片向上⊙)在与未翻转区域接壤的边界形成磁畴壁。自旋流的注入产生的自旋轨道矩(图10中的Hsot)，迫使磁畴壁处磁化方向发生转动从而推动磁畴壁向前移动(Vdm)，直至器件上所有的磁畴都发生翻转(如图11所示 )。最终，非门器件在输入极的磁畴的磁化方向翻转为垂直于基片向上⊙(如图11所示，即输入逻辑信息为0)时，连接区域的磁化方向翻转为从输出极朝向输入极(或偏置极)←，输出极的磁畴的磁化方向翻转为垂直于基片向下 (即输出逻辑信息为1)。以上，主要对图9a示出的非门器件的原理进行了详细说明，由于图9b示出的非门器件的工作原理与图9a类似，不再赘述。

则以上述的图9a的非门结构作为基本模块，形成如图5a中所示的三叉臂结构，可以构建一种可重构的与非(NAND)/或非(NOR)逻辑门，其中，每个输入极与输出极、或偏置极与输出极之间均形成一个非门器件的结构。如图5a所示，该逻辑门包括两个输入极(313和314)，一个偏置极315和一个输出极316。输入极和偏置极构成了一个多数决定逻辑门。通过控制偏置极的磁化方向的状态，可以实现与非/或非功能的切换。具体的，以垂直基片向上⊙的磁化方向代表逻辑信息0，以垂直基片向下 的磁化方向代表逻辑信息1；各个区域的磁畴的方向与表示的逻辑信息的关系如表1所示。比如，参照表1中的第二行，当输入极313的逻辑信息是0，而输入极314的逻辑信息是1，此时，如果偏置极的逻辑信息是0的话，输出极输出的逻辑信息就是1；如果偏置极的逻辑信息是1的话，输出极的逻辑信息就是0。

表1

以垂直基片向上⊙的磁化方向代表逻辑信息1，以垂直基片向下 的磁化方向代表逻辑信息0；各个区域的磁畴的方向与表示的逻辑信息的关系如表2所示。比如，参照表2中的第三行，当输入极313的逻辑信息是1，输入极314的逻辑信息是0，此时，如果偏置极代表的逻辑信息是1的话，输出极输出的逻辑信息就是0；如果偏置极代表的逻辑信息是0的话，输出极输出的逻辑信息就是1。

表2

以上述的图9b的非门结构作为基本模块，形成如图5b中所示的三叉臂结构，可以构建一种可重构的与非(NAND)/或非(NOR)逻辑门，其中，每个输入极与输出极、或偏置极与输出极之间均形成一个非门器件的结构。如图5b所示，该逻辑门包括两个输入极(313和314)，一个偏置极315和一个输出极316。输入极和偏置极构成了一个多数决定逻辑门。通过控制偏置极的磁化方向的状态，可以实现与非/或非功能的切换。具体的，以可以以输入极(偏置极)朝向输出极的的磁化方向→代表逻辑信息0，以输出极朝向输入极(偏置极)的磁化方向←代表逻辑信息1；各个区域的磁畴的方向与表示的逻辑信息的关系如表3所示。

比如，参照表3中的第二行，当输入极313的逻辑信息是0，而输入极314的逻辑信息是1，此时，如果偏置极的逻辑信息是0的话，输出极输出的逻辑信息就是1； 如果偏置极的逻辑信息是1的话，输出极的逻辑信息就是0。

表3

以输入极(偏置极)朝向输出极的的磁化方向→代表逻辑信息1，以输出极朝向输入极(偏置极)的磁化方向←代表逻辑信息0；各个区域的磁畴的方向与表示的逻辑信息的关系如表4所示。比如，参照表4中的第三行，当输入极313的逻辑信息是1，输入极314的逻辑信息是0，此时，如果偏置极代表的逻辑信息是1的话，输出极输出的逻辑信息就是0；如果偏置极代表的逻辑信息是0的话，输出极输出的逻辑信息就是1。

表4

结合图5a、图5b所示，在本申请的实施例中，其中，输入极或偏置极的磁化方向经连接区域后在输出极输出相反的磁化方向；多个磁畴壁逻辑器件311中的一部分磁畴壁逻辑器件311a的偏置极315a具有第一磁化方向，另一部分磁畴壁逻辑逻辑器件311b的偏置极315b具有第二磁化方向；其中第一磁化方向与第二磁化方向相反。

这样结合图12所示，以磁畴壁逻辑器件具有两个输入极为例，当磁化磁场使得磁畴壁逻辑器件311a的偏置极315a的磁化方向为第一磁化方向时，代表偏置极的信号为0；在电流的推动下，磁畴壁逻辑器件311a的两个输入极分别输入信号1(代表第二磁化方向)和0(代表第一磁化方向)，经过连接区域，两个输入极以及偏置极 的磁化方向均在输出极输出相反的磁化方向，例如对应输入信号1的输入极，输出极输出的磁化方向为第一磁化方向；对应输入信号0的输入极，输出极输出的磁化方向为第二磁化方向；对应偏置极，输出极输出的磁化方向为第二磁化方向，则最终输出极输出的磁化方向取决于多数的第二磁化方向，即输出信号为1，此时实现NAND功能。而本申请的实施例提供的方案中同一个基片上不同的磁畴壁逻辑器件的偏置极的磁化方向有两种。当初始磁化磁场使得磁畴壁逻辑器件311b的偏置极315b的磁化方向为第二磁化方向时，代表偏置极的信号为1，在电流的推动下，磁畴壁逻辑器件311b的两个输入极分别输入信号1(代表第二磁化方向)和0(代表第一磁化方向)，经过连接区域后输出极的磁化方向为第一磁化方向上，即输出信号为0，此时实现NOR功能。

在本申请的实施例中，一部分的磁畴壁逻辑器件的偏置极与另一部分磁畴壁逻辑逻辑器件的偏置极的磁矫顽力不同。例如，磁畴壁逻辑器件311a的偏置极315a的磁矫顽力大于磁畴壁逻辑逻辑器件311b的偏置极315b的磁矫顽力。这样，在对偏置极配置磁化方向时，可以采用不同的磁场强度实现对不同磁畴壁逻辑器件的偏置极的磁化。从而实现在同一基片上不同磁畴壁逻辑器件的偏置极具有不同的磁化方向。

在本申请的实施例中，主要对单个的磁畴壁逻辑器件的结构进行了说明，可以理解的是在同一基片上制作多个磁畴壁逻辑器件的一个原因是可以将磁畴壁逻辑器件首尾相连形成具有特定布尔逻辑的逻辑电路，例如，将一个磁畴壁逻辑器件的输出极连接另一个磁畴壁逻辑器件的输入极。目前，由于一个基片上的磁畴壁逻辑器件仅能实现单一的NAND或NOR功能，因此同一基片上制作多个磁畴壁逻辑器的偏置极的偏置状态均相同，如图13所示，提供了一种由四个与非门NAND磁畴壁逻辑器件组成的半加器，其中，各个磁畴壁逻辑器件首尾依次相连，其中，磁畴壁逻辑器件a1的一个输入极连接磁畴壁逻辑器件a2的一个输入极，磁畴壁逻辑器件a1的另一个输入极连接磁畴壁逻辑器件a3的一个输入极，磁畴壁逻辑器件a1的输出极连接磁畴壁逻辑器件a2的另一个输入极以及磁畴壁逻辑器件a3的另一个输入极，磁畴壁逻辑器件a2的输出极连接磁畴壁逻辑器件a4的一个输入极，磁畴壁逻辑器件a3的输出极连接磁畴壁逻辑器件a4的另一个输入极，其中当从磁畴壁逻辑器件a1的两个输入极分别输入信号1和1时，结合上述对单个磁畴壁逻辑器件的分析可知，磁畴壁逻辑器件a4的输出极输出信号为0。而本申请的实施例中，由于在同一基片上可以实现不同的磁畴壁逻辑器件的偏置极具有不同的磁化方向，因此在同一基片上可以同时存在具有NAND的磁畴壁逻辑器件以及具有NOR功能的磁畴壁逻辑器件。这样如图14所示，主要是将图13中的磁畴壁逻辑器件a2替换为或非门NOR，即磁畴壁逻辑器件a2的偏置极的磁化方向与磁畴壁逻辑器件a1、a3、a4的偏置极的磁化方向不同，其他连接关系的描述可以参考图14所述。这样，当从磁畴壁逻辑器件a1的两个输入极分别输入信号1和1时，结合上述对单个磁畴壁逻辑器件的分析可知，磁畴壁逻辑器件a4的输出极输出信号为1。从而丰富了同一个基片上逻辑电路的功能。此外，为了实现自磁畴壁逻辑器件a1输入的电流顺利从磁畴壁逻辑器件a4输出，一种方案中，磁畴壁逻辑器件a4的输出端连接接地端GND。

此外，由于磁畴壁逻辑器件的输出极输出的信号形式为磁化方向，因此本申请的实施例提供的方案中，多个磁畴壁逻辑器件中的至少一个磁畴壁逻辑器件的输出极上 设置有磁传感器。例如图13、图14所示的逻辑芯片中，磁畴壁逻辑器件a4的输出极上设置有磁传感器，一种示例是，磁传感器包括层叠设置于输出极上的铁磁层和被钉扎层；其中，输出极可以作为自由层(主要是输出极的磁化层)与铁磁层和被钉扎层形成磁隧道结(magnetic tunnel junctions，MTJ)。其中，由于MTJ的自由层的磁化方向不同时，MTJ表现为不同的阻态，则可以通过检测流经MTJ的电流或者MTJ的电阻或MTJ两侧电压降的方式确定磁畴壁逻辑器件的输出极的磁化方向。

此外本申请的实施例还提供了上述图5示出的逻辑芯片的制作方法，具体包括：

S101、在基片上依次堆叠的自旋轨道层、磁化层以及金属层形成的堆叠结构。

具体如图4所示，其中自旋轨道层通常采用重金属(heavy metal，HM材料)或自旋轨道层可以采用包含一种或多种重金属的合金，例如自旋轨道层的材料包括铂Pt、钽、钨等中的一种，自旋轨道层的材料也可以是包括铂Pt、钽、钨中至少一种重金属的合金中的一种或多种合金；磁化层通常采用铁磁(ferro magnetism，FM)材料，例如磁化层的材料包括钴Co、铁、镍等中的一种，磁化层的材料也可以是包括钴、铁、镍中至少一种的合金中的一种或多种合金。金属层的材料包括铝Al、镁Mg等。基片312的材料包括硅Si、氮化硅SiNx等。

S102、对基片上堆叠的堆叠结构进行刻蚀形成三叉戟状的纳米线结构。

例如，如图5所示，可以是对堆叠结构经光刻和离子束刻蚀形成三叉戟形状的纳米线结构。

S103、对三叉戟状的纳米线结构的部分区域涂覆光刻胶，并对未覆盖区域的金属层进行氧化处理。

步骤S103中的氧化处理包括采用氧等离子体、氧气、氧化物等对未覆盖区域的金属层M进行氧化处理。这样，参照图15a、图15b所示，其中图15a在磁畴壁逻辑器件中对连接区域317对应的位置覆盖光刻胶进行保护，这样在输入极(313、314)、输出极316以及偏置极315对应的部分金属层被氧化为金属氧化物层，例如：输入极(313、314)、输出极316以及偏置极315对应的部分Al薄膜被氧化为AlOx薄膜。这样在输入极(313、314)、输出极316以及偏置极315形成面外磁化区域，在连接区域317形成面内磁化区域。图15b中，在磁畴壁逻辑器件中对输入极(313、314)、输出极316以及偏置极315对应的位置覆盖光刻胶进行保护，这样在连接区域317对应的部分金属层被氧化为金属氧化物层，例如：连接区域317对应的部分Al薄膜被氧化为AlOx薄膜。这样在输入极(313、314)、输出极316以及偏置极315形成面内磁化区域，在连接区域317形成面外磁化区域。由于部分涂覆光刻胶部分区域受光刻胶保护未被氧化，因此，磁化层-金属层界面处垂直磁各向异性相对较弱，使磁化层的磁化方向偏向于面内磁化方向。从而在部分涂覆光刻胶的区域形成面内磁化区域，经步骤S103后，磁畴壁逻辑器件包括设置在基片上的两个输入极、偏置极以及输出极，其中输入极以及偏置极通过连接区域连接输出极，偏置极与面内磁化区域的连接点位于两个输入极与输出极的连接点之间。至此，所有的磁畴壁逻辑器件的偏置极具有相同的第一磁矫顽力Bc1。

为了实现在同一基片上实现不同的磁畴壁逻辑器件的偏置极具有不同的磁化状态，本申请的实施例还包括：

S104，将多个磁畴壁逻辑器件中的一部分磁畴壁逻辑器件的偏置极磁化为第一磁化方向；将多个磁畴壁逻辑器件中的另一部分磁畴壁逻辑器件的偏置极磁化为第二磁化方向；其中第一磁化方向与第二磁化方向相反。

该步骤中，对第一磁化方向不做限定，例如磁畴壁逻辑器件的偏置极为面外磁化区域时，第一磁化方向可以是垂直于基片向上，或者垂直于基片向下；磁畴壁逻辑器件的偏置极为面内磁化区域时，第一磁化方向可以是自偏置极朝向输出极，或者自输出极朝向偏置极。

在步骤S104之前，还包括：涂覆光刻胶将基片上除一部分磁畴壁逻辑器件的偏置极(例如偏置极315b)以外的部分覆盖，如图16a、图16b所示；通过第一加工工艺将一部分磁畴壁逻辑器件的偏置极的第一磁矫顽力Bc1改变为第二磁矫顽力Bc2；其中，第一磁矫顽力Bc1与第二磁矫顽力Bc2不同，另一部分磁畴壁逻辑器件的偏置极的为第一磁矫顽力Bc1。第一加工工艺包括但不限于采用氧等离子体、氧气、氧化物的金属氧化工艺或金属沉积工艺。其中通过第一加工工艺处理，一部分磁畴壁逻辑器件的偏置极的磁矫顽力变大或者变小。当第一磁矫顽力Bc1大于第二磁矫顽力Bc2时，步骤S104具体包括：通过第一磁场强度将多个磁畴壁逻辑器件的偏置极磁化为第二磁化方向；通过第二磁场强度将多个磁畴壁逻辑器件中的一部分磁畴壁逻辑器件的偏置极磁化为第一磁化方向；第一磁场强度大于第二磁场强度，且第一磁场强度大于第一磁矫顽力Bc1，第二磁场强度小于第一磁矫顽力Bc1并大于第二磁矫顽力Bc2。当第一磁矫顽力Bc1小于第二磁矫顽力Bc2时，步骤S104具体包括：通过第一磁场强度将多个磁畴壁逻辑器件的偏置极磁化为第一磁化方向；通过第二磁场强度将多个磁畴壁逻辑器件中的另一部分磁畴壁逻辑器件的偏置极磁化为第二磁化方向；第一磁场强度大于第二磁场强度，且第一磁场强度大于第二磁矫顽力Bc2，第二磁场强度小于第二磁矫顽力Bc2并大于第一磁矫顽力Bc1。

当然以上S101-S104只是提供了一种能够实现在同一基片上制作不同的磁畴壁逻辑器件的偏置极具有不同的磁化方向的方法，本领域技术人员还可以根据芯片的基本制程工艺通过调整或增加制程工艺实现上述结构的逻辑芯片。

在本申请的另一个实施例中，提供一种逻辑芯片310，如图17所示，包括多个磁畴壁逻辑器件311(311a-311n)，其中磁畴壁逻辑器件311可以采用三叉戟结构(如图3所示)，具体的，磁畴壁逻辑器件311包括：设置在基片312上的输入极(313、314)、偏置极315(其中，磁畴壁逻辑器件311a的偏置极标记为315a、磁畴壁逻辑器件311n的偏置极标记为315b)以及输出极316，其中输入极(313、314)以及偏置极315通过第一连接区域317连接输出极316。本申请的实施例中，并不限定输入极的数量，例如，输入极的数量可以为偶数个，原因为该磁畴壁逻辑器件的基本原理通过输入极以及偏置极的输入信号实现多数表决器，因此输入极以及偏置极的总数需要为奇数个。其中通过输入极以及偏置极的输入信号实现多数表决器的原理在下述示例中详细说明。当包含两个输入极时，两个输入极与偏置极的位置关系，例如，偏置极315与第一连接区域317的连接点位于两个输入极(313、314)与第一连接区域317的连接点之间，或者偏置极与第一连接区域317的连接点位于两个输入极(313、314)与面内磁化区域317的连接点的一侧。当然，可以理解的是当两个输入极(313、314) 之间的夹角成一定角度时，将偏置极315制作在两个输入极(313、314)之间可以尽量缩小器件尺寸，从而节省面积。

多个磁畴壁逻辑器件311中的一部分磁畴壁逻辑器件311a的偏置极315a具有第一磁化方向；多个磁畴壁逻辑器件311中的另一部分磁畴壁逻辑器件311n的偏置极315b的自由端与第一面连接区域317之间具有第二连接区域318，其中，第二连接区域318与第一连接区域317之间的部分具有第二磁化方向，第二连接区域318与自由端之间具有第一磁化方向；其中第一磁化方向与第二磁化方向相反。其中，可以理解的是偏置极315b自由端指偏置极315b上与其他结构没有连接关系的一端。

这样偏置极315b的结构与图8a、图8b示出的纳米线类似，即，偏置极315b的自由端与第二连接区域318之间的部分为第一磁化方向时，经第二连接区域318后，偏置极315b在第二连接区域318与第一连接区域317之间的部分具有第二磁化方向。

其中，图17对应的逻辑芯片中各个磁畴壁逻辑器件的结构与图5a中的类似，区别在于，对基片上堆叠的多个材料层刻蚀形成三叉戟形状的纳米线结构，并对金属层的局部进行氧化形成磁畴壁逻辑器件时，主要是对第一连接区域317、第二连接区域318对应的位置覆盖光刻胶进行保护，这样在输入极(313、314)、输出极316以及偏置极315的自由端与第二连接区域318之间的部分、偏置极315b在第二连接区域318与第一连接区域317之间的部分的部分金属层被氧化为金属氧化物层，如图17所示。或者，对主要是对输入极(313、314)、输出极316以及偏置极315的自由端与第二连接区域318之间的部分、偏置极315b在第二连接区域318与第一连接区域317之间的部分覆盖光刻胶进行保护，对第一连接区域317、第二连接区域318对应的部分金属层被氧化为金属氧化物层，如图18所示。

此外，输入极(313、314)、输出极316以及偏置极315区域的多个材料层的结构及具体材料可以参考图5a、图5b对应的实施例的具体描述，此处不再赘述。另外第一连接区域317与第二连接区域318的多个材料层的结构及具体材料可以参考图5a图5b对应的实施例关于连接区域的具体描述，此处不再赘述。

这样，结合图19所示，当磁化磁场使得偏置极315a的磁畴的磁化方向为第一磁化方向时，代表偏置极信号为0；在电流的推动下，两个输入极的信号1(代表第二磁化方向)和0(代表第一磁化方向)，以及偏置极的信号0，经过第一连接区域后输出端输出的磁化方向为第二磁化方向，即输出信号为1，此时实现NAND功能。而在偏置极315b添加第二连接区域318后(如图17、图18中右图)，磁化磁场使得偏置极315b的自由端与第二连接区域318之间具有第一磁化方向时，代表偏置极信号为0；经第二连接区域318后，偏置极315b在第二连接区域318与第一连接区域317之间具有第二磁化方向，代表偏置极信号为1；在电流的推动下，两个输入极的信号1(代表第二磁化方向)和0(代表第一磁化方向)，以及偏置极的信号1，经过第一连接区域后在输出极输出磁化方向为第一磁化方向，即输出信号为0，此时实现NOR功能。

另外，多个磁畴壁逻辑器件中的一个磁畴壁逻辑器件的输出极连接另一个磁畴壁逻辑器件的输入极或者连接接地端，可以理解的是，图13中的磁畴壁逻辑器件a2也可以替换为图17中的磁畴壁逻辑器件311n，具体连接关系及实现的功能可以参考图13的实施中对应的描述，此处不再赘述。多个磁畴壁逻辑器件中的至少一个磁畴壁逻 辑器件的输出极上设置有磁传感器。磁传感器包括层叠设置于输出极上的铁磁层和被钉扎层；其中，输出极可以作为自由层(主要是输出极的磁化层)与铁磁层和被钉扎层形成磁隧道结(magnetic tunnel junctions，MTJ)。其中，由于MTJ的自由层的磁化方向不同时，MTJ表现为不同的阻态，则可以通过检测流经MTJ的电流或者MTJ的电阻或MTJ两侧电压降的方式确定磁畴壁逻辑器件的输出极的磁化方向。

此外本申请的实施例还提供了上述图17、图18示出的逻辑芯片的制作方法，具体包括：

S201、在基片上依次堆叠的自旋轨道层、磁化层以及金属层形成的堆叠结构。

具体可以参考步骤101的描述，不再赘述。

S202、对基片上堆叠的堆叠结构进行刻蚀形成三叉戟状的纳米线结构。

具体可以参考步骤201的描述，不再赘述。

S203、对三叉戟状的纳米线结构的部分区域涂覆光刻胶，并对未覆盖区域的金属层M进行氧化处理。

步骤S203中的氧化处理包括采用氧等离子体、氧气、氧化物等对未覆盖区域的金属层M进行氧化处理。

该部分区域包括如图20所示的第一连接区域和第二连接区域时，参照图20所示，由于涂覆光刻胶的部分区域受光刻胶保护未被氧化，因此，磁化层-金属层界面处垂直磁各向异性相对较弱，使磁化层的磁化方向偏向于面内磁化方向。从而在部分涂覆光刻胶的区域形成面内磁化区域，经步骤S203后，磁畴壁逻辑器件包括设置在基片312上的两个输入极(313、314)、偏置极315的自由端与第二连接区域318之间的部分、偏置极315b在第二连接区域318与第一连接区域317之间的部分以及输出极316形成面外磁化区域，第一连接区域317和第二连接区域318形成面内磁化区域。

或者，该部分区域包括如图21所示的两个输入极(313、314)、偏置极315的自由端与第二连接区域318之间的部分、偏置极315b在第二连接区域318与第一连接区域317之间的部分以及输出极316。则参照图21所示，由于涂覆光刻胶的部分区域受光刻胶保护未被氧化，因此，磁化层-金属层界面处垂直磁各向异性相对较弱，使磁化层的磁化方向偏向于面内磁化方向。从而在部分涂覆光刻胶的区域形成面内磁化区域，经步骤S203后，磁畴壁逻辑器件包括设置在基片312上的两个输入极(313、314)、偏置极315的自由端与第二连接区域318之间的部分、偏置极315b在第二连接区域318与第一连接区域317之间的部分以及输出极316形成面内磁化区域，第一连接区域317和第二连接区域318形成面外磁化区域。

S104，将多个磁畴壁逻辑器件中的一部分磁畴壁逻辑器件的偏置极(如315b)的自由端与第二连接区域318之间的部分，以及另一部分磁畴壁逻辑器件的偏置极(如315a)磁化为第一磁化方向。

该步骤中，对第一磁化方向不做限定，例如一部分磁畴壁逻辑器件的偏置极(如315b)的自由端与第二连接区域318之间的部分，以及另一部分磁畴壁逻辑器件的偏置极(如315a)为面外磁化区域时，第一磁化方向可以是垂直于基片向上，或者垂直于基片向下；一部分磁畴壁逻辑器件的偏置极(如315b)的自由端与第二连接区域318之间的部分，以及另一部分磁畴壁逻辑器件的偏置极(如315a)为面内磁化区域时， 第一磁化方向可以是自偏置极朝向输出极，或者自输出极朝向偏置极。

当然以上S201-S204只是提供了一种能够实现在同一基片上不同的磁畴壁逻辑器件中制作不同的偏置极的方法，本领域技术人员还可以根据芯片的基本制程工艺通过调整或增加制程工艺实现上述结构的逻辑芯片。

在本申请的另一方面，还提供一种与计算机一起使用的非瞬时性计算机可读存储介质，该计算机具有用于设计集成电路的软件，该计算机可读存储介质上存储有一个或多个计算机可读数据结构，工艺设备使用上述一个或多个计算机可读数据结构制造上文所提供的逻辑芯片。

最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1. 一种逻辑芯片，其特征在于，包括多个磁畴壁逻辑器件，其中所述磁畴壁逻辑器件包括设置在基片上的输入极、偏置极以及输出极，其中所述输入极以及所述偏置极通过连接区域连接所述输出极；其中，所述输入极或所述偏置极的磁化方向经所述连接区域后在所述输出极输出相反的磁化方向；

   所述多个磁畴壁逻辑器件中的一部分所述磁畴壁逻辑器件的偏置极具有第一磁化方向，另一部分所述磁畴壁逻辑逻辑器件的偏置极具有第二磁化方向；其中所述第一磁化方向与第二磁化方向相反。
2. 根据权利要求1所述的逻辑芯片，其特征在于，所述磁畴壁逻辑器件包括两个所述输入极，其中所述偏置极与所述连接区域的连接点位于两个所述输入极与所述连接区域的连接点之间。
3. 根据权利要求1或2所述的逻辑芯片，其特征在于，所述一部分的所述磁畴壁逻辑器件的偏置极的磁矫顽力与所述另一部分所述磁畴壁逻辑逻辑器件的偏置极的磁矫顽力不同。
4. 根据权利要求1-3任一项所述的逻辑芯片，其特征在于，所述第一磁化方向以及所述第二磁化方向均垂直于所述基片。
5. 根据权利要求1-4任一项所述的逻辑芯片，其特征在于，所述输入极、偏置极以及输出极均包含层叠设置的多个材料层。
6. 根据权利要求5所述的逻辑芯片，其特征在于，所述多个材料层包括层叠设置于基片上的自旋轨道层、磁化层以及金属氧化物层。
7. 根据权利要求1-4任一项所述的逻辑芯片，其特征在于，所述连接区域包含层叠设置的多个材料层。
8. 根据权利要求7所述的逻辑芯片，其特征在于，所述多个材料层包括设置于基片上的自旋轨道层、磁化层以及金属层。
9. 根据权利要求6或8所述的逻辑芯片，其特征在于，所述自旋轨道层的材料包括铂、钽、钨以及包含铂、钽、钨中至少一种的合金中的一种或多种；

   所述磁化层的材料包括钴、铁、镍以及包含钴、铁、镍中至少一种的合金中的一种或多种。
10. 根据权利要求1-9任一项所述的逻辑芯片，其特征在于，所述多个磁畴壁逻辑器件中的一个所述磁畴壁逻辑器件的输出极连接另一个所述磁畴壁逻辑器件的输入极或者连接接地端。
11. 根据权利要求1-10任一项所述的逻辑芯片，其特征在于，所述多个磁畴壁逻辑器件中的至少一个所述磁畴壁逻辑器件的输出极上设置有磁传感器。
12. 一种逻辑芯片，其特征在于，包括多个磁畴壁逻辑器件，其中所述磁畴壁逻辑器件包括设置在基片上的输入极、偏置极以及输出极，其中所述输入极以及所述偏置极通过第一连接区域连接所述输出极；其中，所述输入极或所述偏置极的磁化方向经所述第一连接区域后在所述输出极输出相反的磁化方向；

    所述多个磁畴壁逻辑器件中的一部分所述磁畴壁逻辑器件的偏置极具有第一磁化方向；

    所述多个磁畴壁逻辑器件中的另一部分所述磁畴壁逻辑器件的偏置极的自由端与所述第一连接区域之间具有第二连接区域，其中，所述第二连接区域与第一连接区域之间的部分具有第二磁化方向，所述第二连接区域与所述自由端之间具有第一磁化方向；其中所述第一磁化方向与第二磁化方向相反。
13. 根据权利要求12所述的逻辑芯片，其特征在于，所述磁畴壁逻辑器件包括两个所述输入极，所述偏置极与所述第一连接区域的连接点位于两个所述输入极与所述第一连接区域的连接点之间。
14. 根据权利要求12或13所述的逻辑芯片，其特征在于，其中所述第一磁化方向以及所述第二磁化方向均垂直于所述基片。
15. 根据权利要求12-14任一项所述的逻辑芯片，其特征在于，所述输入极、偏置极以及输出极均包含层叠设置的多个材料层。
16. 根据权利要求15所述的逻辑芯片，其特征在于，所述多个材料层包括层叠设置于基片上的自旋轨道层、磁化层以及金属氧化物层。
17. 根据权利要求12-14任一项所述的逻辑芯片，其特征在于，所述第一连接区域以及所述第二连接区域均包含层叠设置的多个材料层。
18. 根据权利要求17所述的逻辑芯片，其特征在于，所述多个材料层包括设置于基片上的自旋轨道层、磁化层以及金属层。
19. 根据权利要求16或18所述的逻辑芯片，其特征在于，所述自旋轨道层的材料包括铂、钽、钨以及包含铂、钽、钨中至少一种的合金中的一种或多种；

    所述磁化层的材料包括钴、铁、镍以及包含钴、铁、镍中至少一种的合金中的一种或多种。
20. 根据权利要求12-19任一项所述的逻辑芯片，其特征在于，所述多个磁畴壁逻辑器件中的一个所述磁畴壁逻辑器件的输出极连接另一个所述磁畴壁逻辑器件的输入极或者连接接地端。
21. 根据权利要求12-20任一项所述的逻辑芯片，其特征在于，所述多个磁畴壁逻辑器件中的至少一个所述磁畴壁逻辑器件的输出极上设置有磁传感器。
22. 一种电子设备，包括电路板以及与所述电路板电连接的逻辑芯片，其特征在于，所述逻辑芯片为如权利要求1-21任一项所述的逻辑芯片。