CN108538914A - 场效应晶体管及其制作方法 - Google Patents
场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108538914A CN108538914A CN201710121039.2A CN201710121039A CN108538914A CN 108538914 A CN108538914 A CN 108538914A CN 201710121039 A CN201710121039 A CN 201710121039A CN 108538914 A CN108538914 A CN 108538914A
- Authority
- CN
- China
- Prior art keywords
- layer
- field
- effect transistor
- area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002353 field-effect transistor method Methods 0.000 title description 4
- 230000005669 field effect Effects 0.000 claims abstract description 98
- 238000000926 separation method Methods 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 232
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000002070 nanowire Substances 0.000 claims description 37
- 238000002156 mixing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000011065 in-situ storage Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 230000005611 electricity Effects 0.000 abstract description 6
- 238000005192 partition Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种场效应晶体管及其制作方法，所述场效应晶体管的制作方法通过在基底与源极、漏极之间形成一隔离层进行电学隔断，减小源极/漏极、隔离层和基底间的电容，可以提高其寄生晶体管开启电压，切断寄生晶体管电流通路，降低亚阈值摆幅，提高场效应晶体管的直流特性，从而提高场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及场效应晶体管及其制作方法。
背景技术
基于对集成电路芯片高密度、高速度、低功耗的需求，集成电路越来越向高密度、高速度、低功耗方向发展，集成电路中的场效应晶体管的特征尺寸逐步缩小化。当场效应晶体管的特征尺寸减小到32nm以下时，传统的场效应晶体管的制作方法已不再适应，具有非平面结构的半导体器件得到广泛应用，如鳍型场效应晶体管(FinFET)、纳米线场效应晶体管(Nanowire FET，NWFET)。其中纳米线场效应晶体管是指沟道长度为纳米(nm)数量级的场效应晶体管，实际上，也就是沟道的长度短到与沟道的厚度可相比拟时的场效应晶体管。纳米线场效应晶体管具有高的电流开关比，同时受短沟道效应影响较小。
然而，场效应晶体管(包括NWFET)存在寄生晶体管开启导致其性能降低的问题。因此，针对上述技术问题，有必要对场效应晶体管的制作方法及结构进行改进，从而改善寄生晶体管开启导致场效应晶体管性能降低的问题。
发明内容
本发明所要解决的技术问题是提供一种场效应晶体管及其制作方法，提高场效应晶体管的整体性能。
为解决上述技术问题及相关问题，本发明提供的场效应晶体管的制作方法，包括：
在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；
形成一隔离层，所述隔离层覆盖所述基底；
形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。
可选的，在所述的场效应晶体管的制作方法中，所述鳍结构为混合鳍结构，所述混合鳍结构包括在所述基底上依次交错堆叠的第一半导体层和第二半导体层，且所述第一半导体层和第二半导体层均至少为一层，所述混合鳍结构包括依次排列的所述第一区域、第二区域和第三区域；去除所述第一区域和第三区域中的至少部分鳍结构的步骤包括：去除所述第一区域和第三区域中的第一半导体层，以露出所述第一区域和第三区域下方的基底；在形成所述隔离层的步骤中：所述隔离层覆盖所述基底，且位于最下面的第二半导体层之下。
可选的，在所述的场效应晶体管的制作方法中，所述隔离层为单层结构或叠层结构。
可选的，在所述的场效应晶体管的制作方法中，所述隔离层为硅化物层。
可选的，在所述的场效应晶体管的制作方法中，所述硅化物层为氧化硅层或氮化硅层的单层结构；或者所述硅化物层为氧化硅层-氮化硅层-氧化硅层的叠层结构。
可选的，在所述的场效应晶体管的制作方法中，所述隔离层的厚度范围为1nm-100nm之间。
可选的，在所述的场效应晶体管的制作方法中，采用湿法刻蚀去除所述第一区域和第三区域中的第一半导体层，以露出所述第一区域和第三区域下方的基底。
进一步的，形成所述隔离层的步骤包括：沉积一第一隔离层，所述第一隔离层覆盖所述基底和第二半导体层；通过回刻方式使所述第一隔离层形成所述隔离层。
可选的，在所述的场效应晶体管的制作方法中，所述第二半导体层为单晶硅层。
可选的，在所述的场效应晶体管的制作方法中，所述第一半导体层为单晶锗层或者单晶锗硅层。
进一步的，在一基底上形成一混合鳍结构的步骤和去除所述第一区域和第三区域中的第一半导体层的步骤之间，还包括：沉积一介质层，所述介质层覆盖所述基底和混合鳍结构；形成一伪栅极结构，所述伪栅极结构横跨所述第二区域；在所述伪栅极结构的两侧形成侧墙。
进一步的，形成源极、漏极和栅极结构的步骤包括：在所述侧墙的外侧且在所述隔离层之上形成源极和漏极；去除所述伪栅极结构，在所述侧墙的内侧形成一凹槽，以露出所述第二区域的混合鳍结构；去除所述第二区域中的第一半导体层，使所述第二半导体层悬置于所述凹槽中；形成一栅极结构，所述栅极结构填充满所述凹槽。
可选的，在所述的场效应晶体管的制作方法中，所述栅极结构包括覆盖所述基底和第二半导体层的栅介质层和导电层，所述导电层位于所述栅介质层的上表面。
可选的，在所述的场效应晶体管的制作方法中，所述导电层为金属层或多晶硅层。
可选的，在所述侧墙的外侧且在所述隔离层之上形成源极和漏极的方法包括选择性原位掺杂外延生长法。
可选的，在所述的场效应晶体管的制作方法中，所述源极和漏极的形状均为方形、圆形或者椭圆形。
可选的，在所述的场效应晶体管的制作方法中，所述源极和漏极的厚度或直径范围均为1nm-500nm之间。
根据本发明的另一方面，本发明还提供了一种场效应晶体管，所述场效应晶体管包括：
一位于一基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；
一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；
一源极和漏极，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。
可选的，所述场效应晶体管还包括一侧墙，所述侧墙位于所述栅极结构的两侧，所述源极和漏极分别位于所述侧墙的外侧。
可选的，所述场效应晶体管为纳米线场效应晶体管。
可选的，在所述的场效应晶体管中，所述纳米线的材料为单晶硅。
进一步的，所述纳米线场效应晶体管包括至少一层纳米线，所述纳米线悬置于所述基底之上，且所述纳米线依次穿过所述源极、栅极结构和漏极。
进一步的，在所述的场效应晶体管中，所述纳米线的两端分别与所述源极和漏极接触。
可选的，在所述的场效应晶体管中，所述隔离层为单层结构或叠层结构。
可选的，在所述的场效应晶体管中，所述隔离层的厚度范围为1nm-100nm之间。
可选的，在所述的场效应晶体管中，所述隔离层为硅化物层。
可选的，在所述的场效应晶体管中，所述硅化物层为氧化硅层或氮化硅层的单层结构；或者所述硅化物层为氧化硅层-氮化硅层-氧化硅层的叠层结构。
与现有技术相比，本发明具有以下有益效果：
本发明通过在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；形成一隔离层，所述隔离层覆盖所述基底；形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。相应的，形成的场效应晶体管包括一位于基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。本发明通过在基底与源极、漏极之间形成一隔离层进行电学隔断，可以提高其寄生晶体管开启电压，切断寄生晶体管电流通路，降低亚阈值摆幅，提高场效应晶体管的直流特性，从而提高场效应晶体管的性能。
附图说明
图1为本发明实施例中所述场效应晶体管的制作方法的工艺流程图；
图2至图10为本发明实施例中所述场效应晶体管制作方法中各步骤对应的结构示意图。
具体实施方式
下面将结合流程图和示意图对本发明的场效应晶体管及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，本发明提供一种场效应晶体管的制作方法，如图1所示，所述场效应晶体管的制作方法包括如下步骤：
S1、在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
S2、去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；
S3、形成一隔离层，所述隔离层覆盖所述基底；
S4、形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。
相应的，根据本发明的另一面，本发明还提供一种场效应晶体管，所述场效应晶体管包括：
一位于一基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；
一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；
一源极和漏极，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。
本发明通过在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；形成一隔离层，所述隔离层覆盖所述基底；形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。相应的，形成的场效应晶体管包括一位于基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。本发明通过在基底与源极、漏极之间形成一隔离层进行电学隔断，可以提高其寄生晶体管开启电压，切断寄生晶体管电流通路，降低亚阈值摆幅，提高场效应晶体管的直流特性，从而提高场效应晶体管的性能。
以下列举所述场效应晶体管及其制作方法的实施例，本实施例中以纳米线场效应晶体管为例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图1至图10，其中图1示出了本发明实施例中场效应晶体管的制作方法的工艺流程图，图2至图10示出了本发明实施例中纳米线场效应晶体管制作方法中各个步骤对应的结构示意图。
首先，执行步骤S1，在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域。所述基底10可以包括诸如掺杂硅衬底、砷化镓衬底、砷磷化镓衬底、磷化铟衬底、锗衬底、或者硅锗衬底的半导体衬底等。本实施例中，所述基底10为硅衬底；因本实施例是以纳米线场效应晶体管为例，如图2所示，所述鳍结构为混合鳍结构11，所述混合鳍结构11包括在所述基底10上依次交错堆叠的第一半导体层110和第二半导体层111，且所述第一半导体层110和第二半导体层111均至少为一层，所述混合鳍结构11包括依次排列的第一区域A2、第二区域A2和第三区域A3，在图2中示意出了所述第一半导体层110和第二半导体层111均为两层；在确保所述基底10、所述第一半导体层110和第二半导体层110的晶格常数匹配的情况下，第一半导体层110和第二半导体层111均可以选自单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅等。优选的，第一半导体层110为单晶锗硅层110，第二半导体层111为单晶硅层111，第二半导体层111为纳米线场效应晶体管中的纳米线；形成第一半导体层110和第二半导体层111的方法可以为选择性外延。另外，在所述基底10上形成所述混合鳍结构11的具体形成方法是本领域技术人员所知晓的技术，在此不做赘述。
接着，执行步骤S2，去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底。本实施中，去除所述第一区域A1和第三区域A3中的第一半导体层110，以露出所述第一区域A1和第三区域A3下方的基底。通常的，在制作纳米线场效应晶体管时，在形成完所述混合鳍结构11后，会先形成一介质层，为了便于后续描述，所述介质层称为第一介质层12，所述第一介质层12覆盖所述基底10和混合鳍结构11；接着，形成一伪栅极结构13和侧墙14，所述伪栅极结构13横跨所述第二区域A2的混合鳍结构，在所述伪栅极结构13的两侧形成侧墙14，如图3所示。所述伪栅极结构13和侧墙14的具体形成方法是本领域技术人员常用的沉积、光刻和刻蚀等工艺，与传统的形成方法一样，在形成所述伪栅极结构13和侧墙14时，去除所述第一区域A1和第三区域A3中的所述第一介质层12，保留所述伪栅极结构13和侧墙14下方的所述第一介质层12(即保留所述第二区域A2的第一介质层12)。
接着，去除所述第一区域A1和第三区域A3中的第一半导体层110，以露出所述第一区域A1和第三区域A3下方的基底，如图4所示。较佳的，去除所述第一半导体层110的方法可以为高选择比湿法刻蚀。该步骤对后续制作方法具有非常重要的意义，要实现所述基底10与后续源极、漏极之间的电学隔断，必须将所述第一区域A1和第三区域A3的第一半导体层110去除掉，以露出所述侧墙14外侧的全部基底。
接下来，执行步骤S3，形成一隔离层，所述隔离层覆盖所述基底。较佳的，本实施例中，所述隔离层需要位于最下面的第二半导体层111之下(即所述隔离层的厚度小于或者等于最下面的第一半导体层110的厚度)。在执行完步骤S2之后，在上述结构中沉积一第一隔离层(图中示意图省略)，所述第一隔离层覆盖所述基底10、第二半导体层111和伪栅极结构13的顶部；接着，通过化学机械研磨工艺(CMP)平坦化所述第一隔离层；最后，再通过回刻方式使所述第一隔离层形成如图5所示的隔离层15。较佳的，所述隔离层15可以为单层结构，也可以为叠层结构，如所述隔离层15的材料可以为但不限于硅化物，可以为氧化硅或者氮化硅的单层结构，也可以为氧化硅-氮化硅-氧化硅的叠层结构。所述隔离层15的厚度可依据最下面的第一半导体层110的厚度而定，所述隔离层15的厚度应该小于或者等于最下面的第一半导体层110的厚度，以不影响后续源极、漏极与第二半导体层(纳米线)111的接触。优选的，所述隔离层15的厚度范围为1nm-1000nm之间。
最后，执行步骤S4，形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。本实施例中，通过选择性原位掺杂外延生长法在所述侧墙14的外侧且在所述隔离层15之上形成所述源极16和漏极17，如图6所示，因所述第一区域A1和第三区域A3中的第二半导体层111(相当于所述纳米线的两端)分别与所述源极16和漏极17接触，因此，在实际工艺中，在形成所述源极16和漏极17时，还会对其进行相应的离子注入工艺，以使所述纳米线111的两端也成为掺杂区。所述源极16和漏极17的外形可以但不限于方形、圆形或椭圆形等，所述源极16和漏极17的厚度或直径范围均为1nm-500nm之间，优选的，本实施例中，所述源极16和漏极17均为方形，且覆盖所述第二半导体层111。当然，在其他实施例中，所述源极16和漏极17的制作方法并不限于上述形成方法。
接着，在形成所述栅极结构19之前，在上述结构中会先沉积一第二介质层18，所述第二介质层18覆盖所述源极16、漏极17和伪栅极结构13，并通过CMP平坦化所述第二介质层18，露出所述伪栅极结构13的顶部；然后，去除所述伪栅极结构13和所述伪栅极结构13下的第一介质层12，即在所述侧墙14的内侧形成一凹槽B，以露出所述第二区域A2的混合鳍结构，如图7所示；接下来，去除所述凹槽B中的第一半导体层110，将所述凹槽B中的第二半导体层111(纳米线)悬置于所述凹槽B中，如图8所示，在该步骤中去除所述第一半导体层110的方法同样可以采取高选择比湿法刻蚀；再形成所述栅极结构19，所述栅极结构19填充满所述凹槽B。具体的，所述栅极结构19包括覆盖所述基底10和纳米线111的栅介质层和导电层，所述导电层位于所述栅介质层的上表面，所述导电层可以为金属层或者多晶硅层，所述栅介质层包括堆叠的层间介质层和高K介质层，如图9所示的结构。
最后，在上述结构中还会沉积第三介质层18′，所述第三介质层18′覆盖所述栅极结构19，在所述第三介质层18′相应的位置形成硅化物18〞，以实现所述源极16和漏极17的电连接，如图10所示。
本实施例中，所述第一介质层12、第二介质层18和第三介质层18′的材料均可以为但不限于氧化硅，也可以是本领域技术人员公知的其他介质材料。
综上，如图10所示，通过上述步骤最终得到的纳米线场效应晶体管1包括：一悬置于一基底10上的至少一层纳米线111，所述纳米线111包括依次排列的第一区域、第二区域和第三区域；一侧墙14和栅极结构19，所述栅极结构19位于所述基底之上，且横跨所述第二区域的纳米线，所述侧墙14位于所述栅极结构19的两侧；一隔离层15，所述隔离层15位于所述基底与所述第一区域和第二区域的纳米线之间，且位于所述栅极结构19的外侧；一源极16和漏极17，所述源极16和漏极17分别位于所述侧墙14的外侧，且位于所述隔离层15之上；且所述纳米线111依次穿过源极16、栅极结构19和漏极17，所述纳米线111的两端分别与所述源极16和漏极17接触。
显然，上述纳米线场效应晶体管1并不限于上述制作方法。
本实施例中，通过在所述基底10与源极16、漏极17之间形成一隔离层15进行电学隔离的方法形成的纳米线场效应晶体管，减小源极16/漏极17、隔离层15和基底10间的电容(可远小于通过高掺杂基底的源/漏结电容)，可以提高其寄生晶体管开启电压，切断寄生晶体管电流通路，降低亚阈值摆幅，提高纳米线场效应晶体管的直流特性，从而提高纳米线场效应晶体管的性能。
综上，本发明通过在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；形成一隔离层，所述隔离层覆盖所述基底；形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。相应的，形成的场效应晶体管包括一位于基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。本发明通过在基底与源极、漏极之间形成一隔离层进行电学隔断，可以提高其寄生晶体管开启电压，切断寄生晶体管电流通路，降低亚阈值摆幅，提高场效应晶体管的直流特性，从而提高场效应晶体管的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (27)
1.一种场效应晶体管的制作方法，其特征在于，包括：
在一基底上形成一鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
去除所述第一区域和第三区域中的至少部分鳍结构，以露出所述第一区域和第三区域下方的基底；
形成一隔离层，所述隔离层覆盖所述基底；
形成源极、漏极和栅极结构，所述栅极结构横跨所述第二区域，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层之上。
2.如权利要求1所述的场效应晶体管的制作方法，其特征在于，
所述鳍结构为混合鳍结构，所述混合鳍结构包括在所述基底上依次交错堆叠的第一半导体层和第二半导体层，且所述第一半导体层和第二半导体层均至少为一层，所述混合鳍结构包括依次排列的所述第一区域、第二区域和第三区域；
去除所述第一区域和第三区域中的至少部分鳍结构的步骤包括：去除所述第一区域和第三区域中的第一半导体层，以露出所述第一区域和第三区域下方的基底；
在形成所述隔离层的步骤中：所述隔离层覆盖所述基底，且位于最下面的第二半导体层之下。
3.如权利要求1或2所述的场效应晶体管的制作方法，其特征在于，所述隔离层为单层结构或叠层结构。
4.如权利要求1或2所述的场效应晶体管的制作方法，其特征在于，所述隔离层为硅化物层。
5.如权利要求4所述的场效应晶体管的制作方法，其特征在于，所述硅化物层为氧化硅层或氮化硅层的单层结构；或者所述硅化物层为氧化硅层-氮化硅层-氧化硅层的叠层结构。
6.如权利要求1或2所述的场效应晶体管的制作方法，其特征在于，，所述隔离层的厚度范围为1nm-100nm之间。
7.如权利要求2所述的场效应晶体管的制作方法，其特征在于，采用湿法刻蚀去除所述第一区域和第三区域中的第一半导体层，以露出所述第一区域和第三区域下方的基底。
8.如权利要求2所述的场效应晶体管的制作方法，其特征在于，形成所述隔离层的步骤包括：
沉积一第一隔离层，所述第一隔离层覆盖所述基底和第二半导体层；
通过回刻方式使所述第一隔离层形成所述隔离层。
9.如权利要求2所述的场效应晶体管的制作方法，其特征在于，所述第二半导体层为单晶硅层。
10.如权利要求2所述的场效应晶体管的制作方法，其特征在于，所述第一半导体层为单晶锗层或者单晶锗硅层。
11.如权利要求2所述的场效应晶体管的制作方法，其特征在于，在一基底上形成一混合鳍结构的步骤和去除所述第一区域和第三区域中的第一半导体层的步骤之间，还包括：
沉积一介质层，所述介质层覆盖所述基底和混合鳍结构；
形成一伪栅极结构，所述伪栅极结构横跨所述第二区域；
在所述伪栅极结构的两侧形成侧墙。
12.权利要求11所述的场效应晶体管的制作方法，其特征在于，形成源极、漏极和栅极结构的步骤包括：
在所述侧墙的外侧且在所述隔离层之上形成源极和漏极；
去除所述伪栅极结构，在所述侧墙的内侧形成一凹槽，以露出所述第二区域的混合鳍结构；
去除所述第二区域中的第一半导体层，使所述第二半导体层悬置于所述凹槽中；
形成一栅极结构，所述栅极结构填充满所述凹槽。
13.如权利要求12所述的场效应晶体管的制作方法，其特征在于，所述栅极结构包括覆盖所述基底和第二半导体层的栅介质层和导电层，所述导电层位于所述栅介质层的上表面。
14.如权利要求13所述的场效应晶体管的制作方法，其特征在于，所述导电层为金属层或多晶硅层。
15.如权利要求12所述的场效应晶体管的制作方法，其特征在于，在所述侧墙的外侧且在所述隔离层之上形成源极和漏极的方法包括选择性原位掺杂外延生长法。
16.如权利要求12所述的场效应晶体管的制作方法，其特征在于，所述源极和漏极的形状均为方形、圆形或者椭圆形。
17.如权利要求16所述的场效应晶体管的制作方法，其特征在于，所述源极和漏极的厚度或直径范围均为1nm-500nm之间。
18.一种场效应晶体管，其特征在于，所述场效应晶体管包括：
一位于一基底上的鳍结构，所述鳍结构包括依次排列的第一区域、第二区域和第三区域；
一栅极结构，所述栅极结构位于所述基底之上，且横跨所述第二区域的鳍结构；
一隔离层，所述隔离层位于所述基底与所述第一区域和第二区域的鳍结构之间，且位于所述栅极结构的外侧；
一源极和漏极，所述源极和漏极分别位于所述栅极结构的两侧，且位于所述隔离层的上方。
19.如权利要求18所述的场效应晶体管，其特征在于，所述场效应晶体管还包括一侧墙，所述侧墙位于所述栅极结构的两侧，所述源极和漏极分别位于所述侧墙的外侧。
20.如权利要求18所述的场效应晶体管，其特征在于，所述场效应晶体管为纳米线场效应晶体管。
21.如权利要求20所述的场效应晶体管，其特征在于，所述纳米线的材料为单晶硅。
22.如权利要求20所述的场效应晶体管，其特征在于，所述纳米线场效应晶体管包括至少一层纳米线，所述纳米线悬置于所述基底之上，且所述纳米线依次穿过所述源极、栅极结构和漏极。
23.如权利要求22所述的场效应晶体管，其特征在于，所述纳米线的两端分别与所述源极和漏极接触。
24.如权利要求18至23任意一项所述的场效应晶体管，其特征在于，所述隔离层为单层结构或叠层结构。
25.如权利要求24所述的场效应晶体管，其特征在于，所述隔离层的厚度范围为1nm-100nm之间。
26.如权利要求18至23任意一项所述的场效应晶体管，其特征在于，所述隔离层为硅化物层。
27.如权利要求26所述的场效应晶体管，其特征在于，所述硅化物层为氧化硅层或氮化硅层的单层结构；或者所述硅化物层为氧化硅层-氮化硅层-氧化硅层的叠层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710121039.2A CN108538914A (zh) | 2017-03-02 | 2017-03-02 | 场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710121039.2A CN108538914A (zh) | 2017-03-02 | 2017-03-02 | 场效应晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108538914A true CN108538914A (zh) | 2018-09-14 |
Family
ID=63489154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710121039.2A Pending CN108538914A (zh) | 2017-03-02 | 2017-03-02 | 场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538914A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104054181A (zh) * | 2011-12-30 | 2014-09-17 | 英特尔公司 | 全包围栅晶体管的可变栅极宽度 |
| US20150349077A1 (en) * | 2013-01-24 | 2015-12-03 | Ravi Pillarisetty | Deep gate-all-around semiconductor device having germanium or group iii-v active layer |
| CN105552030A (zh) * | 2014-10-27 | 2016-05-04 | 格罗方德半导体公司 | 纳米线结构的制造 |
| US20160190247A1 (en) * | 2014-03-21 | 2016-06-30 | International Business Machines Corporation | Stressed nanowire stack for field effect transistor |
| US9484267B1 (en) * | 2016-02-04 | 2016-11-01 | International Business Machines Corporation | Stacked nanowire devices |
| CN106328539A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 多栅极器件及其制造方法 |
-
2017
- 2017-03-02 CN CN201710121039.2A patent/CN108538914A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104054181A (zh) * | 2011-12-30 | 2014-09-17 | 英特尔公司 | 全包围栅晶体管的可变栅极宽度 |
| US20150349077A1 (en) * | 2013-01-24 | 2015-12-03 | Ravi Pillarisetty | Deep gate-all-around semiconductor device having germanium or group iii-v active layer |
| US20160190247A1 (en) * | 2014-03-21 | 2016-06-30 | International Business Machines Corporation | Stressed nanowire stack for field effect transistor |
| CN105552030A (zh) * | 2014-10-27 | 2016-05-04 | 格罗方德半导体公司 | 纳米线结构的制造 |
| CN106328539A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 多栅极器件及其制造方法 |
| US9484267B1 (en) * | 2016-02-04 | 2016-11-01 | International Business Machines Corporation | Stacked nanowire devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI714020B (zh) | 半導體結構及其製作方法 | |
| US9673302B2 (en) | Conversion of strain-inducing buffer to electrical insulator | |
| US11581406B2 (en) | Method of fabricating CMOS FinFETs by selectively etching a strained SiGe layer | |
| KR101183273B1 (ko) | 집적회로 및 그의 제조방법 | |
| US10903369B2 (en) | Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions | |
| CN107887274A (zh) | 利用应力记忆技术的半导体器件及其制造方法及电子设备 | |
| CN104124174B (zh) | 半导体结构及其形成方法 | |
| CN106449755A (zh) | 全门n纳米丝器件以及该器件的制造方法 | |
| TW201611289A (zh) | 在鍺主動層下方有擴散障壁層之半導體裝置 | |
| CN106170867A (zh) | 用于垂直型半导体器件的选择性再生长顶部接触部 | |
| TW201929225A (zh) | 場效應電晶體、系統晶片以及製造其的方法 | |
| US9799569B2 (en) | Method of forming field effect transistors (FETs) with abrupt junctions and integrated circuit chips with the FETs | |
| CN105474401A (zh) | 用于增强型GaN半导体器件的复合高K金属栅极堆叠体 | |
| US20200273979A1 (en) | Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions | |
| CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107039520A (zh) | 鳍式场效应晶体管及其形成方法 | |
| TW202316531A (zh) | 形成底部介電隔離層的方法 | |
| WO2022048134A1 (zh) | 带铁电或负电容材料的器件及制造方法及电子设备 | |
| CN108538914A (zh) | 场效应晶体管及其制作方法 | |
| KR20180017761A (ko) | 벌크 실리콘 기반의 실리콘 게르마늄 ｐ-채널 삼중 게이트 트랜지스터 및 그 제조방법 | |
| JP2022552417A (ja) | 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ | |
| US20220005948A1 (en) | Fin field effect transistor with field plating | |
| TW202406095A (zh) | 具有碳摻雜釋放層的單體互補場效電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180914 |
|
| RJ01 | Rejection of invention patent application after publication |