CN108512644B - 一种实现指数混沌系统特性的电路系统 - Google Patents

一种实现指数混沌系统特性的电路系统 Download PDF

Info

Publication number
CN108512644B
CN108512644B CN201810139255.4A CN201810139255A CN108512644B CN 108512644 B CN108512644 B CN 108512644B CN 201810139255 A CN201810139255 A CN 201810139255A CN 108512644 B CN108512644 B CN 108512644B
Authority
CN
China
Prior art keywords
pin
operational amplifier
integrated operational
amplifier chip
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810139255.4A
Other languages
English (en)
Other versions
CN108512644A (zh
Inventor
王晓媛
俞军
闵小涛
张雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810139255.4A priority Critical patent/CN108512644B/zh
Publication of CN108512644A publication Critical patent/CN108512644A/zh
Application granted granted Critical
Publication of CN108512644B publication Critical patent/CN108512644B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Abstract

本发明公开了一种实现指数混沌系统特性的电路模型。本发明中的集成运算放大器U1用于实现反相比例运算，得到‑y项和10y项。y与10y项经过乘法器U3得到y 2项，再经过晶体管与集成运算放大器U2芯片中的运算放大器1、4构成的指数运算电路、反向求和运算和积分运算电路得到x项；将x项与z项加至乘法器U4，乘法器U4输出的0.1xz项与‑y项加至集成运算放大器U2中的运算放大器2，通过反向求和运算和积分运算电路得到y项；将x与‑y项加至乘法器U5，乘法器U5输出的‑0.1xy项与z项加至集成运算放大器U2中的运算放大器3，通过反向求和运算和积分运算得到z项。本发明用于混沌系统电路设计、实验以及应用。

Description

一种实现指数混沌系统特性的电路系统
技术领域
本发明属于电路设计技术领域，涉及一种指数形式的混沌系统模型，具体涉及一种具有物理可实现性以及丰富的动力学特性的电路系统。
背景技术
混沌现象的发现被称为第三次物理革命，它改变了确定性和随机性具有分界线的说法。混沌系统具有对初值条件的极度敏感性、非周期性、不可预测性等特点，由混沌系统产生的混沌信号具有连续宽谱和类随机特性，能够产生性能优良的伪随机序列，因此可以广泛应用于保密通信等领域中。
在保密通信中，信息的安全性依赖于混沌信号的复杂性，而混沌信号的复杂性主要与混沌系统方程的复杂度、非线性度相关，复杂度与非线性度越高，产生的混沌信号越复杂，所得到的混沌序列的随机性越好，通信越安全。因此，构建一个混沌电路来模拟混沌系统，继而产生所需的性能良好的混沌信号尤为重要。
已有的混沌系统设计主要分为两个方向，一种是将乘积项xy、x2、y2作为非线性项，另一种是将固定底数的指数项ex、ey、exy作为非线性项，而含有底数固定的指数非线性项的混沌系统的复杂性远远高于乘积非线性项混沌系统的复杂性，且在实际应用中比乘积项更有价值。
目前，含自然指数的混沌系统的研究还比较少，而已经报导的含ex、ey和exy的混沌系统的指数实现电路较为复杂，且精度不高。因此，构建一个新的非线性更强的自然指数混沌系统，设计出简单精确的电路模型来模拟该系统是十分有价值的。
发明内容
针对现有技术存在的上述不足，本发明提出了一种新型指数混沌系统的数学模型和等效电路系统，用来模拟混沌系统的动力学特性、产生自然指数混沌信号，提高混沌信号的复杂性，进而提升通信系统的安全性。
本发明解决技术问题所采取的技术方案如下：包括
Figure GDA0002924371350000011
项产生电路，x项产生电路，y、-y和10y项产生电路，z项产生电路。
Figure GDA0002924371350000012
项产生电路由乘法器U3、晶体管S9013、电阻R5和集成运算放大器芯片U2中的第一运算放大器组成，通过乘法器U3得到y2项，加至晶体管S9013、电阻R5和集成运算放大器芯片U2中的第一运算放大器构成的指数运算电路，得到
Figure GDA0002924371350000013
项。x项产生电路由
Figure GDA0002924371350000014
项产生电路、集成运算放大器芯片U2中的第四运算放大器、电阻R6、R7、R8和电容C1构成，具体地，
Figure GDA0002924371350000015
项与-y项、x项通过反向求和运算以及积分运算实现x的输出。y项产生电路由乘法器U4、集成运算放大器芯片U2中的第二运算放大器、电阻R9、R10和电容C2组成，具体地，乘法器U4输出的0.1xz与-y项加至集成运算放大器芯片U2中的第二运算放大器，通过反向求和运算以及积分运算得到y项。-y项产生电路由集成运算放大器芯片U1中的第一运算放大器和电阻R1、R2构成的反向放大器实现。10y项产生电路由集成运算放大器芯片U1中的第二运算放大器和电阻R3、R4构成的比例放大器实现。z项产生电路由乘法器U5、集成运算放大器芯片U2中的第三运算放大器、电阻R11、R12和电容C3构成。乘法器U5输出的-0.1xy项与z项加至集成运算放大器芯片U2，通过反向求和运算及积分运算得到z项。
上述指数混沌系统实现电路，包括集成运算放大器芯片U1，集成运算放大器芯片U2，乘法器U3、乘法器U4、乘法器U5、十个电阻R1-R12、三个电容C1-C3、一个晶体管。
所述的集成运算放大器芯片U1和集成运算放大器芯片U2采用LF347；乘法器U3、乘法器U4和乘法器U5采用AD633；晶体管采用S9013。
所述的集成运算放大器芯片U1的第1引脚与第二电阻R2的一端相连；第2引脚与第二电阻R2的另一端和第一电阻R1的一端相连，第一电阻R1的另一端与集成运算放大器芯片U2的第7引脚相连；集成运算放大器芯片U1第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第三电阻R3的一端和第四电阻R4的一端相连，第三电阻R3的另一端与集成运算放大器芯片U1的第1引脚相连；第7引脚与第四电阻R4的另一端相连；第11引脚接负15伏电源。
所述的集成运算放大器芯片U2的第1引脚与第五电阻R5的一端和第六电阻R6的一端相连；第2引脚与第五电阻R5的另一端和晶体管发射极相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第九电阻R9的一端、第十电阻R10的一端和第二电容C2的一端连接，第九电阻R9的另一端与集成运算放大器芯片U1的第1引脚相连，第十电阻R10的另一端与乘法器U4的第7引脚相连；第7引脚与第二电容C2的另一端相连；第8引脚与第三电容C3的一端相连；第9引脚与第三电容C3的另一端、第十一电阻R11的一端和第十二电阻R12的一端相连，第十一电阻R11的另一端与集成运算放大器芯片U2的第8引脚相连，第十二电阻R12的另一端与乘法器U5的第7引脚相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第六电阻R6的另一端、第七电阻R7的一端、第八电阻R8的一端和第一电容C1的一端相连，第七电阻R7的另一端与集成运算放大器芯片U2的第14引脚相连，第八电阻R8的另一端与集成运算放大器芯片U1的第1引脚相连；第14引脚与第一电容C1的另一端相连。
所述的乘法器U3的第1引脚与集成运算放大器芯片U1的第7引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U2的第7引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与晶体管的基极和集电极相连；第8引脚接正15伏电源。
所述的乘法器U4的第1引脚与集成运算放大器芯片U2的第14引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U2的第8引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十电阻R10的另一端相连；第8引脚接正15伏电源。
所述的乘法器U5的第1引脚与集成运算放大器芯片U2的第14引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U1的第1引脚相连；第4引脚接地；第5引脚接负15电源；第6引脚接地；第7引脚与第十二电阻R12的另一端相连；第8引脚接正15伏电源。
本发明设计了一种具有物理可实现性以及丰富的动力学特性的指数混沌系统电路系统，该模拟电路含有2个集成运算放大器芯片、3个乘法器和1个晶体管，结构简单，在混沌学研究依旧有着大片空白领域、等待研究人员进一步开拓的情况下，可用于混沌系统电路设计、实验以及应用，对混沌电路在伪随机序列的产生、密码学、保密通信等诸多领域中的应用研究具有重要的实际意义。
本发明设计的指数混沌系统电路模拟电路，其利用电路模拟混沌系统的各微分方程间的数理关系，具体实现了混沌系统各微分方程间的数理关系。本发明利用集成运算放大器芯片和模拟乘法器电路实现混沌系统方程中的相应运算，其中，集成运算放大器芯片主要用于实现指数运算、比例运算、反相运算、求和运算和积分运算，模拟乘法器用于实现方程中各项的乘积运算。
附图说明
图1是本发明的等效电路框图。
图2是本发明模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是在Lü混沌系统的第一个方程中添加一个
Figure GDA0002924371350000031
项得到新的指数混沌系统的数学表达式：
Figure GDA0002924371350000032
其中，x、y、z为系统的无量纲状态变量，a、b、c为系数。
如图1所示，本实例指数型混沌模拟等效电路包括集成运算放大器芯片U1，集成运算放大器芯片U2，乘法器U3，乘法器U4和乘法器U5和晶体管S9013。变量10y与y经过乘法器U3得到y2，y2经过晶体管与集成运算放大器芯片U2中的运算放大器1得到
Figure GDA0002924371350000033
变量x和z经过乘法器U4得到0.1xz，变量x和-y经过乘法器U5得到-0.1xy，再经过集成运算放大器芯片U2，最终得到指数混沌系统的数理关系。集成运算放大器U1主要实现反向比例运算；集成运算放大器U2主要实现指数运算、求和运算、和积分运算；乘法器U3、U4和U5实现两个信号的相乘运算。U1、U2采用LF347，U3、U4和U5采用AD633，LF347、AD633均为现有技术。
如图2所示，集成运算放大器芯片U1内集成了4个运算放大器，其中第1、2、3引脚对应的运算放大器与第一电阻R1和第二电阻R2构成反相比例运算电路，得到-y，输入的变量为y，通过第一电阻R1输入到集成运算放大器芯片U1的第2引脚，U1引脚1的输出为-y：
Figure GDA0002924371350000041
集成运算放大器芯片U1的第5、6、7引脚对应的运算放大器与第三电阻R3和第四电阻R4构成反相比例运算电路，得到10y，输入的变量为-y，通过第三电阻R3输入到集成运算放大器芯片U1的第6引脚，U1引脚7的输出为10y：
Figure GDA0002924371350000042
集成运算放大器芯片U2内集成了4个运算放大器，其中，集成运算放大器芯片U2的1、2、3引脚对应的运算放大器与第五电阻R5和晶体管构成指数运算电路，输入的变量为y和10y，通过乘法器U3得到y2项，再通过晶体管输入到集成运算放大器芯片U2的第2引脚，U2引脚1的输出为
Figure GDA0002924371350000043
Figure GDA0002924371350000044
集成运算放大器芯片U2的5、6、7引脚对应的运算放大器与第九电阻R9、第十电阻R10和第二电容C2构成反相求和运算和积分运算电路，得到y，输入变量-y和0.1xz通过第九电阻R9、第十电阻R10和第二电容C2输入到集成运算放大器芯片U2的第6引脚，U2引脚7的输出为y：
Figure GDA0002924371350000045
集成运算放大器芯片U2的8、9、10引脚对应的运算放大器与第十一电阻R11、第十二电阻R12和第三电容C3构成反相求和运算和积分运算电路，得到z，输入变量z和-0.1xy通过第十一电阻R11、第十二电阻R12和第三电容C3输入到集成运算放大器芯片U2的第9引脚，U2引脚8的输出为z：
Figure GDA0002924371350000046
集成运算放大器芯片U2的12、13、14引脚对应的运算放大器与第六电阻R6、第七电阻R7、第八电阻R8和第一电容C1构成反相求和运算和积分运算电路，得到x，输入变量
Figure GDA0002924371350000047
x和-y通过第六电阻R6、第七电阻R7、第八电阻R8和第一电容C1输入到集成运算放大器芯片U2的第13引脚，U2引脚14的输出为x：
Figure GDA0002924371350000048
乘法器U3的型号为AD633，用以实现变量y与10y的乘积运算，即乘法器U3的第七引脚的输出为y2，乘法器U4的型号为AD633，用以实现变量x与z的乘积运算，即乘法器U4的第7引脚的输出为0.1xz，乘法器U5的型号为AD633，用以实现变量x与-y的乘积运算，即乘法器U5的第7引脚的输出为-0.1xy。
集成运算放大器芯片U1的第1引脚与第二电阻R2的一端连接并作为-y的输出端，第2引脚与第二电阻R2的另一端和第一电阻R1的一端连接，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第三电阻R3一端和第四电阻R4的一端连接，第7引脚与第四电阻R4的另一端连接并作为10y的输出端，第11引脚接负15伏电源。
集成运算放大器芯片U2的第1引脚与第五电阻R5的一端和第六电阻R6的一端连接并作为
Figure GDA0002924371350000051
的输出端，第2引脚与晶体管的发射极连接，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第二电容C2的一端、第九电阻R9的一端和第十电阻R10的一端连接，第7引脚与第二电容C2的另一端连接并作为变量y的输出端，第8引脚与第三电容C3的一端连接并作为变量z的输出端，第9引脚与第三电容C3的另一端、第十一电阻R11的一端和第十二电阻R12的一端连接，第10引脚接地，第11引脚接负15伏电源，第12引脚接地，第13引脚与第一电容C1的一端、第六电阻R6的另一端、第七电阻R7的一端和第八电阻R8的一端连接，第14引脚与第一电容C1的另一端连接并作为变量x的输出端。
乘法器U3的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为y2的输出端，第8引脚接正15伏电源。
乘法器U4的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为0.1xz的输出端，第8引脚接正15伏电源。
乘法器U5的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为-0.1xy的输出端，第8引脚接正15伏电源。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (7)

1.一种实现指数混沌系统特性的电路系统，该电路系统基于以下指数混沌系统的数学模型建立：
Figure FDA0002924371340000011
a、b、c为系数，方程一为x的微分方程，方程二为y的微分方程，方程三为z的微分方程，三个彼此关联的微分方程构成封闭的指数混沌系统，其特征在于：
包括集成运算放大器芯片U1、集成运算放大器芯片U2和乘法器U3、乘法器U4、乘法器U5和晶体管，集成运算放大器芯片U1用于反相比例运算，用于将变量y转换成-y和将变量-y转换成10y，集成运算放大器芯片U2用于反向求和运算、积分运算以及与晶体管构成指数运算电路，其中集成运算放大器芯片U2中的第一运算放大器与晶体管构成指数运算电路，得到
Figure FDA0002924371340000012
项，再通过集成运算放大器芯片U2中的第四运算放大器4，与-y、x项完成反相求和运算和积分运算得到x项；乘法器U4输出的0.1xz项与-y项加至集成运算放大器芯片U2中的第二运算放大器2，通过反相求和运算和积分运算得到y项；乘法器U5输出的-0.1xy项与z项加至集成运算放大器芯片U2，通过反相求和运算和积分运算得到z项。
2.根据权利要求1所述的电路系统，其特征在于：所述的集成运算放大器芯片U1、集成运算放大器芯片U2采用LF374，乘法器U3、乘法器U4、乘法器U5采用AD633；晶体管采用S9013；集成运算放大器芯片U2的第7引脚输出y项、第8引脚输出z项、第14引脚输出x项。
3.根据权利要求2所述的电路系统，其特征在于：所述的集成运算放大器芯片U1的第1引脚与第二电阻R2的一端相连；集成运算放大器芯片U1的第2引脚与第二电阻R2的另一端、第一电阻R1的一端相连，第一电阻R1的另一端与集成运算放大器芯片U2的第7引脚相连；集成运算放大器芯片U1的第3引脚接地；集成运算放大器芯片U1的第4引脚接正15伏电源；集成运算放大器芯片U1的第5引脚接地；集成运算放大器芯片U1的第6引脚与第三电阻R3的一端、第四电阻R4的一端相连，第三电阻R3的另一端与集成运算放大器芯片U1的第1引脚相连；集成运算放大器芯片U1的第7引脚与第四电阻R4的另一端相连；集成运算放大器芯片U1的第11引脚接负15伏电源。
4.根据权利要求3所述的电路系统，其特征在于：所述的集成运算放大器芯片U2的第1引脚与第五电阻R5的一端、第六电阻R6的一端相连；集成运算放大器芯片U2的第2引脚与第五电阻R5的另一端、晶体管发射极相连；集成运算放大器芯片U2的第3引脚接地；集成运算放大器芯片U2的第4引脚接正15伏电源；集成运算放大器芯片U2的第5引脚接地；集成运算放大器芯片U2的第6引脚与第九电阻R9的一端、第十电阻R10的一端、第二电容C2的一端连接，第九电阻R9的另一端与集成运算放大器芯片U1的第1引脚相连，第十电阻R10的另一端与乘法器U4的第7引脚相连；集成运算放大器芯片U2的第7引脚与第二电容C2的另一端相连；集成运算放大器芯片U2的第8引脚与第三电容C3的一端相连；集成运算放大器芯片U2的第9引脚与第三电容C3的另一端、第十一电阻R11的一端、第十二电阻R12的一端相连，第十一电阻R11的另一端与集成运算放大器芯片U2的第8引脚相连，第十二电阻R12的另一端与乘法器U5的第7引脚相连；集成运算放大器芯片U2的第10引脚接地；集成运算放大器芯片U2的第11引脚接负15伏电源；集成运算放大器芯片U2的第12引脚接地；集成运算放大器芯片U2的第13引脚与第六电阻R6的另一端、第七电阻R7的一端，第八电阻R8的一端、第一电容C1的一端相连，第七电阻R7的另一端与集成运算放大器芯片U2的第14引脚相连、第八电阻R8的另一端与集成运算放大器芯片U1的第1引脚相连；集成运算放大器芯片U2的第14引脚与第一电容C1的另一端相连。
5.根据权利要求4所述的电路系统，其特征在于：所述的乘法器U3的第1引脚与集成运算放大器芯片U1的第7引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U2的第7引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与晶体管的基极和集电极相连；第8引脚接正15伏电源。
6.根据权利要求5所述的电路系统，其特征在于：所述的乘法器U4的第1引脚与集成运算放大器芯片U2的第14引脚相连；乘法器U4的第2引脚接地；乘法器U4的第3引脚与集成运算放大器芯片U2的第8引脚相连；乘法器U4的第4引脚接地；乘法器U4的第5引脚接负15伏电源；乘法器U4的第6引脚接地；乘法器U4的第7引脚与第十电阻R10的另一端相连；第8引脚接正15伏电源。
7.根据权利要求6所述的电路系统，其特征在于：所述的乘法器U5的第1引脚与集成运算放大器芯片U2的第14引脚相连；乘法器U5的第2引脚接地；乘法器U5的第3引脚与集成运算放大器芯片U1的第1引脚相连；乘法器U5的第4引脚接地；乘法器U5的第5引脚接负15电源；乘法器U5的第6引脚接地；乘法器U5的第7引脚与第十二电阻R12的另一端相连；第8引脚接正15伏电源。
CN201810139255.4A 2018-02-11 2018-02-11 一种实现指数混沌系统特性的电路系统 Expired - Fee Related CN108512644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810139255.4A CN108512644B (zh) 2018-02-11 2018-02-11 一种实现指数混沌系统特性的电路系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810139255.4A CN108512644B (zh) 2018-02-11 2018-02-11 一种实现指数混沌系统特性的电路系统

Publications (2)

Publication Number Publication Date
CN108512644A CN108512644A (zh) 2018-09-07
CN108512644B true CN108512644B (zh) 2021-04-30

Family

ID=63375275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810139255.4A Expired - Fee Related CN108512644B (zh) 2018-02-11 2018-02-11 一种实现指数混沌系统特性的电路系统

Country Status (1)

Country Link
CN (1) CN108512644B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543313B (zh) * 2018-11-27 2023-01-31 杭州电子科技大学 基于忆阻器反馈的超混沌系统的电路模型
CN110138363A (zh) * 2019-04-12 2019-08-16 齐鲁理工学院 一种三维整数阶调频系统的模拟电路
CN110516352B (zh) * 2019-08-27 2023-05-19 杭州电子科技大学 基于对数型忆容器的混沌振荡器的等效电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105972A1 (en) * 2010-02-24 2011-09-01 The Office Of National Telecommunications Commission Secure communication systems based upon two-fold masking of different chaotic attractors, including modified chaotic attractors, using static-dynamic secret keys
CN104079402A (zh) * 2014-07-24 2014-10-01 江南大学 一种分段混沌系统的未知参数辨识与投影同步方法
CN105530085A (zh) * 2014-08-30 2016-04-27 李敏 基于Lü系统的不同反馈自动切换超混沌系统构造方法及模拟电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105972A1 (en) * 2010-02-24 2011-09-01 The Office Of National Telecommunications Commission Secure communication systems based upon two-fold masking of different chaotic attractors, including modified chaotic attractors, using static-dynamic secret keys
CN104079402A (zh) * 2014-07-24 2014-10-01 江南大学 一种分段混沌系统的未知参数辨识与投影同步方法
CN105530085A (zh) * 2014-08-30 2016-04-27 李敏 基于Lü系统的不同反馈自动切换超混沌系统构造方法及模拟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lorenz混沌电路的分数阶控制;顾文军;《CNKI中国硕士学位论文全文数据库信息科技辑》;20121115;全文 *

Also Published As

Publication number Publication date
CN108512644A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN108512644B (zh) 一种实现指数混沌系统特性的电路系统
CN103684264B (zh) 一种忆阻电路与非线性电路可切换的混沌信号源
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN108833073B (zh) 一种基于忆容器和忆感器的混沌振荡器的等效电路模型
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN108234106A (zh) 一种基于忆阻器的隐藏Lü系统超混沌信号源电路
CN108847922A (zh) 一种基于分数阶忆阻器的时滞混沌电路
CN110896347B (zh) 一种具有离散分岔图的多稳定性混沌系统
CN205232190U (zh) 实现忆感器特性的模拟电路
CN102736892B (zh) 一种非线性伪随机序列发生器
CN109086558A (zh) 对数型局部有源忆阻器仿真器
CN110222451A (zh) 三阶绝对值局部有源忆阻器电路模型
CN205263816U (zh) 一种指数型忆感器电路
CN108599919B (zh) 一种对数混沌系统的电路模型
CN104301090A (zh) 含有时滞项的四维混沌系统电路
CN110912675B (zh) 一种分数阶双翅膀混沌隐藏吸引子产生电路
CN109543313B (zh) 基于忆阻器反馈的超混沌系统的电路模型
CN102739392B (zh) 一种Chen混沌信号发生器
CN109743154B (zh) 一种忆阻指数混沌系统的电路模型
CN104144050A (zh) 一种分数阶t混沌电路
CN109039575B (zh) 一种指数混沌系统的电路模型
CN208985163U (zh) 一种基于忆阻器反馈的超混沌系统的电路模型
CN111162895B (zh) 一种基于余弦控制的多涡卷混沌信号发生器
CN109474416A (zh) 一种含有隐藏吸引子的超混沌信号发生电路
CN209001980U (zh) 一种含分数阶电感的忆阻器构成的混沌电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210430