CN108493178A - 封装到位的集成电路支架结构及其制造方法 - Google Patents

封装到位的集成电路支架结构及其制造方法 Download PDF

Info

Publication number
CN108493178A
CN108493178A CN201810115477.2A CN201810115477A CN108493178A CN 108493178 A CN108493178 A CN 108493178A CN 201810115477 A CN201810115477 A CN 201810115477A CN 108493178 A CN108493178 A CN 108493178A
Authority
CN
China
Prior art keywords
support
weld part
interconnecting piece
pad region
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810115477.2A
Other languages
English (en)
Other versions
CN108493178B (zh
Inventor
刘正伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Product Energy Precision Electronics Co Ltd
Original Assignee
Kunshan Product Energy Precision Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Product Energy Precision Electronics Co Ltd filed Critical Kunshan Product Energy Precision Electronics Co Ltd
Priority to CN201810115477.2A priority Critical patent/CN108493178B/zh
Publication of CN108493178A publication Critical patent/CN108493178A/zh
Application granted granted Critical
Publication of CN108493178B publication Critical patent/CN108493178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示了封装到位的集成电路支架结构，包括支架本体、设于支架本体内的若干组PAD区域，所述支架本体包括第一支架和第二支架，所述第一支架和所述第二支架之间设有连接架，所述连接架的两侧分别设置有PAD区域，所述PAD区域包括连接部、分别对称设于连接部两侧的若干组焊接部，所述连接部的一端与连接架连接，所述连接部的另一端与第一支架或第二支架连接，所述焊接部与所述连接部的连接处设有折弯部，所述焊接部的端部设有焊接凸包，所述第一支架上设有支撑部，所述支撑部的高度与所述焊接部折弯的高度相适应。本发明实现芯片与固晶焊线的贴合到位，封装稳定。

Description

封装到位的集成电路支架结构及其制造方法
技术领域
本发明属于集成电路技术领域，尤其涉及一种封装到位的集成电路支架结构及其制造方法。
背景技术
集成电路支架的中心为PAD功能区域，在使用过程中需要固晶焊线连接芯片，端子的PIN连接芯片以及封胶。由于折弯后端子和塑胶会有脱胶问题，造成PIN脱离，传感器使用过程中传感器的引线脚需要焊锡、焊接在电路板上配合使用，因为芯片需要和固晶焊线进行贴合的工艺，固定焊线的凸包通常会直接与芯片对接，在后续封胶过程中会出现芯片在支架内不稳定，造成倾斜、焊线连接不稳的问题，从而导致芯片和支架分离，整个集成电路无法正常工作。
发明内容
本发明的目的是为了解决上述技术问题，而提供一种封装到位的集成电路支架结构及其制造方法，从而实现芯片与固晶焊线的贴合到位，封装稳定。为了达到上述目的，本发明技术方案如下：
封装到位的集成电路支架结构，包括支架本体、设于支架本体内的若干组PAD区域，所述支架本体包括第一支架和第二支架，所述第一支架和所述第二支架之间设有连接架，所述连接架的两侧分别设置有PAD区域，所述PAD区域包括连接部、分别对称设于连接部两侧的若干组焊接部，所述连接部的一端与连接架连接，所述连接部的另一端与第一支架或第二支架连接，所述焊接部与所述连接部的连接处设有折弯部，所述焊接部的端部设有焊接凸包，所述第一支架上设有支撑部，所述支撑部的高度与所述焊接部折弯的高度相适应。
具体的，所述第一支架和所述第二支架的端部分别相连接围合呈框体结构。
具体的，所述连接架与所述第一支架平行设置。
具体的，所述连接部内开设有均布的若干封装工艺槽。
封装到位的集成电路支架结构的制造方法，包括以下步骤：
S1，冲裁支架料边，去除多余的料边，设定料边长度；
S2，冲裁定位孔，保证整体支架定位无偏移；
S3，定位料边工艺槽，为后续封装的模具定位；
S4，定位封装工艺槽，区分PAD区域正负极；
S5，冲裁PAD区域，去除PAD区域外部的废料；
S6，折弯焊接部，支架本体上方对接与其适配的框架，框架内芯片位置与焊接部对应；
S7，支撑部定位，支撑部支撑框架使得芯片与焊接部留有适应的间隙；
S8，固晶焊线焊接，在焊接部打焊接凸包与芯片贴合稳固，焊锡操作；
S9，封胶裁切，将封装后的PAD区域裁切为各个独立产品。
与现有技术相比，本发明封装到位的集成电路支架结构及其制造方法的有益效果主要体现在：
通过第一支架和第二支架内设置的若干PAD区域，达到批量裁切；在焊接部内设置折弯部，方便与其他适配框架对接；在焊接部的端部设置焊接凸包，有效与其他框架内的芯片端平对接；在第一支架内设置支撑部，与焊接部折弯的高度相适应，使得支架本体与框架之间的间隙适当，有利于后续焊接凸包与芯片的对接，芯片端平，焊接稳定；封装到位的集成电路支架结构的制造方法与其结构相适应，各工艺槽位置使得整体支架本体定位方向准确。
附图说明
图1是本发明实施例的结构示意图；
图中数字表示：
1第一支架、11第二支架、12连接架、2 PAD区域、21连接部、22焊接部、23折弯部、24焊接凸包、25封装工艺槽、3第一定位孔、31第一料边工艺槽、4支撑部、5第二定位孔、51第二料边工艺槽。
具体实施方式
下面结合附图将对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例：
参照图1所示，本实施例是封装到位的集成电路支架结构，包括支架本体、设于支架本体内的若干组PAD区域2；
支架本体包括平行设置的第一支架1和第二支架11，第一支架1和第二支架11的端部分别相连接围合呈框体结构。
第一支架1和第二支架11设置有若干组对称设置的PAD区域2，本实施例PAD区域2为三组，每组数量为两个。
第一支架1和第二支架11之间设有连接架12，连接架12与第一支架1平行设置；连接架12的两侧分别设置有PAD区域2。
PAD区域2包括连接部21、分别对称设于连接部21两侧的若干组焊接部22，连接部21的一端与连接架12连接，连接部21的另一端与第一支架1或第二支架11连接；
焊接部22包括第一固晶焊线和第二固晶焊线，焊接部22与连接部21的连接处设有折弯部23，焊接部22的端部设有焊接凸包24；
本实施例中各PAD区域2内的焊接部22的数量为六组，每组数量为两个。
连接部21内开设有均布的若干封装工艺槽25，本实施例中各连接部21的封装工艺槽25数量为三个，且每个封装工艺槽25的两侧对应两组焊接部22。
第一支架1上设有若干第一定位孔3和第一料边工艺槽31，第一支架1与各PAD区域2相对应的位置设置有等量的第一定位孔3和第一料边工艺槽31；
第一料边工艺槽31的一侧设有第一定位孔3，第一料边定位槽31的另一侧设有支撑部4，且支撑部4的高度与焊接部22折弯的高度相适应。
第二支架11上设有若干第二定位孔5和第二料边工艺槽51，各第二定位孔5与各PAD区域2相对应的位置设置，第二料边工艺槽51的位置与相邻PAD区域2的中间位置相对应设置。
封装到位的集成电路支架结构的制造方法，包括以下步骤：
S1，冲裁支架料边，去除多余的料边，设定料边长度；
S2，冲裁定位孔，保证整体支架定位无偏移；
S3，定位料边工艺槽，为后续封装的模具定位；
S4，定位封装工艺槽，区分PAD区域2正负极；
S5，冲裁PAD区域，去除PAD区域2外部的废料；
S6，折弯焊接部，支架本体上方对接与其适配的框架(图中未示出)，框架内芯片位置与焊接部对应；
S7，支撑部定位，支撑部4支撑框架使得芯片与焊接部留有适应的间隙；
S8，固晶焊线焊接，在焊接部22打焊接凸包24与芯片贴合稳固，焊锡操作；
S9，封胶裁切，将封装后的PAD区域2裁切为各个独立产品。
应用本实施例时，通过第一支架1和第二支架11内设置的若干PAD区域2，达到批量裁切；在焊接部22内设置折弯部23，方便与其他适配框架对接；在焊接部22的端部设置焊接凸包24，有效与其他框架内的芯片端平对接；在第一支架1内设置支撑部4，与焊接部22折弯的高度相适应，使得支架本体与框架之间的间隙适当，有利于后续焊接凸包24与芯片的对接，芯片端平，焊接稳定；封装到位的集成电路支架结构的制造方法与其结构相适应，各工艺槽位置使得整体支架本体定位方向准确。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (5)

1.封装到位的集成电路支架结构，包括支架本体、设于支架本体内的若干组PAD区域，其特征在于：所述支架本体包括第一支架和第二支架，所述第一支架和所述第二支架之间设有连接架，所述连接架的两侧分别设置有PAD区域，所述PAD区域包括连接部、分别对称设于连接部两侧的若干组焊接部，所述连接部的一端与连接架连接，所述连接部的另一端与第一支架或第二支架连接，所述焊接部与所述连接部的连接处设有折弯部，所述焊接部的端部设有焊接凸包，所述第一支架上设有支撑部，所述支撑部的高度与所述焊接部折弯的高度相适应。
2.根据权利要求1所述的封装到位的集成电路支架结构，其特征在于：所述第一支架和所述第二支架的端部分别相连接围合呈框体结构。
3.根据权利要求1所述的封装到位的集成电路支架结构，其特征在于：所述连接架与所述第一支架平行设置。
4.根据权利要求1所述的封装到位的集成电路支架结构，其特征在于：所述连接部内开设有均布的若干封装工艺槽。
5.封装到位的集成电路支架结构的制造方法，其特征在于，包括以下步骤：
S1，冲裁支架料边，去除多余的料边，设定料边长度；
S2，冲裁定位孔，保证整体支架定位无偏移；
S3，定位料边工艺槽，为后续封装的模具定位；
S4，定位封装工艺槽，区分PAD区域正负极；
S5，冲裁PAD区域，去除PAD区域外部的废料；
S6，折弯焊接部，支架本体上方对接与其适配的框架，框架内芯片位置与焊接部对应；
S7，支撑部定位，支撑部支撑框架使得芯片与焊接部留有适应的间隙；
S8，固晶焊线焊接，在焊接部打焊接凸包与芯片贴合稳固，焊锡操作；
S9，封胶裁切，将封装后的PAD区域裁切为各个独立产品。
CN201810115477.2A 2018-02-06 2018-02-06 封装到位的集成电路支架结构及其制造方法 Active CN108493178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810115477.2A CN108493178B (zh) 2018-02-06 2018-02-06 封装到位的集成电路支架结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810115477.2A CN108493178B (zh) 2018-02-06 2018-02-06 封装到位的集成电路支架结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108493178A true CN108493178A (zh) 2018-09-04
CN108493178B CN108493178B (zh) 2020-10-20

Family

ID=63344352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810115477.2A Active CN108493178B (zh) 2018-02-06 2018-02-06 封装到位的集成电路支架结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108493178B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171838A (ja) * 1982-04-02 1983-10-08 Nec Corp 半導体装置用リ−ドフレ−ム
CN2357414Y (zh) * 1998-11-27 2000-01-05 周万顺 改进的半导体元件引线框架
US7148086B2 (en) * 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
CN102437147A (zh) * 2011-12-09 2012-05-02 天水华天科技股份有限公司 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
CN205264691U (zh) * 2015-10-29 2016-05-25 青岛海智半导体有限公司 一种桥式整流器的引脚框架

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171838A (ja) * 1982-04-02 1983-10-08 Nec Corp 半導体装置用リ−ドフレ−ム
CN2357414Y (zh) * 1998-11-27 2000-01-05 周万顺 改进的半导体元件引线框架
US7148086B2 (en) * 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
CN102437147A (zh) * 2011-12-09 2012-05-02 天水华天科技股份有限公司 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
CN205264691U (zh) * 2015-10-29 2016-05-25 青岛海智半导体有限公司 一种桥式整流器的引脚框架

Also Published As

Publication number Publication date
CN108493178B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
JP4669166B2 (ja) 半導体装置
CN109346454B (zh) 引线框架条、半导体封装方法、半导体封装结构及其单元
CN102024721B (zh) 形成qfn集成电路封装的可焊接侧表面端子的方法
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
CN104505375A (zh) 半导体封装结构
CN202977380U (zh) 一种qfn，dfn集成电路封装用线条式压焊夹具
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN101017785A (zh) 半导体堆栈结构及其制法
CN214254406U (zh) 一种引线框结构、引线框组件及混合晶振产品
CN108493178A (zh) 封装到位的集成电路支架结构及其制造方法
CN211555856U (zh) 一种半导体封装器件及组合半导体封装器件
CN210200680U (zh) 一种引线框架用的去毛刺装置
CN210429796U (zh) 一种引线框双面焊接组装的封装结构
CN110164832A (zh) 大电流半导体功率器件
CN210349826U (zh) 一种基于镭射切割快速检测方法的qfn封装结构
CN212182319U (zh) 一种高稳定性smc引线框架
CN110164831A (zh) 利于焊接的大电流半导体功率器件及其制造方法
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
CN104600047A (zh) 功率模块及其封装方法
CN214956861U (zh) 一种分立器件封装装置
CN108493177A (zh) 抓胶稳定的集成电路支架结构及其制造方法
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
CN221551875U (zh) 一种芯片高密度封装框架
CN219534523U (zh) 一种引线框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant