CN108419377A - 一种有引线局部镀金方法 - Google Patents

一种有引线局部镀金方法 Download PDF

Info

Publication number
CN108419377A
CN108419377A CN201810440950.4A CN201810440950A CN108419377A CN 108419377 A CN108419377 A CN 108419377A CN 201810440950 A CN201810440950 A CN 201810440950A CN 108419377 A CN108419377 A CN 108419377A
Authority
CN
China
Prior art keywords
gold
pad
lead
dry film
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810440950.4A
Other languages
English (en)
Other versions
CN108419377B (zh
Inventor
赵刚俊
纪成光
吕红刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Electronics Co Ltd
Original Assignee
Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Electronics Co Ltd filed Critical Shengyi Electronics Co Ltd
Priority to CN201810440950.4A priority Critical patent/CN108419377B/zh
Publication of CN108419377A publication Critical patent/CN108419377A/zh
Application granted granted Critical
Publication of CN108419377B publication Critical patent/CN108419377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明提供一种有引线局部镀金方法,包括以下步骤:化学沉铜→板面电镀→第一次外层干膜→蚀刻并褪膜→选择干膜→镀金→褪膜→第二次外层干膜→蚀刻→褪膜。本发明有引线局部镀金方法与现有有引线局部镀金技术相比,成品时完全无引线残留,设计保持与原稿一致;与无引线局部镀金相比,可做到无悬镍,四面包金的要求。

Description

一种有引线局部镀金方法
技术领域
本发明涉及电路板(Printed Circuit Board,PCB)加工方法,尤其涉及一种无引线残留的有引线局部镀金方法。
背景技术
现有电路板上局部镀金一般有无引线局部镀金工艺与有引线局部镀金工艺,无引线局部镀金工艺将基板表面整体镀铜,表面干膜后露出要镀金的区域后镀金(或镀镍,或镀镍金),镀金后撕除干膜后将铜蚀刻掉,形成镀金区域,此种方式不需要设计引线来导接至需镀金的区域,在镀金时整个板面的铜层可导电,然而,此种镀金方式中在蚀刻铜层时易存在悬镍金问题,即蚀刻时易将镍金层边缘底部的铜也蚀刻掉,造成镀金区域的镍金层边缘悬空,边缘的镍金可能下掉,导通板面的两个电路,造成板面电路短路。并且,无引线局部镀金工艺较有引线局部镀金工艺流程复杂,过程控制难度大,良率低。有引线局部镀金工艺是在板面一次性做出电路图形、引线以及与引线连接的焊盘,引线的一端引至板面边缘,便于镀金时导接。焊盘通过内层电路与镀金区域相连,并且在镀金后,将与焊盘连接的引线蚀刻去除,保留焊盘,且焊盘的尺寸需要跟设计规定的尺寸对应,以便精确地在焊盘上焊接对应的电路元件。然而,在将板面的引线蚀刻时,需要在焊盘上干膜,以避免焊盘被蚀刻,在干膜时干膜的对准精度难以控制,覆盖的面积需要较焊盘略大,以避免焊盘边缘被蚀刻影响焊盘的尺寸精度。然而如此多数会存在至少2-3mil的引线残留连着焊盘,这在一定程度上更改了产品设计,并可能会对信号传输造成一定的影响,甚至造成线路设计受影响。在设计完全不允许残留引线时,采用焊盘直接补偿后且干膜对应尺寸覆盖的方式难以控制精准,采用引线引出焊盘无特别补偿且干膜相对焊盘加大补偿覆盖蚀刻引线的方式难以控制精准,无法做到完全无引线残留,需要提供一种无引线残留且确保焊盘尺寸精度的有引线局部镀金方法。
发明内容
鉴于以上所述,本发明有必要提供一种可以实现镀金成品时完全无引线残留,焊盘尺寸保持与原稿一致的一种无引线残留的有引线局部镀金方法。
一种有引线局部镀金方法,包括以下步骤:化学沉铜→板面电镀→第一次外层干膜→蚀刻并褪膜→选择干膜→镀金→褪膜→第二次外层干膜→酸性蚀刻→褪膜;
其中,第一次外层干膜步骤中:制作出整体图形和引线,引线所引出的焊盘需整体加大进行补偿;
选择干膜步骤中:整板面覆盖干膜,将需镀镍金区域在干膜上对应地开窗,裸露出需镀镍金区域;
镀金步骤中:在选择干膜开窗区域镀镍金,其余铜面有干膜保护无法镀上镍和金,实现局部镀金;
褪膜:将整板的干膜褪掉;
第二次外层干膜步骤中:露出引线及引线所引出焊盘在第一次外层干膜中加大补偿的区域;同时,焊盘上第二次外层干膜的补偿按照酸性蚀刻及焊盘属性进行补偿;
酸性蚀刻步骤中:蚀刻掉引线以及引线所引出的焊盘在第一次外层干膜加大补偿的部分。
相较于现有技术,本发明通过该工艺通过特定焊盘引出引线,再通过两次图形转移及蚀刻的方法完全去除引线,成品无引线残留。与现有有引线局部镀金技术相比,成品时完全无引线残留,设计保持与原稿一致;与无引线局部镀金相比,可做到无悬镍,四面包金的要求。
附图说明
上述说明仅是本发明技术方案的概述,为了更清楚地说明本发明的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,描述中的附图仅仅是对应于本发明的具体实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,在需要的时候还可以根据这些附图获得其他的附图。
图1为本发明无引线残留的有引线局部镀金方法的工艺流程框图;
图2为本发明工艺流程步骤3)第一次外层干膜与蚀刻并褪膜后,引线焊盘及待镀金区域的连接示意图;
图3为本发明工艺流程步骤4)中选择干膜覆盖板体表面后的示意图;
图4为本发明工艺流程步骤4)中镀镍金并褪膜后的示意图;
图5为本发明工艺流程步骤5)中第二次外层干膜后的示意图及局部放大图;
图6为本发明工艺流程步骤5)中蚀刻并褪膜后的示意图;
图7所示为步骤3)中,根据要镀金区域的设计资料,在板面可制作出多个电性相连的焊盘的示意图。
图8为在板面可制作出多个电性相连的焊盘的另一种补偿实施方式示意图。
具体实施方式
为了详细阐述本发明为达成预定技术目的而采取的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的部分实施例,不是全部的实施例,并且,在不付出创造性劳动的前提下,本发明的实施例中的技术手段或技术特征可以替换,下面将参考附图并结合实施例来详细说明本发明。
图1所示,本发明提供一种无引线残留的有引线局部镀金方法。
1)压合若干芯板,获得电路板板体;
2)在板体表面化学沉铜、电镀;
3)第一次外层干膜与蚀刻并褪膜,在板面制作出电路图形与引线,与引线连接的焊盘,以及待镀金区域,其中焊盘外周留有补偿;
4)选择干膜覆盖板体表面,将待镀金区域露出,其他区域掩盖,然后镀镍金,以在镀金区域镀上镍金,然后褪膜;
5)第二次外层干膜与蚀刻并褪膜,干膜时将引线位置及相连的焊盘的补偿区域露出,并且干膜对覆盖焊盘的区域做一定补偿,蚀刻并褪膜,以将引线与焊盘的补偿区域蚀刻。
6)板面阻焊及后续流程。
具体过程结合参阅图2至图6,步骤3)中,如图2所示,第一次外层干膜与蚀刻并褪膜后,在板面制作出电路图形(图未示)与引线11,与引线11连接的焊盘12,以及待镀金区域13,其中焊盘12外周留有补偿区16。焊盘12及外围的补偿区16均为敷铜区,补偿区16为焊盘12单边一体加大至少4mil作为补偿。待镀金区域13为敷铜区,焊盘12与待镀金区域13通过内层芯板上的线路14导通,具体地,焊盘12以及待镀金区域13均开设有孔15,孔15的孔壁上镀有镀层,内层芯板上的线路14导接焊盘12以及待镀金区域13孔壁的镀层,从而焊盘12与待镀金区域13导通。
步骤4)中,如图3所示,采用第一干膜21覆盖电路板板体表面,将待镀金区域13露出,其他区域掩盖。具体地,其他区域主要是指可能会在镀金时可能会被镀上镍金的区域,如覆盖有铜层或者电路的区域,如果镀金时不能镀上,则无需掩盖也可以,通常镀金时是将整板板体置入镀金溶液中。本实施例中,供镀金区域露出而开设在第一干膜21上的开窗较待镀金区域13大,图示中镀金区域13为圆形区域,开窗区域为包含有镀金区域的矩形区域,矩形区域中除镀金区域13外的区域为树脂,镀金时该区域不会被镀上镍金。请参阅图4,电路板全板镀金并褪膜后,镀金区域13上镀有镍金层22,镍金层22通过内层芯板上的线路14与焊盘12导通。
步骤5)中,如图5所示,第二次外层干膜与蚀刻并褪膜步骤中,干膜时通过第二干膜31将引线11及相连的焊盘12的补偿区16露出,其他区域掩盖,并且第二干膜31掩盖在焊盘12上,对覆盖焊盘12上做一定补偿,较焊盘12的单边伸长覆盖预设量作为补偿,补偿量根据后续蚀刻液以及焊盘属性进行正常补偿,图示中,补偿量32均匀地分布在焊盘12的外围,在贴附第二干膜31至焊盘12上时,采用DI曝光机提升贴附图形对位精度。同理,上述其他区域掩盖指得是后续蚀刻中,在蚀刻时会被蚀刻的区域,如铜层或者电路的区域,如果蚀刻时不受蚀刻液影响,则无需掩盖也可以,图示中,供引线11与补偿区16露出以便蚀刻而开设在第二干膜31上的开窗较引线11及连接的补偿区16大。通过蚀刻液蚀刻后并褪第二干膜31,引线11以及连接的补偿区16的补偿区16被蚀刻液蚀刻掉,同时蚀刻液对贴附在焊盘12上的第二干膜31的补偿量32部分蚀刻后,如图6所示,可以获得尺寸基本精准的焊盘12,焊盘12的尺寸保持与设计原稿一致。焊盘12无引线11连接,焊盘12通过内层芯板上的线路14与镍金层22导通。
进一步地,本发明提供的无引线残留的有引线局部镀金方法中,首先根据要镀金区域的设计资料,寻找与镀金区域同网络但在外层图形上为孤立焊盘的位置作为引线引出位置,该焊盘通过孔和内层电路与镀金区域相连。前述同网络即同一电性导通网络。请参阅图7,可以理解,步骤3)中,根据要镀金区域的设计资料,在板面可制作出多个电性相连的焊盘,仅需对连接引线的焊盘进行补偿即可,蚀刻引线时,其余焊盘全部覆盖干膜。请参阅图8,可以理解,图7所示的补偿方式可进一步地改进,只需焊盘上连接有引线的一侧进行补偿即可。
首次图形转移时,制作出整板线路图形,并对该焊盘加大补偿(引线由此焊盘引出并引至板边导电);第二次图形转移时该焊盘按照原稿尺寸进行相应补偿,蚀刻后满足客户的尺寸要求,并且将引线裸露出来蚀刻后去除。制作流程步骤为:正常流程→化学沉铜→板面电镀→外层干膜1→蚀刻并褪膜→选择干膜→镀金→褪膜→外层干膜2→酸性蚀刻→褪膜→阻焊→正常流程。在关键步骤中:
1.外层干膜1:制作出整体图形和引线,引线所引出的焊盘需整体加大进行补偿,整体补偿量应≥4mil;
2.选择干膜:将需镀金区域选择性裸露出来,其余位置全部盖干膜;
3.镀金:在选择干膜开窗区域镀镍和镀金,其余铜面有干膜保护无法镀上镍和金,实现局部镀金。
4.褪膜:将整板的干膜褪掉;
5.外层干膜2:使用DI曝光机提升图形对位精度,露出引线及引线所引出焊盘在第一次图形转移中加大补偿的区域。焊盘上外层干膜2的补偿按照酸性蚀刻及焊盘属性进行正常补偿,第二次干膜贴膜位置,因为存在对位以及需要确保焊盘外周不被蚀刻液蚀刻,需在焊盘尺寸上加大补偿,按照实际待蚀铜厚进行补偿保证蚀刻后与设计要求一致。
6.酸性蚀刻:蚀刻掉引线以及引线所引出的焊盘在外层干膜1加大补偿的部分。
综上所述,本发明所述的工艺通过特定焊盘引出引线,再通过两次图形转移及蚀刻的方法完全去除引线,成品无引线残留,与现有有引线局部镀金技术相比,成品时完全无引线残留,设计保持与原稿一致;与无引线局部镀金相比,可做到无悬镍,四面包金的要求。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质,在本发明的精神和原则之内,对以上实施例所作的任何简单的修改、等同替换与改进等,均仍属于本发明技术方案的保护范围之内。

Claims (8)

1.一种有引线局部镀金方法,其特征在于,包括以下步骤:1)压合若干芯板,获得电路板板体;
2)在板体表面化学沉铜、电镀;
3)第一次外层干膜与蚀刻并褪膜,在板面制作出电路图形与引线,与引线连接的焊盘,以及待镀金区域,其中焊盘外周留有补偿;
4)选择干膜覆盖板体表面,将待镀金区域露出,其他区域掩盖,然后镀镍金,以在镀金区域镀上镍金,然后褪膜;
5)第二次外层干膜与蚀刻并褪膜,干膜时将引线位置及相连的焊盘的补偿区域露出,并且干膜对覆盖焊盘的区域做一定补偿,蚀刻并褪膜,以将引线与焊盘的补偿区域蚀刻。
2.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤3)中,补偿区为焊盘单边一体加大至少4mil作为补偿。
3.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤3)中,焊盘以及待镀金区域均开设有孔,孔的孔壁上分别镀有镀层,内层芯板上的线路导接焊盘以及待镀金区域孔壁的镀层,将焊盘与待镀金区域导通。
4.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤5)中,干膜对覆盖焊盘的区域做一定补偿,补偿量根据后续蚀刻液以及焊盘属性进行正常补偿。
5.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤5)中,采用DI曝光机提升干膜贴附至焊盘上图形对位精度。
6.根据权利要求1所述的无引线残留的有引线局部镀金方法,其特征在于:步骤3)中,根据要镀金区域的设计资料,寻找与镀金区域同网络但在外层图形上为孤立焊盘的位置作为引线引出位置。
7.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤3)中,根据要镀金区域的设计资料,在板面制作出多个相连的焊盘,仅需对连接引线的焊盘进行补偿即可,蚀刻引线时,其余焊盘全部覆盖干膜。
8.根据权利要求1所述的有引线局部镀金方法,其特征在于:步骤3)中,根据要镀金区域的设计资料,在板面制作出多个相连的焊盘,仅需对连接引线的焊盘的接有引线的一侧单边进行补偿即可,蚀刻引线时,其余焊盘全部覆盖干膜。
CN201810440950.4A 2018-05-10 2018-05-10 一种有引线局部镀金方法 Active CN108419377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810440950.4A CN108419377B (zh) 2018-05-10 2018-05-10 一种有引线局部镀金方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810440950.4A CN108419377B (zh) 2018-05-10 2018-05-10 一种有引线局部镀金方法

Publications (2)

Publication Number Publication Date
CN108419377A true CN108419377A (zh) 2018-08-17
CN108419377B CN108419377B (zh) 2019-09-13

Family

ID=63138380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810440950.4A Active CN108419377B (zh) 2018-05-10 2018-05-10 一种有引线局部镀金方法

Country Status (1)

Country Link
CN (1) CN108419377B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109121313A (zh) * 2018-10-16 2019-01-01 江苏迪飞达电子有限公司 一种选择性镀金板的二次干膜生产工艺
CN111050492A (zh) * 2019-12-31 2020-04-21 深圳崇达多层线路板有限公司 一种减少药水残留的电金手指方法
CN112384005A (zh) * 2020-11-03 2021-02-19 珠海杰赛科技有限公司 一种用于全板镀金印刷电路板的导线蚀刻方法
CN114423183A (zh) * 2021-12-31 2022-04-29 惠州中京电子科技有限公司 一种无引线镀金加化金印制电路板的加工方法
CN115066109A (zh) * 2022-08-05 2022-09-16 苏州东山精密制造股份有限公司 具有电镀硬金孤立pad的柔性线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104661438A (zh) * 2013-11-20 2015-05-27 昆山苏杭电路板有限公司 线路板焊盘三次干膜法镀金工艺
CN105555047A (zh) * 2016-02-04 2016-05-04 广州兴森快捷电路科技有限公司 一种无引线镀金线路板的生产方法
CN107708321A (zh) * 2017-09-20 2018-02-16 东莞康源电子有限公司 一种pcb电镀引线的去除方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104661438A (zh) * 2013-11-20 2015-05-27 昆山苏杭电路板有限公司 线路板焊盘三次干膜法镀金工艺
CN105555047A (zh) * 2016-02-04 2016-05-04 广州兴森快捷电路科技有限公司 一种无引线镀金线路板的生产方法
CN107708321A (zh) * 2017-09-20 2018-02-16 东莞康源电子有限公司 一种pcb电镀引线的去除方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109121313A (zh) * 2018-10-16 2019-01-01 江苏迪飞达电子有限公司 一种选择性镀金板的二次干膜生产工艺
CN111050492A (zh) * 2019-12-31 2020-04-21 深圳崇达多层线路板有限公司 一种减少药水残留的电金手指方法
CN112384005A (zh) * 2020-11-03 2021-02-19 珠海杰赛科技有限公司 一种用于全板镀金印刷电路板的导线蚀刻方法
CN112384005B (zh) * 2020-11-03 2022-04-29 珠海杰赛科技有限公司 一种用于镀金印刷电路板的导线蚀刻方法
CN114423183A (zh) * 2021-12-31 2022-04-29 惠州中京电子科技有限公司 一种无引线镀金加化金印制电路板的加工方法
CN115066109A (zh) * 2022-08-05 2022-09-16 苏州东山精密制造股份有限公司 具有电镀硬金孤立pad的柔性线路板及其制作方法
CN115066109B (zh) * 2022-08-05 2022-11-11 苏州东山精密制造股份有限公司 具有电镀硬金孤立pad的柔性线路板及其制作方法

Also Published As

Publication number Publication date
CN108419377B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN108419377B (zh) 一种有引线局部镀金方法
US8124880B2 (en) Circuit board and method for manufacturing thereof
CN109688719A (zh) 局部镀厚金板的制作方法
CN102006716B (zh) 布线电路基板及其制造方法
CN112672508B (zh) 用于pcb板的树脂塞孔方法
CN105430884B (zh) 柔性电路板、终端及柔性电路板的制备方法
TW511431B (en) Bump-attached wiring circuit board and method for manufacturing same
CN110430697A (zh) 一种新型多层精细线路板的制作方法
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
CN105764269A (zh) 一种pcb的加工方法及pcb
CN104661446A (zh) 电路板加工方法
CN106973513B (zh) 配线电路基板
CN108882558A (zh) 金手指的镀金方法及金手指电路板
CN102171633A (zh) 触摸面板的制造方法及使用该方法制造的触摸面板
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
CN114190002A (zh) 一种柔性封装基板半埋入式厚铜精细线路的成型方法
CN104703401A (zh) 一种电路板的电镀方法
CN109661124A (zh) 一种ic载板新型表面处理方法
US20020023776A1 (en) Enhanced surface laminar circuit board
CN103384443B (zh) 电路板的导电贯通孔结构
CN103582323A (zh) 一种多层pcb板线路图形的制作方法
WO2023024212A1 (zh) 一种埋阻电路板及加工方法
CN104979733B (zh) 连接器的制造方法
US20230064497A1 (en) Resistor-embedded circuit board and method for processing the resistor-embedded circuit board
TWI619415B (zh) Method for making printed circuit board by semi-additive method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant