CN105555047A - 一种无引线镀金线路板的生产方法 - Google Patents

一种无引线镀金线路板的生产方法 Download PDF

Info

Publication number
CN105555047A
CN105555047A CN201610080993.7A CN201610080993A CN105555047A CN 105555047 A CN105555047 A CN 105555047A CN 201610080993 A CN201610080993 A CN 201610080993A CN 105555047 A CN105555047 A CN 105555047A
Authority
CN
China
Prior art keywords
copper cash
live width
section
circuit board
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610080993.7A
Other languages
English (en)
Other versions
CN105555047B (zh
Inventor
林益
李志东
邱醒亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Original Assignee
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xingsen Electronic Co Ltd, Shenzhen Fastprint Circuit Tech Co Ltd filed Critical Guangzhou Xingsen Electronic Co Ltd
Priority to CN201610080993.7A priority Critical patent/CN105555047B/zh
Publication of CN105555047A publication Critical patent/CN105555047A/zh
Application granted granted Critical
Publication of CN105555047B publication Critical patent/CN105555047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种无引线镀金线路板的生产方法,包括如下步骤:选出与金手指相连的铜线,并确定铜线上与金手指的距离在第一阈值范围内的第一铜线段、在第二阈值范围内的第二铜线段。在铜线原有设计线宽的基础上,对第一铜线段与第二铜线段的线宽进行补偿加宽处理,第一铜线段的线宽补偿加宽的第一补偿值在远离金手指的方向上逐渐变小。根据线路图形文件制作无引线镀金线路板。采用上述的无引线镀金线路板的生产方法后,线路板在阻焊前超粗化处理时,对铜线加宽补偿的部分被贾凡尼效应蚀刻掉,最终铜线线宽接近铜线的理论设计线宽。另外,无需改变现有的生产条件与改变线路板产品最终设计要求,不会影响制程稳定性,也不会对产品性能造成不良影响。

Description

一种无引线镀金线路板的生产方法
技术领域
本发明涉及一种线路板的生产方法,尤其是涉及一种无引线镀金线路板的生产方法。
背景技术
无引线镀金流程无需在手指延伸位置布置电镀引线,能有效提高封装基板布线密集程度。无引线镀金流程采用先镀镍金后阻焊的方式,因此在电镀镍金后同一线路同时存在铜和金。在超粗化前处理时,由于Cu-2e=Cu2+(VCu=+0.337V)、Au-e=Au+(VAu=+1.691V),两种金属间存在较大的电势差,从而产生原电池效应(即贾凡尼效应)。这会导致与金手指相连的铜线线路蚀刻量变大,铜线线路宽度变小,严重时可能造成铜线线宽过细或铜厚不足而造成开路现象。为了控制金铜相连线路的铜线线宽,目前常采用的方法有如下几种:
(1)降低线路金铜面积比:通过增大线路网络铜的面积或降低线路网络金的面积,以降低线路金铜面积比,从而降低贾凡尼效应对线路线宽的影响。但此种方法需要改变线路设计,从而需要对工程文件的布线方式进行修改。它增加了人力成本,且贾凡尼效应仍然存在,线路板的线路线宽依然存在超标的风险。
(2)改变超粗化药水:通过改变超粗化药水,以减缓贾凡尼效应。然而,新药水成本较高,且需要不断调整生产参数,以达到生产稳定,同样增加了人力成本。
(3)添加添加剂:通过添加特定的添加剂,以减缓或阻止贾凡尼效应的发生。但此种方法改变了现有的生产条件,需要评估该添加剂的产品品质及制程稳定性。另外,需要控制生产条件以保证添加剂的有效性,同样增加了人力成本。
发明内容
基于此,本发明在于克服现有技术的缺陷,提供一种无引线镀金线路板的生产方法,它能够补偿贾凡尼效应对与金手指相连的铜线所引起的额外线宽蚀刻量,能较好的控制线路板的线路线宽,且无需改变线路板的生产条件。
其技术方案如下:一种无引线镀金线路板的生产方法,包括如下步骤:制作线路图形文件时,从线路图形中选出与金手指相连的铜线,并确定所述铜线上与所述金手指的距离在第一阈值范围内的第一铜线段、与所述金手指的距离在第二阈值范围内的第二铜线段,所述第一铜线段两端分别与所述金手指、所述第二铜线段相连;在所述铜线原有设计线宽的基础上,对所述第一铜线段与所述第二铜线段的线宽进行补偿加宽处理,其中,所述第一铜线段的线宽补偿加宽的第一补偿值在远离所述金手指的方向上逐渐变小,所述第一铜线段的线宽补偿加宽的第一补偿值大于所述第二铜线段的线宽补偿加宽的第二补偿值;根据所述线路图形文件制作无引线镀金线路板。
在其中一个实施例中,所述第一阈值范围为(0,S],所述第二阈值范围为[S,∞),其中S为[200μm,400μm]。
在其中一个实施例中,所述S为300μm。
在其中一个实施例中,所述第二铜线段的线宽补偿加宽的第二补偿值保持不变。
在其中一个实施例中,所述第一铜线段的第一补偿值与所述第二铜线段的第二补偿值按照如下公式得到:
W 1 = 2.3703 + 0.8070 * b - 0.006683 * d - 0.0007176 * b * d W 2 = 2.3703 + 0.8070 * b - 0.006683 * S - 0.0007176 * b * S ,
其中,W1为所述第一铜线段中铜线与所述金手指的距离为d时的加宽补偿值,d为所述第一铜线段中铜线与所述金手指的距离,W2为所述第二铜线段中铜线的加宽补偿值,b为所述金手指的面积与所述铜线的面积的比值。
在其中一个实施例中,对所述第一铜线段与所述第二铜线段的线宽进行补偿加宽处理方法为:在所述第一铜线段、所述第二铜线段的两侧均进行线宽加宽补偿处理,且所述第一铜线段其中一侧线宽加宽补偿的补偿值与所述第一铜线段另一侧线宽加宽补偿的补偿值相等,所述第二铜线段其中一侧线宽加宽补偿的补偿值与所述第二铜线段另一侧线宽加宽补偿的补偿值相等。
在其中一个实施例中,所述铜线的原有设计线宽包括理论线宽与常规补偿线宽,所述理论设计线宽为要求成品中所述铜线达到的线宽,所述常规补偿线宽为所述铜线在生产过程中常规蚀刻的蚀刻线宽。
在其中一个实施例中,所述常规蚀刻线宽为0.7~0.9μm。
下面结合上述技术方案对本发明的原理、效果进一步说明:
1、上述的无引线镀金线路板的生产方法,线路板在阻焊前超粗化处理时,对铜线加宽补偿的部分被贾凡尼效应蚀刻掉,最终得到的铜线线宽比较接近铜线的理论设计线宽,铜线不会因为贾凡尼效应出现开路现象。另外,由于是在制作线路图形文件过程中对与金手指相连的铜线线宽进行加宽补偿处理,因此无需改变现有的生产条件与改变线路板产品最终设计要求,即不会影响制程稳定性,也不会对产品性能造成不良影响。
2、通过试验分析得知:与金手指的距离为300μm以内的铜线区域上的贾凡尼效应作用效果较为显著,且在远离金手指的方向上贾凡尼效应作用效果逐渐变小;与金手指的距离为300μm以外的铜线区域上的贾凡尼效应作用不明显。因此,对与金手指的距离为300μm以内的第一铜线段的线宽补偿加宽的第一补偿值在远离所述金手指的方向上逐渐变小,且对第一铜线段的线宽补偿加宽的第一补偿值大于所述第二铜线段的线宽补偿加宽的第二补偿值。这样,铜线线宽的加宽补偿量与贾凡尼效应蚀刻量相适应,最终得到的铜线线宽与理论设计线宽较为接近。
3、第一铜线段的第一补偿值与第二铜线段的第二补偿值按照如下公式得到:
W 1 = 2.3703 + 0.8070 * b - 0.006683 * d - 0.0007176 * b * d W 2 = 2.3703 + 0.8070 * b - 0.006683 * S - 0.0007176 * b * S ,
这样,第一铜线段上贾凡尼效应对铜线引起的线宽蚀刻量与线宽的补偿量偏差能控制在15%以内;而第二铜线段上贾凡尼效应对铜线引起的线宽蚀刻量与线宽的补偿量偏差能控制在20%以内。
附图说明
图1为本发明实施例所述无引线镀金线路板的线路图形文件中铜线线宽进行补偿加宽后的示意图;
图2为不同金铜面积比的贾凡尼效应随着距离变化的实验数据表格;
图3为根据图2中的实验数据进行绘制的曲线坐标图;
图4为本发明所述无引线镀金线路板的生产方法中金铜面积比为1时的铜线蚀刻宽度、铜线补偿宽度及其偏差量的关系曲线坐标图;
图5为本发明所述无引线镀金线路板的生产方法中金铜面积比为5时的铜线蚀刻宽度、铜线补偿宽度及其偏差量的关系曲线坐标图。
附图标记说明:
10、金手指,20、铜线,21、第一铜线段,22、第二铜线段,30、第一铜线段补偿加宽区域,40、第二铜线段补偿加宽区域,50、常规补偿加宽区域。
具体实施方式
下面对本发明的实施例进行详细说明:
请参阅图1,本发明所述的无引线镀金线路板的生产方法,包括如下步骤:
S101、制作线路图形文件时,从线路图形中选出与金手指10相连的铜线20,并确定所述铜线20上与所述金手指10的距离在第一阈值范围内的第一铜线段21、与所述金手指10的距离在第二阈值范围内的第二铜线段22,所述第一铜线段21两端分别与所述金手指10、所述第二铜线段22相连。
其中,所述第一阈值范围为(0,S],所述第二阈值范围为[S,∞),且S为[200μm,400μm]。所述第二铜线段22的线宽补偿加宽的第二补偿值保持不变。
S102、在所述铜线20原有设计线宽的基础上,对所述第一铜线段21与所述第二铜线段22的线宽进行补偿加宽处理。所述第一铜线段21的线宽补偿加宽的第一补偿值在远离所述金手指10的方向上逐渐变小,所述第一铜线段21的线宽补偿加宽的第一补偿值大于所述第二铜线段22的线宽补偿加宽的第二补偿值。
其中,所述铜线20的原有设计线宽包括理论线宽与常规补偿线宽。所述理论设计线宽为要求成品中所述铜线20达到的线宽。所述常规补偿线宽W3为所述铜线20在生产过程中常规蚀刻的蚀刻线宽,所述常规蚀刻线宽为0.7~0.9μm。如图1中示意出的常规补偿加宽区域50,它的宽度取决于常规蚀刻线宽W3。通过在铜线20两侧增设常规补偿加宽区域50,以补偿铜线20在生产过程中常规蚀刻的化学微蚀量c。
对所述第一铜线段21与所述第二铜线段22的线宽进行补偿加宽处理方法为:在所述第一铜线段21、所述第二铜线段22的两侧均进行线宽加宽补偿处理,且所述第一铜线段21、所述第二铜线段22其中一侧线宽加宽补偿的补偿值与所述第一铜线段21、所述第二铜线段22另一侧线宽加宽补偿的补偿值相等。对第一铜线段21、第二铜线段22的线宽按照上述补偿加宽处理方法进行补偿加宽处理后,便得到如图1中示意出的第一铜线段补偿加宽区域30与第二铜线段补偿加宽区域40。第一铜线段补偿加宽区域30与第二铜线段补偿加宽区域40在超粗化处理步骤时,由于发生贾凡尼效应,均会被蚀刻掉,但保证了铜线20区域的宽度在正常范围。
S103、根据所述线路图形文件制作无引线镀金线路板。
该步骤即通过线路图形制作、沉铜、干膜、闪蚀、镀金、退膜、再闪蚀、阻焊等常规方法生产得到无引线镀金线路板,该生产流程为现有技术,本发明在此不再赘述。
上述的无引线镀金线路板的生产方法,线路板在阻焊前超粗化处理时,对铜线20加宽补偿的部分被贾凡尼效应蚀刻掉,最终得到的铜线20线宽比较接近铜线20的理论设计线宽,铜线20不会因为贾凡尼效应出现开路现象。另外,由于是在制作线路图形文件过程中对与金手指10相连的铜线20线宽进行加宽补偿处理,因此无需改变现有的生产条件与改变线路板产品最终设计要求,即不会影响制程稳定性,也不会对产品性能造成不良影响。
在本发明实施例中,所述第一铜线段21的第一补偿值与所述第二铜线段22的第二补偿值按照如下公式得到:
W 1 = 2.3703 + 0.8070 * b - 0.006683 * d - 0.0007176 * b * d W 2 = 2.3703 + 0.8070 * b - 0.006683 * S - 0.0007176 * b * S - - - ( 1 )
其中,W1为所述第一铜线段21中铜线与所述金手指10的距离为d时的加宽补偿值,d为所述第一铜线段21中铜线20与所述金手指10的距离,W2为所述第二铜线段22中铜线的加宽补偿值,b为所述金手指10的面积与所述铜线20的面积的比值。
上述公式通过如下实验获得:
将不同金铜面积比(1/10,1/5,1/4,1/3,1/2,1,2,3,4,5,10)的线路过微蚀量为0.8μm的阻焊前处理线,利用金相显微镜在20X的倍数下测量距线路金铜交界处0μm、100μm、200μm、300μm、400μm、500μm处蚀刻前后的线宽,得到了金铜面积比b、铜线20与金手指10距离d及在距离金铜交界处0μm、100μm、200μm、300μm、400μm、500μm处的蚀刻线宽t的数据表格如图2所示。
从图2表格数据可知,越靠近金手指10的位置线宽蚀刻越多。为了更直观的表征贾凡尼效应影响的大小,定义“贾凡尼微蚀量/化学微蚀量”为贾凡尼因子,以εw表示,则εw=g/c,W=2g=2εw*c,式中c为化学微蚀量,g为贾凡尼微蚀量,W为线宽补偿值。
请参阅图3,图3为根据图2中的实验数据进行绘制的曲线示意图。根据图3,并再以金铜面积比b、距离d、金铜面积比b与距离d的交互作用三个影响贾凡尼效应的显着因素作为因子,对贾凡尼因子进行拟合得到:
εw=1.481413+0.504375*b-0.00405*d-0.00044885*b*d(2)
其中,阻焊前处理线无引线镀金产品微蚀量控制在0.7-0.9μm范围内。由于生产条件难以实时控制,因此为了简化计算,化学微蚀量c取管控范围中值0.8,则:W=2g=2εw*c=1.6*εw(3)
结合公式(2)与公式(3)便可得到公式(4):
W=2.3703+0.8070*b-0.006683*d-0.0007176*b*d(4)
请再参阅图3,由图3可知,与金手指10的距离为300μm以内的铜线20区域上的贾凡尼效应作用效果较为显著,且在远离金手指10的方向上贾凡尼效应作用效果逐渐变小;与金手指10的距离为300μm以外的铜线20区域上的贾凡尼效应作用不明显。因此,本发明在公式(4)的基础上得到公式(1):
W 1 = 2.3703 + 0.8070 * b - 0.006683 * d - 0.0007176 * b * d W 2 = 2.3703 + 0.8070 * b - 0.006683 * S - 0.0007176 * b * S
式中,W1为所述第一铜线段21中铜线与所述金手指10的距离为d时的加宽补偿值,d为所述第一铜线段21中铜线与所述金手指10的距离,W2为所述第二铜线段22中铜线的加宽补偿值,b为所述金手指10的面积与所述铜线20的面积的比值。
结合上述公式(1),并将其中S设为300μm,按照本发明上述方法对金铜面积比分别为1与5的金手指10线路板进行生产试验。根据上述公式得到铜线20的预测值(即线宽补偿值W)与阻焊前铜线20线宽变化实测值,并分析金铜面积比为1的线路在距金铜交界处0μm、150μm、250μm、350μm、450μm与金铜面积比为5的线路在距金铜交界处0μm、100μm、200μm、300μm、400μm、500μm两种情况拟合值与实测值的差异,得到图4与图5。
根据图4与图5可知,在0~300μm区间内,预测值与实测值偏差在15%以内,补偿模型具有较好的拟合度;300~500μm区间内,预测值与实测值偏差在20%以内,这是由于在300-500μm区间内由于贾凡尼效应而引起的额外蚀刻量较小引起的,考虑蚀刻量误差的条件下,偏差也在接受范围内。因此,按照上述公式(1)对铜线20的线宽补偿能满足要求。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种无引线镀金线路板的生产方法,其特征在于,包括如下步骤:
制作线路图形文件时,从线路图形中选出与金手指相连的铜线,并确定所述铜线上与所述金手指的距离在第一阈值范围内的第一铜线段、与所述金手指的距离在第二阈值范围内的第二铜线段,所述第一铜线段两端分别与所述金手指、所述第二铜线段相连;
在所述铜线原有设计线宽的基础上,对所述第一铜线段与所述第二铜线段的线宽进行补偿加宽处理,其中,所述第一铜线段的线宽补偿加宽的第一补偿值在远离所述金手指的方向上逐渐变小,所述第一铜线段的线宽补偿加宽的第一补偿值大于所述第二铜线段的线宽补偿加宽的第二补偿值;
根据所述线路图形文件制作无引线镀金线路板。
2.根据权利要求1所述的无引线镀金线路板的生产方法,其特征在于,所述第一阈值范围为(0,S],所述第二阈值范围为[S,∞),其中S为[200μm,400μm]。
3.根据权利要求2所述的无引线镀金线路板的生产方法,其特征在于,所述S为300μm。
4.根据权利要求2所述的无引线镀金线路板的生产方法,其特征在于,所述第二铜线段的线宽补偿加宽的第二补偿值保持不变。
5.根据权利要求1至4任一项所述的无引线镀金线路板的生产方法,其特征在于,所述第一铜线段的第一补偿值与所述第二铜线段的第二补偿值按照如下公式得到:
W 1 = 2.3703 + 0.8070 * b - 0.006683 * d - 0.0007176 * b * d W 2 = 2.3703 + 0.8070 * b - 0.006683 * S - 0.0007176 * b * S ,
其中,W1为所述第一铜线段中铜线与所述金手指的距离为d时的加宽补偿值,d为所述第一铜线段中铜线与所述金手指的距离,W2为所述第二铜线段中铜线的加宽补偿值,b为所述金手指的面积与所述铜线的面积的比值。
6.根据权利要求1所述的无引线镀金线路板的生产方法,其特征在于,对所述第一铜线段与所述第二铜线段的线宽进行补偿加宽处理方法为:在所述第一铜线段、所述第二铜线段的两侧均进行线宽加宽补偿处理,且所述第一铜线段其中一侧线宽加宽补偿的补偿值与所述第一铜线段另一侧线宽加宽补偿的补偿值相等,所述第二铜线段其中一侧线宽加宽补偿的补偿值与所述第二铜线段另一侧线宽加宽补偿的补偿值相等。
7.根据权利要求1所述的无引线镀金线路板的生产方法,其特征在于,所述铜线的原有设计线宽包括理论线宽与常规补偿线宽,所述理论设计线宽为要求成品中所述铜线达到的线宽,所述常规补偿线宽为所述铜线在生产过程中常规蚀刻的蚀刻线宽。
8.根据权利要求7所述的无引线镀金线路板的生产方法,其特征在于,所述常规蚀刻线宽为0.7~0.9μm。
CN201610080993.7A 2016-02-04 2016-02-04 一种无引线镀金线路板的生产方法 Active CN105555047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610080993.7A CN105555047B (zh) 2016-02-04 2016-02-04 一种无引线镀金线路板的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610080993.7A CN105555047B (zh) 2016-02-04 2016-02-04 一种无引线镀金线路板的生产方法

Publications (2)

Publication Number Publication Date
CN105555047A true CN105555047A (zh) 2016-05-04
CN105555047B CN105555047B (zh) 2018-09-25

Family

ID=55833902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610080993.7A Active CN105555047B (zh) 2016-02-04 2016-02-04 一种无引线镀金线路板的生产方法

Country Status (1)

Country Link
CN (1) CN105555047B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105960100A (zh) * 2016-06-30 2016-09-21 广州兴森快捷电路科技有限公司 一种金手指镀金引线添加方法
CN106973514A (zh) * 2017-03-10 2017-07-21 江门崇达电路技术有限公司 一种pcb中pad的制作方法
CN108366492A (zh) * 2018-01-19 2018-08-03 深圳崇达多层线路板有限公司 一种基于手指连接位预大的无引线电镀方法
CN108419377A (zh) * 2018-05-10 2018-08-17 生益电子股份有限公司 一种有引线局部镀金方法
CN111465220A (zh) * 2020-04-23 2020-07-28 胜宏科技(惠州)股份有限公司 一种金手指蚀刻的补偿方法
CN114760758A (zh) * 2022-03-17 2022-07-15 苏州悦谱半导体有限公司 一种基于cam的动态pcb线路补偿优化方法
CN117377217A (zh) * 2023-12-04 2024-01-09 淮安特创科技有限公司 一种pcb板贾凡尼效应影响的设计与测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241771A (ja) * 2003-02-04 2004-08-26 Internatl Business Mach Corp <Ibm> 電子パッケージ修正プロセス
CN104661446A (zh) * 2015-02-10 2015-05-27 深圳市五株科技股份有限公司 电路板加工方法
CN104994685A (zh) * 2015-07-13 2015-10-21 竞陆电子(昆山)有限公司 Pcb电路板的焊盘/线路连接结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241771A (ja) * 2003-02-04 2004-08-26 Internatl Business Mach Corp <Ibm> 電子パッケージ修正プロセス
CN104661446A (zh) * 2015-02-10 2015-05-27 深圳市五株科技股份有限公司 电路板加工方法
CN104994685A (zh) * 2015-07-13 2015-10-21 竞陆电子(昆山)有限公司 Pcb电路板的焊盘/线路连接结构

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105960100A (zh) * 2016-06-30 2016-09-21 广州兴森快捷电路科技有限公司 一种金手指镀金引线添加方法
CN105960100B (zh) * 2016-06-30 2018-06-22 广州兴森快捷电路科技有限公司 一种金手指镀金引线添加方法
CN106973514A (zh) * 2017-03-10 2017-07-21 江门崇达电路技术有限公司 一种pcb中pad的制作方法
CN108366492B (zh) * 2018-01-19 2019-12-13 深圳崇达多层线路板有限公司 一种基于手指连接位预大的无引线电镀方法
CN108366492A (zh) * 2018-01-19 2018-08-03 深圳崇达多层线路板有限公司 一种基于手指连接位预大的无引线电镀方法
CN108419377A (zh) * 2018-05-10 2018-08-17 生益电子股份有限公司 一种有引线局部镀金方法
CN108419377B (zh) * 2018-05-10 2019-09-13 生益电子股份有限公司 一种有引线局部镀金方法
CN111465220A (zh) * 2020-04-23 2020-07-28 胜宏科技(惠州)股份有限公司 一种金手指蚀刻的补偿方法
CN111465220B (zh) * 2020-04-23 2022-11-08 胜宏科技(惠州)股份有限公司 一种金手指蚀刻的补偿方法
CN114760758A (zh) * 2022-03-17 2022-07-15 苏州悦谱半导体有限公司 一种基于cam的动态pcb线路补偿优化方法
CN114760758B (zh) * 2022-03-17 2024-05-24 苏州悦谱半导体有限公司 一种基于cam的动态pcb线路补偿优化方法
CN117377217A (zh) * 2023-12-04 2024-01-09 淮安特创科技有限公司 一种pcb板贾凡尼效应影响的设计与测试方法
CN117377217B (zh) * 2023-12-04 2024-03-29 淮安特创科技有限公司 一种pcb板贾凡尼效应影响的设计与测试方法

Also Published As

Publication number Publication date
CN105555047B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN105555047A (zh) 一种无引线镀金线路板的生产方法
US10433422B2 (en) High-speed printed circuit board and differential wiring method thereof
CN107145678B (zh) 一种河道平面二维水流模型糙率的率定方法
CN105120599A (zh) 一种线路板的孤立线的阻抗控制方法
CN105228359A (zh) 印制线路板及其制作方法
CN111914505B (zh) 一种mos器件的建模方法
CN108055760A (zh) 一种差分对等长补偿阻抗匹配方法
CN103871913A (zh) 安装在有机衬底上的凹入的分立组件
CN108023154A (zh) 一种带状线定向耦合器及其耦合度调节方法
CN102436529A (zh) 基于Weibull分布的MOS晶体管可靠性统计模型的建模方法
CN105960100B (zh) 一种金手指镀金引线添加方法
DE102009027088A1 (de) Träger zum Übertragen von Hochfrequenzsignalen und entsprechende Träger-Layoutmethode
CN105813374B (zh) 一种外层阻抗的管控方法
DE102017113721A1 (de) Platine mit einem Dicke-Wand-Durchgang und Verfahren zur Herstellung derselben
CN106253904A (zh) 一种流水线adc系统中采样mom电容的版图设计方法
CN106808035B (zh) 电火花加工自适应控制方法、装置及系统
CN110516199B (zh) 对特性阻抗的影响因素的影响度计算方法及线路板
CN109324307B (zh) 一种基于pcb的电能表工频干扰抵消方法
CN103682533A (zh) 微波毫米波滤波器
CN109457276B (zh) 一种电极短路检测方法及系统
CN104988573B (zh) 一种电路板的电镀方法及装置
CN104244590B (zh) 电路板外层偏位的控制方法
CN107275246A (zh) 太阳能电池副栅遮光率修正系数与副栅遮光率的测定方法及电池片印刷质量的评价方法
CN106102349B (zh) 一种改善电镀填孔凹陷值的工艺
CN103806067A (zh) 带钢闪镀镍的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant