CN114760758B - 一种基于cam的动态pcb线路补偿优化方法 - Google Patents
一种基于cam的动态pcb线路补偿优化方法 Download PDFInfo
- Publication number
- CN114760758B CN114760758B CN202210261910.XA CN202210261910A CN114760758B CN 114760758 B CN114760758 B CN 114760758B CN 202210261910 A CN202210261910 A CN 202210261910A CN 114760758 B CN114760758 B CN 114760758B
- Authority
- CN
- China
- Prior art keywords
- line
- compensation
- circuit
- pcb
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005457 optimization Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 239000011889 copper foil Substances 0.000 claims description 16
- 238000012937 correction Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001483 mobilizing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种基于CAM的动态PCB线路补偿优化方法，根据PCB电路板线路层线路与所有物件之间的间距，动态对线宽进行补偿，尽可能保证线路与其他物件间保持最小间距以及线路在进行蚀刻后不会断路。通过上述方式，本发明一种基于CAM的动态PCB线路补偿优化方法，通过动态补偿，有效提高了电路板成品的良率，提高了电路板生产的效率，减少了非必要损失，降低生产成本。
Description
技术领域
本发明涉及PCB制造业的实时动态修正图形的技术领域，特别是涉及一种基于CAM的动态PCB线路补偿优化方法。
背景技术
电路板制造时需将电路设计图绘于底片，再将图形转印于铜箔，再利用蚀刻液将图形蚀刻出来，大致步骤如下：
1.在基材的铜箔上贴上感光膜；
2.将成像数据洗成底片，再利用底片遮蔽在感光膜上，再照紫外光，令被照到的感光膜固化；或者LDI机台直接读取成像数据，再直接透过镭射光”画”在感光膜上令其固化；
3.退去未曝光硬化的感光膜；利用你那个蚀刻液蚀刻未被干膜保护的铜箔；
4.退去所有的干膜，线路完成。
以上步骤中，药水在蚀刻铜铂时，因其为液态，在流淌中会持续攻击铜铂直到药性消失，故业界在绘制底片时，会依其药水的化学药性 在原设计图形边缘外预留一段空间供其蚀刻，也就是蚀刻预补偿。
随着电路板复杂程度的提高，现今利用CAM电脑辅助制造来绘制"底片”时，常常遇到的问题如下：
1.针对蚀刻预补偿，仅能做到将图形统一放大，但是放大后遭遇的间距不足等问题还需人为手动修改，勉强称得上半自动，效率不佳。
2.投入底片生产后，蚀刻预补偿的效果不好，因为在产线上存在各种变数，热胀冷缩就足以令底片或铜箔变形，蚀刻液的浓度药性也很难控制在理想状态。而出现问题的地方往往是局部的且不平均的，这时回头修改底片则需仰赖大量人力及经验，低效易犯错且不易管理，是业界的痛点。
3.手动补偿局限性太大，由人工手动补偿，计算复杂，效率低，并且可能因为数据量较大，人工经常无法找到最合理的补偿区间，会浪费时间、浪费板材，会给公司造成损失。
发明内容
本发明主要解决的技术问题是提供一种基于CAM的动态PCB线路补偿优化方法，具有可靠性能高、精确性高等优点，同时其在PCB制造领域的应用及普及有着广泛的市场前景。
为解决上述技术问题，本发明采用的一个技术方案是：
提供一种基于CAM的动态PCB线路补偿优化方法，其步骤包括：
（1）PCB电路板制造时，利用光学摄影机实时监控PCB电路板中线路蚀刻后的图形，并计算线路图形蚀刻的良率；
（2）当线路图形蚀刻的良率低于预设的良率阈值时，对PCB电路板上的线路进行局部补偿修正；
（2.1 ）获取PCB电路板中每个线路层的网络结构图，并获取网络结构图中每个线路的结构信息；获取或设置线路与相邻元器件之间的间距阈值范围以及用于表示补偿后线路的最大尺寸的线宽补偿阈值；
（2.2）获取/计算每个网络结构图中的线路与其他物件之间的间距；
（2.2.1）将每一条线路分成1个或多个线路段；
（2.2.2）通过自动识别，判断每段线路段周围是否存在其他物件；
（2.2.3）如果线路段周围存在物件，则获得该线路段与周围其他物件之间的间距；
（2.3）根据线路的结构信息以及间距，调用动态补偿算法对每段线路段的线宽进行动态补偿，并得到整条线路的补偿后结构信息；
（2.3.1）如果间距小于预设的间距阈值范围，则不对线路段的线宽进行补偿；
（2.3.2）如果间距在预设的间距阈值范围内，则根据预设的线宽补偿阈值对该段线路段的线宽进行补偿，使得补偿后的线路段线宽满足线宽补偿阈值，且补偿后的线路段与周围物件之间的间距大于或等于预设的间距阈值范围的最小值；
（2.3.3）如果间距大于预设的间距阈值范围，则根据预设的线宽补偿阈值的最大值对该线路段的线宽进行补偿。
（2.3.4）对补偿后的各个线路段进行平滑处理，以得到整条线路的补偿后结构信息；
（3）根据线路补偿后结构信息重新冲印底片或导入LDI镭射机台，以对铜箔进行图形显影制造；
（4）重复步骤（1）-（3），直至生产完成。
在本发明一个较佳实施例中，线路的结构信息包括线路图形信息、线宽信息。
在本发明一个较佳实施例中，间距阈值包括线路到线的最小间距极限值、线路到垫盘物件的最小间距极限值、线路到铜面物件的最小间距极限值、线路到孔的最小间距极限值，线宽补偿阈值包括补偿后线宽的极限值。
本发明的有益效果是：通过动态补偿，有效提高了电路板成品的良率，提高了电路板生产的效率，减少了非必要损失，降低生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明的一种基于CAM的动态PCB线路补偿优化方法一较佳实施例的整体结构示意图；
图2是本发明的一种基于CAM的动态PCB线路补偿优化方法一较佳实施例的局部流程结构示意图；
图3是本发明的一种基于CAM的动态PCB线路补偿优化方法一较佳实施例的补偿后的结构示意图；
图4是本发明的一种基于CAM的动态PCB线路补偿优化方法一较佳实施例的线路分段的结构示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-4，本发明实施例包括：
一种基于CAM的动态PCB线路补偿优化方法，提供了最大化效率的补偿线宽的方法，以真正发挥电脑算力，提高PCB电路板成板的良率，减少短路，断路等问题，提升PCB电路板防腐蚀，导通的性能。
一种基于CAM的动态PCB线路补偿优化方法，其步骤包括：
（1）PCB电路板制造时，利用光学摄影机实时监控PCB电路板中线路蚀刻后的图形，并计算线路图形蚀刻的良率。因为受到热涨冷缩等实际制造环境的影响，可能造成实物的线路尺寸距离出现偏差，此时主控系统可即时回到图形稿中调用算法修正偏差，再释出新的图形稿到流水线上继续制造。
（2）当线路图形蚀刻的良率低于预设的良率阈值时，利用CAM软件将调动算法对PCB电路板上的线路进行局部补偿修正。
（2.1 ）获取导入的PCB电路板中每个线路层的网络结构图，并获取网络结构图中每个线路的结构信息；获取或设置线路与相邻元器件之间的间距阈值范围以及用于表示补偿后线路的最大尺寸(主要是线宽) 的线宽补偿阈值，其中，结构信息包括图形信息和尺寸（主要包括线宽）信息。
（2.2）获取/计算每个网络结构图中的线路与网络结构图中所有物件（元器件/线路）之间的间距。
（2.2.1）将每一条线路分成若干段线路段。其中，根据线宽以及线路与周边物件的间距来进行分段。如图4所示，原本1段的完整线，在补偿后至少被分为3段，假如还算上转角处的平滑处理，则至少分为7段。
（2.2.2）通过自动识别，判断每段线路段周围是否存在其他物件。
（2.2.3）如果线路段周围存在物件，则获得该线路段与周围其他物件之间的最小当前间距。
（2.3）根据线路的结构信息以及最小当前间距，调用动态补偿算法对每段线路段的线宽进行动态补偿，并得到整条线路的补偿后结构信息。其中，由于线路与物件之间的间距存在的区间不同，所以进行的线宽补偿值也不同，补偿前的同一条线，补偿后会呈现出不同处不同线宽，尽可能保证线路与其他物件间保持最小间距且线路在进行蚀刻后不会断路即可。
（2.3.1）如果最小当前间距小于预设的间距阈值范围，即实时最小间距小于阈值范围的最小值，则不对线路段的线宽进行补偿。
（2.3.2）如果最小当前间距在预设的间距阈值范围内，则对该段线路段的线宽进行补偿，使得补偿后的线路段与周围最近物件之间的间距大于或等于预设的间距阈值范围的最小值。
（2.3.3）如果最小当前间距大于预设的间距阈值范围，即最小当前间距大于间距阈值范围的最大值，则根据预设的线宽补偿阈值的最大值对该线路段的线宽进行补偿。
（2.3.4）对补偿后的各个线路段进行平滑处理，以得到整条线路的补偿后结构信息（线路图形和线宽）。
（3）根据线路补偿后结构信息重新冲印底片或导入LDI镭射机台，以对铜箔进行图形显影制造。
（4）重复步骤（1）-（3），直至生产完成。
具体实施例一
如图3所示，一种基于CAM的动态PCB线路补偿优化方法，具体步骤包括：
（1）制造100片PCB时，由光学摄影机实时监控良率。
（2）当制造到第20片时，良率低于预设的良率阈值，此时，CAM软件将调动算法进行局部补偿修正。
（2.1 ）获取导入的PCB电路板中每个线路层的网络结构图，获取网络结构图中每个线路的图形、线宽，并获取或预设以下参数：
(1) Max Line Width 补偿后的线宽极限值（即线宽补偿阈值）:20mil；
(2) Line to Line min Spacing 补偿后线路到线的最小间距极限值:8mil；
(3) Line to Pad min Spacing 补偿后线路到垫盘物件的最小间距极限值:12mil；
(4) Line to Surface Spacing 补偿后线路到铜面物件的最小间距极限值:10mil；
(5) Min Spacing to Drill 补偿后线路到孔最小间距极限值:15mil。
（2.2）将线路1分成多个线路段，并自动识别判断每段线路段周围是否存在其他物件2。
（2.3）当线路段周围存在物件，则获得该线路段与周围其他物件之间的当前间距，并根据线路的结构信息以及当前间距，调用动态补偿算法对线路的线宽进行动态补偿，且补偿后的线宽不可与以上参数条件(1)~(5)冲突，若冲突矛盾，则在保证条件(1)~(5)绝不违背的基础下，再依(a)~(c)条件补偿到极限。
例如：
(a)当欲修正之线物件与线物件的当前间距在10~15mil，则补偿2mil。
(b)当欲修正之线物件与线物件的当前间距在15~18mil，则补偿1mil。
(c)当欲修正之线物件与焊垫物件的当前间距在15~18mil，则补偿0.5mil。
（2.5）当最小当前间距在预设的间距阈值范围内，则对该段线路段的线宽进行补偿并得到补偿后的线路段图形3和线宽，此时，补偿后的线路段与周围最近物件之间的间距等于预设的间距阈值范围的最小值。
（2.6）当最小当前间距大于预设的间距阈值范围，即最小当前间距大于间距阈值范围的最大值，则根据预设的线宽补偿阈值的最大值对该线路段的线宽进行补偿，并得到补偿后的线路段图形4。
（3）根据线路补偿后结构信息重新冲印底片或导入LDI镭射机台，以立刻投放回产线继续制造，保证第21片后良率又恢复正常。
（4）此种做法循环反复直到做完100片，过程将人工介入降到最低，失误率降低，易量化追踪管理，由于效率大幅提高，从发现问题到解决问题时间缩短到趋近实时，成为真正意义上的动态补偿。
通过上述方式，可以达到用户自定义目标参数或良率要求，使网络结构图型尺寸达到最佳值以符合实际生产需求的方案，相比于人工手动优化图形尺寸而言，投入时间有较大幅度的减少，事半功倍。
具体实施例二
一种基于CAM的动态PCB线路补偿优化方法可以适用于不同的使用场景。其中，CAM软件的操作模式可分为手动、半自动和全自动。
场景一
底片制造时：
Step1 在CAM软件中调用动态PCB线路补偿优化算法，以修改电路图档；
Step2 再用图档洗成底片；
Step3 再利用底片遮蔽铜箔后照光，将图形转移上铜箔；
Step4 进行实物的蚀刻制造；在蚀刻制造时，假如发现实物制造的良率有不佳的倾向，则放缓或叫停制造；
Step5 返回CAM软件中再次调用动态PCB线路补偿优化算法修改图档；
Step6 再冲洗一张新的底片；
Step7 新底片覆盖新铜箔后照光，将新图形转移上新铜箔；
Step8 继续新一轮实物的蚀刻制造。
场景二
LDI镭射机台制造时：
Step1在CAM软件中调用动态PCB线路补偿优化算法，以修改电路图档；
Step2 将电路图档导入LDI机台；
Step3 LDI机台直接在铜箔上用镭射光画上电路图；
Step4 进行实物的蚀刻制造，假如发现实物制造的良率有不佳的倾向，则放缓或叫停制造；
Step5 返回CAM软件中再次调用动态PCB线路补偿优化算法修改图档；
Step6 修改后图档再倒回LDI机台；
Step7 LDI机台用镭射光将新的电路图画上新的铜箔；
Step8 进行新一轮实物的蚀刻制造。
场景三
LDI镭射机台制造时：
Step1在CAM软件中调用动态PCB线路补偿优化算法，以修改电路图档；
Step2 将电路图档导入LDI机台；
Step3 LDI机台直接在铜箔上用镭射光画上电路图；
Step4 进行实物的蚀刻制造，假如发现实物制造的良率有不佳的倾向，则放缓或叫停制造；
Step5 LDI机台直接调用动态PCB线路补偿优化算法修改图档修改图档；
Step6 LDI机台用镭射光将新的电路图画上新的铜箔；
Step7 进行新一轮实物的蚀刻制造。
在此场景下，CAM软件的操作已趋近全自动，在实物制造监测镜头下，软件可计算出良率正朝不良方向发展（良率是一个曲线）。此时LDI机台又能自动调用动态补偿算法，对电路图进行即时的、预先的补动态补偿，再将修改后图档立刻画在当下的流水线铜箔上，将人力介入降到最低的全自动，流水线效率未下降，良率未下降，真正的自动化实时修正。
本发明一种基于CAM的动态PCB线路补偿优化方法的有益效果是：通过动态补偿，有效提高了电路板成品的良率，提高了电路板生产的效率，减少了非必要损失，降低生产成本。
以上所述仅为本发明的实施例，并非因此限本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (3)
1.一种基于CAM的动态PCB线路补偿优化方法，其特征在于，其步骤包括：
（1）PCB电路板制造时，利用光学摄影机实时监控PCB电路板中线路蚀刻后的图形，并计算线路图形蚀刻的良率；
（2）当线路图形蚀刻的良率低于预设的良率阈值时，对PCB电路板上的线路进行局部补偿修正；
（2.1 ）获取PCB电路板中每个线路层的网络结构图，并获取网络结构图中每个线路的结构信息；获取或设置线路与相邻元器件之间的间距阈值范围以及用于表示补偿后线路的最大尺寸的线宽补偿阈值；
（2.2）获取/计算每个网络结构图中的线路与其他物件之间的间距；
（2.2.1）将每一条线路分成1个或多个线路段；
（2.2.2）通过自动识别，判断每段线路段周围是否存在其他物件；
（2.2.3）如果线路段周围存在物件，则获得该线路段与周围其他物件之间的间距；
（2.3）根据线路的结构信息以及间距，调用动态补偿算法对每段线路段的线宽进行动态补偿，并得到整条线路的补偿后结构信息；
（2.3.1）如果间距小于预设的间距阈值范围，则不对线路段的线宽进行补偿；
（2.3.2）如果间距在预设的间距阈值范围内，则根据预设的线宽补偿阈值对该段线路段的线宽进行补偿，使得补偿后的线路段线宽满足线宽补偿阈值，且补偿后的线路段与周围物件之间的间距大于或等于预设的间距阈值范围的最小值；
（2.3.3）如果间距大于预设的间距阈值范围，则根据预设的线宽补偿阈值的最大值对该线路段的线宽进行补偿；
（2.3.4）对补偿后的各个线路段进行平滑处理，以得到整条线路的补偿后结构信息；
（3）根据线路补偿后结构信息重新冲印底片或导入LDI镭射机台，以对铜箔进行图形显影制造；
（4）重复步骤（1）-（3），直至生产完成。
2.根据权利要求1所述的一种基于CAM的动态PCB线路补偿优化方法，其特征在于，线路的结构信息包括线路图形信息、线宽信息。
3.根据权利要求1所述的一种基于CAM的动态PCB线路补偿优化方法，其特征在于，间距阈值包括线路到线的最小间距极限值、线路到垫盘物件的最小间距极限值、线路到铜面物件的最小间距极限值、线路到孔的最小间距极限值，线宽补偿阈值包括补偿后线宽的极限值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210261910.XA CN114760758B (zh) | 2022-03-17 | 2022-03-17 | 一种基于cam的动态pcb线路补偿优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210261910.XA CN114760758B (zh) | 2022-03-17 | 2022-03-17 | 一种基于cam的动态pcb线路补偿优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114760758A CN114760758A (zh) | 2022-07-15 |
| CN114760758B true CN114760758B (zh) | 2024-05-24 |
Family
ID=82327350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210261910.XA Active CN114760758B (zh) | 2022-03-17 | 2022-03-17 | 一种基于cam的动态pcb线路补偿优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114760758B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011426A1 (en) * | 1999-05-27 | 2001-02-15 | Patterning Technologies Limited | Method of forming a masking pattern on a surface |
| JP2001177218A (ja) * | 1999-12-07 | 2001-06-29 | Compeq Manufacturing Co Ltd | 線路の電気抵抗の測定に基づき線幅補償値を求める方法及び組み込み電気抵抗式の印刷電路板の製造方法 |
| JP2006269615A (ja) * | 2005-03-23 | 2006-10-05 | Toyobo Co Ltd | プリント配線板 |
| CN101009976A (zh) * | 2007-01-26 | 2007-08-01 | 上海美维科技有限公司 | 提高蚀刻工艺中线路精度的方法 |
| CN105555047A (zh) * | 2016-02-04 | 2016-05-04 | 广州兴森快捷电路科技有限公司 | 一种无引线镀金线路板的生产方法 |
| CN108024454A (zh) * | 2017-12-14 | 2018-05-11 | 悦虎电路(苏州)有限公司 | 一种基于1.5mil线路板的线路补偿方法 |
| CN109168266A (zh) * | 2018-07-25 | 2019-01-08 | 江苏博敏电子有限公司 | 一种印刷线路板电路图形蚀刻参数评估方法 |
| CN109348626A (zh) * | 2018-10-23 | 2019-02-15 | 同健(惠阳)电子有限公司 | 一种线路板动态补偿的技术 |
| CN110621150A (zh) * | 2019-09-20 | 2019-12-27 | 上海节卡机器人科技有限公司 | 印制电路板的组装方法及相关装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050257957A1 (en) * | 2004-05-15 | 2005-11-24 | Kaluk Vasoya | Printed wiring board with conductive constraining core including resin filled channels |
| CN103167736B (zh) * | 2011-12-16 | 2015-10-14 | 北大方正集团有限公司 | 一种印刷电路板补偿处理方法、设备及pcb |
| WO2021146517A1 (en) * | 2020-01-17 | 2021-07-22 | Amphenol Corporation | Bend compensation for conductive traces on printed circuit boards |
-
2022
- 2022-03-17 CN CN202210261910.XA patent/CN114760758B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011426A1 (en) * | 1999-05-27 | 2001-02-15 | Patterning Technologies Limited | Method of forming a masking pattern on a surface |
| JP2001177218A (ja) * | 1999-12-07 | 2001-06-29 | Compeq Manufacturing Co Ltd | 線路の電気抵抗の測定に基づき線幅補償値を求める方法及び組み込み電気抵抗式の印刷電路板の製造方法 |
| JP2006269615A (ja) * | 2005-03-23 | 2006-10-05 | Toyobo Co Ltd | プリント配線板 |
| CN101009976A (zh) * | 2007-01-26 | 2007-08-01 | 上海美维科技有限公司 | 提高蚀刻工艺中线路精度的方法 |
| CN105555047A (zh) * | 2016-02-04 | 2016-05-04 | 广州兴森快捷电路科技有限公司 | 一种无引线镀金线路板的生产方法 |
| CN108024454A (zh) * | 2017-12-14 | 2018-05-11 | 悦虎电路(苏州)有限公司 | 一种基于1.5mil线路板的线路补偿方法 |
| CN109168266A (zh) * | 2018-07-25 | 2019-01-08 | 江苏博敏电子有限公司 | 一种印刷线路板电路图形蚀刻参数评估方法 |
| CN109348626A (zh) * | 2018-10-23 | 2019-02-15 | 同健(惠阳)电子有限公司 | 一种线路板动态补偿的技术 |
| CN110621150A (zh) * | 2019-09-20 | 2019-12-27 | 上海节卡机器人科技有限公司 | 印制电路板的组装方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114760758A (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114760758B (zh) | 一种基于cam的动态pcb线路补偿优化方法 | |
| CN108668454A (zh) | 一种厚铜柔性线路板的制作方法及其产品 | |
| CN104812178A (zh) | 具有分段式金手指的电路板的制作方法 | |
| JP5533769B2 (ja) | マスクとワークの位置合せ方法 | |
| KR101104267B1 (ko) | 스테이지 모듈 반송형 노광 장치 및 스테이지 모듈의 기판 정렬 및 이송 제어 방법 | |
| CN113260178B (zh) | 一种刚挠结合板高精密线路的制备方法 | |
| CN103491714A (zh) | 线路板线路加工方法 | |
| US11775731B2 (en) | Stencil-avoidance design method and device, electronic device and storage medium | |
| CN110418513B (zh) | 激光开盖的方法、装置、存储介质以及激光开盖设备 | |
| CN114190002A (zh) | 一种柔性封装基板半埋入式厚铜精细线路的成型方法 | |
| CN108319114A (zh) | 一种全自动曝光工艺 | |
| US20030221853A1 (en) | Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device | |
| CN107993924B (zh) | 去除光刻胶显影后残留缺陷的方法 | |
| CN110381672B (zh) | 一种应用于pcb成品铜厚2oz至3oz绿油孔防焊印刷方法 | |
| WO2024098506A1 (zh) | 一种pcb板喷墨打印阻焊的方法 | |
| JP2004006648A (ja) | 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム | |
| TWI661476B (zh) | 半導體基板及其加工方法 | |
| KR101241291B1 (ko) | 미세 피치 인쇄회로기판 제조방법 | |
| CN108551725A (zh) | 一种印制电路板线路电镀镍金的方法及其印制电路板线路 | |
| CN103025070B (zh) | 一种带pth孔间夹线的pcb板外层线路蚀刻方法 | |
| CN108200728A (zh) | 一种pcb孤立图形二次干膜蚀刻方法 | |
| CN113068308A (zh) | 一种pcb制作方法及pcb | |
| CN110856357A (zh) | 一种新的线路成形的方法 | |
| WO2021051450A1 (zh) | 形成cof细密电路的方法及系统、cof及其加工方法 | |
| CN109769348A (zh) | 一种埋铜块板的制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |