CN108418582A - 传输信号的方法、驱动器及系统 - Google Patents

传输信号的方法、驱动器及系统 Download PDF

Info

Publication number
CN108418582A
CN108418582A CN201810143182.6A CN201810143182A CN108418582A CN 108418582 A CN108418582 A CN 108418582A CN 201810143182 A CN201810143182 A CN 201810143182A CN 108418582 A CN108418582 A CN 108418582A
Authority
CN
China
Prior art keywords
link
circuit
communication equipment
signal
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810143182.6A
Other languages
English (en)
Other versions
CN108418582B (zh
Inventor
李永耀
李建康
喻军
朱江
罗飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810143182.6A priority Critical patent/CN108418582B/zh
Publication of CN108418582A publication Critical patent/CN108418582A/zh
Priority to PCT/CN2018/114191 priority patent/WO2019153810A1/zh
Priority to EP18877287.5A priority patent/EP3550724B1/en
Priority to EP21193006.0A priority patent/EP4002696A1/en
Priority to US16/533,365 priority patent/US10958413B2/en
Application granted granted Critical
Publication of CN108418582B publication Critical patent/CN108418582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0894—Packet rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/24—Negotiation of communication capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values

Abstract

本申请提供一种传输信号的方法、驱动器及系统，该驱动器包括：该数据通道电路，用于在当前锁相环的作用下，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；该链路调整电路，用于获取在该数据通道电路中传输的信号，用根据获取的该信号获取链路状态信息，在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环；该数据通道电路，还用于在该目标锁相环的作用下，实现该第一通信设备和该第二通信设备相互之间信号的透传。上述技术方案可以降低信号传输过程中的时延。

Description

传输信号的方法、驱动器及系统
技术领域
本申请涉及电子信息技术领域，更具体地，涉及传输信号的方法、驱动器及系统。
背景技术
不同的通信设备之间数据传输的时延对用户体验有着很大的影响。此外，无人驾驶、人脸识别等高实时性应用场景的出现，对不同的通信设备之间数据传输的低时延提出了更高的要求。
目前一种可行的方案是采用低链路损耗的板材或电缆。但是更换板材或电缆降低链路损耗，会导致成本增加。以常用的低损耗板材和极低损耗板材为例，后者的成本大约为前者的4至6倍。同时受板材性能限制，更换板材只能解决特定长度范围内的互连。以极低损耗板材为例，支持快速外部器件互连总线(Peripheral Component InterconnectExpress，PCIe)4.0极限支持长度范围大概为20英寸。
如何降低不同的通信设备之间数据传输的时延是一个亟待解决的问题。
发明内容
本申请提供一种传输信号的方法、驱动器及系统，用于解决现有技术中存在着的用于链路均衡的驱动器内部时延较高的问题。
第一方面，本申请实施例提供一种用于链路均衡的驱动器，该驱动器包括：该数据通道电路，用于在当前锁相环的作用下，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；该链路调整电路，用于获取在该数据通道电路中传输的信号；该链路调整电路，用于根据获取的该信号获取链路状态信息；该链路调整电路，还用于在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为该至少两个锁相环中的一个未使用的锁相环；该链路调整电路，还用于在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环；该数据通道电路，还用于在该目标锁相环的作用下，实现该第一通信设备和该第二通信设备相互之间信号的透传。上述技术方案中，数据通道电路对信号是透传的。该信号在数据通道中传输过程中无需经过串并转换、编解码、缓存等一系列操作。因此，信号在数据通道电路中传输的时延较小。该驱动器还包括多个锁相环，链路调整电路可以在确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数。也就是说，链路调整电路在配置目标锁相环的工作参数为变速后的速率所对应的工作参数时，链路的速率指示需要变化而非已经变化。换句话说，由于该驱动器中包括多个锁相环，因此链路调整电路可以提前配置好该一个未工作的锁相环的工作参数，并在需要该锁相环以该工作参数进行工作的情况下，将当前使用的锁相环切换为该锁相环。这样可以在变速时，减少由于调整锁相环导致的时延，满足各种协议的变速需求。
结合第一方面，在第一方面的一种可能的实现方式中，该链路调整电路，还用于在根据该链路状态信息确定该链路处于均衡状态的情况下，进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
结合第一方面，在第一方面的一种可能的实现方式中，该数据通道电路包括：时钟和数据恢复电路、输出缓冲器和均衡电路，该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对该均衡电路进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
结合第一方面，在第一方面的一种可能的实现方式中，该均衡电路包括接收均衡电路、发送均衡电路和判决反馈均衡电路中的至少一个。该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对该接收均衡电路进行均衡调节；该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对接收均衡电路进行调节；和/或，该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对判决反馈均衡电路进行调节。通过调节接收均衡电路可以使得接收均衡电路工作在合适的工作在合适的工作参数，从而可以衰减低频信号分量，放大奈奎斯特频率附近的分量，滤除较高频率，从而可以提高接收到的信号质量。通过调节发送均衡电路可以使得发送均衡电路工作在合适的工作在合适的工作参数，从而可以补偿信号在物理通道上传输时，因为通道损耗而导致的信号畸变。通过调节判决反馈均衡电路可以使得DFE电路工作在合适的工作在合适的工作参数，从而可以减少甚至消除信号在物理通道上传输时，由于被干扰以及阻抗不连续导致的信号畸变。
结合第一方面，在第一方面的一种可能的实现方式中，该链路调整电路，还用于在检测该链路进入该变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。上述技术方案能够保证链路稳定工作。
结合第一方面，在第一方面的一种可能的实现方式中，该链路调整电路，还用于在检测到该第一通信设备连接至该驱动器且该第二通信设备连接至该驱动器的情况下，配置该数据通道电路，使得来自于该第一通信设备的第一协商信号能够通过透传的方式传输至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够通过透传的方式传输至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。这样，该第一通信设备与该第二通信设备可以直接进行协商，从而减少因链路调整电路参与协商导致的时延。
其中，上述各种电路都可以基于ASIC来实现，这样，相比于分立元器件，实现起来更加方便。
其中，本申请中，当有两个以上的未使用的锁相环时，可以为这些未使用的锁相环提前配置好对应于特定速率的参数，当需要切换到目标速率时，就可以切换到该目标速率对应的提前已经配置好的锁相环。通过提前配置更多个锁相环，可以进一步减少需要使用不同频率锁相环时的处理延时，满足变速频繁的应用场景。
第二方面，本申请实施例提供一种链路调整电路，该链路调整电路包括：链路状态电路和锁相环控制电路，该链路状态电路，用于获取在数据通道电路中传输的信号；该链路状态电路，还用于根据获取的该信号获取链路状态信息；该链路状态电路，还用于根据该链路状态信息确定需要对链路的速率进行变速；该锁相环控制电路，用于在该链路状态电路确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为至少两个锁相环中的一个未使用的锁相环；该链路状态电路，还用于检测该链路进入变速状态；该锁相环控制电路，还用于在该链路状态电路检测到该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。上述技术方案中，链路调整电路可以在确定需要对链路的速率进行变速的情况下，提前配置一个未工作的锁相环的工作参数为变速后的速率所对应的工作参数。也就是说，链路调整电路在配置目标锁相环的工作参数为变速后的速率所对应的工作参数时，链路的速率指示需要变化而非已经变化。换句话说，由于驱动器中包括多个锁相环，因此链路调整电路可以提前配置好该一个未工作的锁相环的工作参数，并在需要该锁相环以该工作参数进行工作的情况下，将当前使用的锁相环切换为该锁相环。这样可以减少调整锁相环导致的时延。
结合第二方面，在第二方面的一种可能的实现方式中，该链路调整电路，还包括链路均衡控制电路，该链路状态电路，还用于根据该链路状态信息确定该链路处于均衡状态；该链路均衡控制电路，用于在该链路状态电路确定该链路处于均衡状态的情况下，进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
结合第二方面，在第二方面的一种可能的实现方式中，该链路均衡控制电路，还用于在该链路状态电路检测到该链路进入变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。上述技术方案能够保证链路稳定工作。
结合第二方面，在第二方面的一种可能的实现方式中，该链路状态电路，还用于在检测到该第一通信设备连接至该数据通道电路且该第二通信设备连接至该数据通道电路的情况下，配置该数据通道电路，使得来自于该第一通信设备的第一协商信号能够通过透传的方式传输至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够通过透传的方式传输至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。这样，该第一通信设备与该第二通信设备可以直接进行协商，从而减少因链路调整电路参与协商导致的时延。
第三方面，本申请实施例提供一种传输信号的方法，该方法由用于链路均衡的驱动器执行，该方法包括：实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；获取传输的信号；根据获取的该信号获取链路状态信息；在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为至少两个锁相环中的一个未使用的锁相环；在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。上述技术方案对信号是透传的。该信号在传输过程中无需经过串并转换、编解码、缓存等一系列操作。因此，信号的传输的时延较小。此外，该方法还可以在确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数。也就是说，在配置目标锁相环的工作参数为变速后的速率所对应的工作参数时，链路的速率指示需要变化而非已经变化。换句话说，由于该驱动器中包括多个锁相环，因此可以提前配置好该一个未工作的锁相环的工作参数，并在需要该锁相环以该工作参数进行工作的情况下，将当前使用的锁相环切换为该锁相环。这样可以减少调整锁相环导致的时延。
结合第三方面，在第三方面的一种可能的实现方式中，该方法还包括：在根据该链路状态信息确定该链路处于均衡状态的情况下，进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
结合第三方面，在第三方面的一种可能的实现方式中，该方法还包括：在检测该链路进入该变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。上述技术方案能够保证链路稳定工作。
结合第三方面，在第三方面的一种可能的实现方式中，该方法还包括：在检测到该第一通信设备连接至该驱动器且该第二通信设备连接至该驱动器的情况下，配置该驱动器，使得来自于该第一通信设备的第一协商信号能够通过透传的方式传输至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够通过透传的方式传输至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。这样，该第一通信设备与该第二通信设备可以直接进行协商，从而减少因链路调整电路参与协商导致的时延。
第四方面，本申请实施例提供一种信号传输系统，该系统包括第一通信设备、第二通信设备和至少一个第一方面或第一方面的任一种可能的实现方式的用于链路均衡的驱动器，该第一通信设备，用于向该驱动器发送的第一信号；该驱动器，用于将该第一信号通过透传的方式传输至该第二通信设备；该第二通信设备，用于向该驱动器发送第二信号；该驱动器，还用于将该第二信号通过透传的方式传输至该第一通信设备。
第五方面，本申请实施例提供一种用于链路均衡的驱动器，该驱动器包括：数据通道电路，链路调整电路以及一个锁相环；该数据通道电路，用于实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；该链路调整电路，用于获取在该数据通道电路中传输的信号；该链路调整电路，用于根据获取的该信号获取链路状态信息；该链路调整电路，还用于在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置该锁相环的工作参数为变速后的速率所对应的工作参数；该链路调整电路，还用于在检测该链路进入变速状态的情况下，将该锁相环的工作参数切换到变速后的速率所对应的工作参数。上述技术方案中，数据通道电路对信号是透传的。该信号在数据通道中传输过程中无需经过串并转换、编解码、缓存等一系列操作。因此，信号在数据通道电路中传输的时延较小。
结合第五方面，在第五方面的一种可能的实现方式中，该链路调整电路，还用于在根据该链路状态信息确定该链路处于均衡状态的情况下，进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
结合第五方面，在第五方面的一种可能的实现方式中，该链路调整电路，还用于在检测该链路进入该变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。上述技术方案能够保证链路稳定工作。
结合第五方面，在第五方面的一种可能的实现方式中，该链路调整电路，还用于在检测到该第一通信设备连接至该驱动器且该第二通信设备连接至该驱动器的情况下，配置该数据通道电路，使得来自于该第一通信设备的第一协商信号能够通过透传的方式传输至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够通过透传的方式传输至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。这样，该第一通信设备与该第二通信设备可以直接进行协商，从而减少因链路调整电路参与协商导致的时延。
第六方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使得计算机执行上述各个方面所述的方法。
第七方面，本申请实施例提供了一种包含指令的计算机程序产品，当该计算机程序产品在计算机上运行时，使得计算机执行上述各方面所述的方法。
附图说明
图1是根据本申请实施例提供的一种信号传输系统的示意性结构图；
图2是根据本申请实施例提供的另一种信号传输系统的示意性结构图；
图3是一种用于链路均衡的驱动器的示意性结构框图；
图4是根据本申请实施例提供的一种用于链路均衡的驱动器的结构框图；
图5是本申请实施例提供的第一子数据通道电路411的结构框图；
图6是根据本申请实施例提供的一种用于链路均衡的驱动器的结构框图；
图7是根据本申请实施例提供的一种传输信号的方法的示意性流程图；
图8是根据本申请实施例提供的一种传输信号的方法的示意性流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
本申请实施例中所称的通信设备可以是任何能够遵循至少一种接口协议或者至少与一种总线协议的通信设备。该通信设备可以是芯片、电路等。
两个通信设备之间可以通过接口协议或者总线协议进行通信。除非特殊声明，本申请实施例中所称的两个通信设备、不同的通信设备、至少一个通信设备等中的任意两个通信设备均需遵循相同接口协议或者相同总线协议。
该两个通信设备可以是不同类型的设备。例如，一个通信设备可以是中央处理器(Central Process Unit，CPU)，另一个通信设备可以是图形处理器(Graphics ProcessingUnit，GPU)。又如，一个通信设备可以是CPU，另一个通信设备可以是网卡。
本申请实施例中所称的链路可以是传输某种特定通信协议的通信链路。
图1是根据本申请实施例提供的一种信号传输系统的示意性结构图。如图1所示的系统100包括第一通信设备110、第二通信设备120和用于链路均衡的驱动器130。
第一通信设备110可以连接至驱动器130。第二通信设备120可以连接至驱动器130。第一通信设备110和第二通信设备120遵循相同接口协议或者相同总线协议。例如，第一通信设备110和第二通信设备120均遵循PCIe协议、串行高级技术附件接口(SerialAdvanced Technology Attachment，SATA)协议、加速器内存一致性接口(Cache CoherentInterconnect for Accelerators，CCIX)协议、串行计算机系统接口(Serial AttachedSmall Computer System Interface，SAS)、通用串行总线(Universal Serial Bus，USB)协议等。
来自于第一通信设备110的第一信号在经过驱动器130输出至第二通信设备120。来自于第二通信设备120的第二信号在经过驱动器130后输出至第一通信设备110。
图1所示的系统100仅包括一个驱动器130。在一些实施例中，信号传输系统还可以包括两个或者两个以上的驱动器130。
图2是根据本申请实施例提供的另一种信号传输系统的示意性结构图。如图2所示的系统200包括第一通信设备210、第二通信设备220和三个用于链路均衡的驱动器，分别为驱动器231、驱动器232和驱动器233。
第一通信设备210可以连接至驱动器231。第二通信设备220可以连接至驱动器231。第一通信设备210可以连接至驱动器232。第二通信设备220可以连接至驱动器232。第一通信设备210可以连接至驱动器233。第二通信设备220可以连接至驱动器233。
在另一些实施例中，信号传输系统还可以包括两个或者三个以上的驱动器。包括两个或三个以上驱动器的信号传输系统的结构与图1和图2类似，因此不必一一列出。该系统中，该第一通信设备与该第二通信设备之间中的驱动器的数目越多，能够使得该第一通信设备与该第二通信设备之间保持传输性能不变的距离就越远。
图3是一种用于链路均衡的驱动器的示意性结构图。如图3所示的驱动器300包括接收均衡电路301、发送均衡电路302、判决反馈均衡(Decision Feedback Equalization，DFE)电路303、时钟和数据恢复(Clock and Data Recovery，CDR)电路304、串行器解串器(Serializer Deserializer，SerDes)电路305、PCS电路306、微控制器310、发送均衡电路311、接收均衡电路312、DFE电路313、CDR电路314、SerDes电路315、PCS电路316、主机侧设备侧321、锁相环(Phase Locked Loop，PLL)322、控制接口323、主机侧设备侧324。
图3所示的驱动器300可以应用至如图1所示的系统100或者如图2所示的系统200。以系统100为例，来自于第一通信设备110的信号依次经过接收均衡电路301、DFE电路303、CDR电路304、SerDes电路305、物理编码子层(Physical Coding Sublayer，PCS)电路306、微控制器310、PCS电路316、SerDes电路315和发送均衡电路311。
来自于第二通信设备112的信号依次经过接收均衡电路312、DFE电路313、CDR电路314、SerDes电路315、PCS电路316、微控制器310、PCS电路306、SerDes电路305和发送均衡电路302。
CDR电路用于将时钟等时序信息从获取到的信号中提取出来，并利用提取的时序信息对该信号进行重定时，以消除该信号在传输过程中累积的抖动。
接收均衡电路可以是连续时间线性均衡器(Continuous Time LinearEqualization，CTLE)。该接收均衡电路可以用于衰减低频信号分量，放大奈奎斯特频率附近的分量，滤除较高频率，从而可以提高接收到的信号质量。
发送均衡电路，用于补偿信号在物理通道上传输时，因为通道损耗而导致的信号畸变。通常可以利用前反馈均衡(Feed Forward Equalization，FEE)技术实现。
PCS电路306与微控制器310用于与连接至驱动器300的第一通信设备进行协商。PCS电路316与微控制器310与连接至驱动器300的第二通信设备进行协商。换句话说，该第一通信设备分别于驱动器300进行协商。完成协商过程后，该第一通信设备和该第二通信设备可以通过该驱动器进行数据传输。
图4是根据本申请实施例提供的一种用于链路均衡的驱动器的结构框图。如图4所示的驱动器400包括数据通道电路410、链路调整电路420和两个锁相环，锁相环431和锁相环432。
数据通道电路410，用于在当前锁相环的作用下，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传。
数据通道电路410包括CDR电路。CDR电路可以对传输的信号进行均衡处理。具体地，CDR电路可以将时钟等时序信息从获取到的信号中提取出来，并利用提取的时序信息对该信号进行重定时，以消除该信号在传输过程中累积的抖动。
锁相环可以根据外部输入的参考时钟，倍频到工作速率的频率，提供给数据通道电路410中的CDR电路进行相位调整，以便快速锁定信号。
可选的，在一些实施例中，数据通道电路410还包括均衡电路。该均衡电路可以包括接收均衡电路、发送均衡电路和判决反馈均衡(Decision Feedback Equalization，DFE)电路中的至少一个。
可选的，在一些实施例中，数据通道电路410所包括的均衡电路可以仅包括接收均衡电路。
可选的，在另一些实施例中，数据通道电路410所包括的均衡电路可以仅包括发送均衡电路。
可选的，在另一些实施例中，数据通道电路410所包括的均衡电路可以包括接收均衡电路和发送均衡电路。
可选的，在另一些实施例中，数据通道电路410所包括的均衡电路可以包括接收均衡电路和DFE电路。
可选的，在另一些实施例中，数据通道电路410所包括的均衡电路可以包括发送均衡电路和DFE电路。
可选的，在另一些实施例中，数据通道电路410所包括的均衡电路可以包括接收均衡电路、DFE电路和发送均衡电路。
若数据通道电路410仅包括接收均衡电路，则数据通道电路410中CDR电路获取到的信号是经过该接收均衡电路进行均衡处理后的信号。而该接收均衡电路获取的信号是来自于连接至驱动器400的通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至输出缓冲器，该输出缓冲器会将该进行时钟数据恢复处理后的信号输出连接至驱动器400的另一通信设备。
若数据通道电路410仅包括发送均衡电路，则数据通道电路410中CDR电路获取到的信号是来自于通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至该发送均衡电路。该发送均衡电路将获取到的信号进行均衡处理，然后将进行均衡处理后的信号至输出缓冲器，该输出缓冲器会将该进行均衡处理后的信号输出至连接至驱动器400的另一通信设备。
若数据通道电路410同时包括接收均衡电路和发送均衡电路，则数据通道电路410中CDR电路获取到的信号是经过该接收均衡电路进行均衡处理后的信号。而该接收均衡电路获取的信号是来自于连接至驱动器400的通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至该发送均衡电路。该发送均衡电路将获取到的信号进行均衡处理，然后将进行均衡处理后的信号至输出缓冲器，该输出缓冲器会将该进行均衡处理后的信号输出至连接至驱动器400的另一通信设备。
若数据通道电路410同时包括接收均衡电路和DFE电路，则数据通道电路410中CDR电路获取到的信号是经过该DFE电路进行均衡处理后的信号。该DFE电路接收的信号是来自接收均衡电路处理后的信号。该接收均衡电路获取的信号是来自于连接至驱动器400的通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至输出缓冲器，该输出缓冲器会将该进行均衡处理后的信号输出至连接至驱动器400的另一通信设备。
若数据通道电路410同时包括发送均衡电路和DFE电路，则数据通道电路410中CDR电路获取到的信号是经过该DFE电路进行均衡处理后的信号。该DFE电路接收的信号是来自于连接至驱动器400的通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至该发送均衡电路。该发送均衡电路将获取到的信号进行均衡处理，然后将进行均衡处理后的信号至输出缓冲器，该输出缓冲器会将该进行均衡处理后的信号输出至连接至驱动器400的另一通信设备。
若数据通道电路410同时包括接收均衡电路、发送均衡电路和DFE电路，则数据通道电路410中CDR电路获取到的信号是经过该DFE电路进行均衡处理后的信号。DFE电路获取到的信号是经过该接收均衡电路进行均衡处理后的信号。该接收均衡电路获取的信号是来自于连接至驱动器400的通信设备的信号。该CDR电路会将进行时钟数据恢复处理后的信号输出至该发送均衡电路。该发送均衡电路将获取到的信号进行均衡处理，然后将进行均衡处理后的信号至输出缓冲器，该输出缓冲器会将该进行均衡处理后的信号输出至连接至驱动器400的另一通信设备。
第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传是指：来自于该第一通信设备的信号可以透传至该第二通信设备，来自于该第二通信设备的信号可以透传至该第一通信设备。
本申请中所称的“基于均衡处理的透传”(下文也简称“透传”)是信号只经过均衡处理的透传，也就是说，除了进行均衡处理外，不进行其他会改变信号格式、内容的其他处理，例如，不进行串并转换、编码、解码等处理。当然，本领域技术人员可以理解，在透传的过程中也会包括一些为了完成传输的一些基础处理，比如，提供时钟、存储等处理，但由于这部分处理并不会改变信号格式及内容，因此，并不会影响“透传”。换句话说，如图4所示的数据通道电路410仅对信号进行均衡处理；而图3所示的驱动器300中，除了接收均衡电路和发送均衡电路对信号进行均衡处理外，还对信号进行串并转换、编码、解码等，因此，驱动器300并没有实现第一通信设备和第二通信设备相互之间信号的透传，即驱动器300并没有将来自于第一通信设备的第一信号透传至第二通信设备，也没有将来自于该第二通信设备的第二信号透传至该第一通信设备。
链路调整电路420，用于获取在数据通道电路410中传输的信号。
链路调整电路420可以通过总线连接至数据通道电路410，并通过该总线获取到数据通道电路410中传输的信号。数据通道电路410、链路调整电路420、锁相环431和锁相环432可以通过管理通道连接，以通过该管理通道传输控制信号，实现锁相环配置、均衡控制等操作。
数据通道电路410中传输的信号可以是用于协商的协商信号，也可以是用于数据传输的数据信号。除非特殊说明，本申请实施例中所称的数据通道电路410中传输的信号可以是指数据信号也可以是指协商信号。
链路调整电路420，还用于根据获取的该信号获取链路状态信息。
链路调整电路420，还用于在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为该至少两个锁相环中的一个未使用的锁相环；也即链路调整电路可以提前配置好一个锁相环，供后续需要变速时使用。
链路调整电路420，还用于在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。
数据通道电路410，还用于在该目标锁相环的作用下，实现该第一通信设备和该第二通信设备相互之间信号的基于均衡处理的透传。
图3所示的驱动器300和图4所示的驱动器400均可以应用至如图1所示的系统100和图2所示的系统200中。在图3所示的驱动器300应用至系统100或系统200的情况下，驱动器300是对信号并不只进行基于均衡处理的透传，即驱动器300需要对接收到的信号进行串并转换、编解码、缓存等一系列操作。这些操作都会增加信号传输的时延。与图3所示的驱动器300相比，本申请当信号在驱动器400中传输时，驱动器400对该信号是透传的。该信号在驱动器400中传输过程中无需经过串并转换、编解码、缓存等一系列操作。因此，与图3所示的驱动器300相比，信号在驱动器400中传输的时间应小于信号在驱动器300中传输的时间。综上所述，如图4所示的驱动器400能够降低信号传输的时延。
此外图4所示的驱动器400包括多个锁相环，链路调整电路可以在确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数。也就是说，链路调整电路在配置目标锁相环的工作参数为变速后的速率所对应的工作参数时，链路的速率指示需要变化而非已经变化。换句话说，由于驱动器400中包括多个锁相环，因此链路调整电路可以提前配置好该一个未工作的锁相环的工作参数，并在需要该锁相环以该工作参数进行工作的情况下，将当前使用的锁相环切换为该锁相环。
在图4所示的驱动器400应用至图1或图2所示的系统的情况下，驱动器400可以将来自第一通信设备的第一信号通过透传的方式传输至(下文也简称为“透传至”)第二通信设备，将来自第二通信设备的第二信号通过透传的方式传输至第一通信设备。
可选的，在一些实施例中，链路调整电路也可以直接调整当前工作的锁相环的工作参数，使得当前工作的锁相环的工作参数满足变化后的速率对应的工作参数。但是在一些情况下，当前工作的锁相环调整工作参数的时间可能会超过协议规定的最短时间。因此，直接预先配置好一个锁相环并在速率发生变化后直接切换当前工作的锁相环，可以在协议规定的时间内使用满足速率要求的锁相环进行工作。
如图4所示的驱动器示出了包括两个锁相环的驱动器。可以理解的是，在一些实施例中，如图4所示的驱动器还可以包括两个以上的锁相环。在包括两个以上锁相环的驱动器的工作方式与如图4所示的包括两个锁相环的驱动器的工作方式相同，在此就不必赘述。
在另一些实施例中，在一些实施例中，如图4所示的驱动器还可以包括一个以上的锁相环。在此情况下，该链路调整电路，还用于在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置该驱动器中的锁相环的工作参数为变速后的速率所对应的工作参数；该链路调整电路，还用于在检测该链路进入变速状态的情况下，将该锁相环的工作参数切换到变速后的速率所对应的工作参数。
数据通道电路410可以包括至少一组子数据通道电路，每组子数据通道电路包括一个第一子数据通道电路和一个第二子数据通道电路，其中第一子数据通道电路用于接收来自于第一通信设备的第一信号，并将该第一信号透传至第二通信设备。第二子数据通道电路用于接收来自于该第二通信设备的第二信号，并将该第二信号透传至该第一通信设备。
该第一子数据通道电路与该第二子数据通道电路的区别仅在于接收到的信号的源通信设备和目的通信设备不同。因此，以下仅以第一子数据通道电路411为例对数据通道电路进行描述。该第一子数据通道电路411可以是数据通道电路410中的任一个第一子数据通道电路。数据通道电路410中的任一个第二子数据通道电路的结构以及功能与第一子数据通道电路411的结构和功能均相同。
图5是本申请实施例提供的第一子数据通道电路411的结构框图。如图5所示，第一子数据通道电路411包括：CDR电路412和输出缓冲器413。
CDR电路412用于将时钟等时序信息从获取到的信号中提取出来，并利用提取的时序信息对该信号进行重定时，以消除该信号在传输过程中累积的抖动。
输出缓冲器413用于把信号输出到物理链路上。
在第一子数据通道电路中不包括均衡电路的情况下，来自于通信设备的信号依次经过CDR电路412和输出缓冲器413。
可选的，在一些实施例中，输出缓冲器413可以是OD电路、具有通用的电流型逻辑(Current Mode Logic)电平结构的电路等。
可选的，在一些实施例中，为了进一步提高均衡效果，第一子数据通道电路411还可以包括均衡电路。该均衡电路可以包括接收均衡电路、发送均衡电路和DFE电路中的至少一个。
接收均衡电路可以是CTLE。接收均衡电路可以衰减低频信号分量，放大奈奎斯特频率附近的分量，滤除较高频率，从而可以提高接收到的信号质量。
发送均衡电路，用于补偿信号在物理通道上传输时，因为通道损耗而导致的信号畸变。通常可以利用前反馈均衡(Feed Forward Equalization，FEE)技术实现。
DFE电路，用于减少甚至消除信号在物理通道上传输时，由于被干扰以及阻抗不连续导致的信号畸变。
在第一子数据通道电路中包括接收均衡电路的情况下，来自于通信设备的信号依次经过接收均衡电路、CDR电路412和输出缓冲器413。
在第一子数据通道电路中包括发送均衡电路的情况下，来自于通信设备的信号依次经过CDR电路412、发送均衡电路和输出缓冲器413。
在第一子数据通道电路中包括接收均衡电路和发送均衡电路的情况下，来自于通信设备的信号依次经过接收均衡电路、CDR电路412、发送均衡电路和输出缓冲器413。
在第一子数据通道电路中包括接收均衡电路和DFE电路的情况下，来自于通信设备的信号依次经过接收均衡电路、DFE电路、CDR电路412和输出缓冲器413。
在第一子数据通道电路中包括发送均衡电路和DFE电路的情况下，来自于通信设备的信号依次经过DFE电路、CDR电路412、发送均衡电路和输出缓冲器413。
在第一子数据通道电路中包括接收均衡电路、发送均衡电路和DFE电路的情况下，来自于通信设备的信号依次经过接收均衡电路、DFE电路、CDR电路412、发送均衡电路和输出缓冲器413。
链路调整电路420可以根据获取到的信号获取链路状态信息。
以PCIe协议为例，PCIe协议规定了11个状态。链路在这11个状态之间进行转换。该11个状态以及转换关系可以参照PCIe协议(例如PCIe基本规范修订4.0版本1.0)的规定，在此就不必赘述。该链路状态信息可以包括：链路处于PCIe协议规定的哪个状态。链路调整电路420通过解析获取到的信号，获取链路所处的状态，并根据所处的状态确定是否需要对链路的速率进行变速。
链路调整电路420如何确定链路所处的状态、是否需要对链路的速率进行变速、是否进入变速状态、是否该链路处于均衡状态的具体方法可以参照协议规定，例如，若驱动器400是用于PCIe协议传输的驱动器，则可以具体方法可以参照PCIe协议(例如PCIe基本规范修订4.0版本1.0)的规定，在此就不必赘述。
锁相环可以根据外部输入时钟，倍频到工作速率的频率，提供给CDR电路进行相位调整，以便快速锁定信号。CDR电路根据锁相环工作参数确定的时钟频率进行数据采用和发送。
链路调整电路420为目标锁相环配置的工作参数即为用于将该锁相环倍频到工作速率的频率所需的参数，例如锁相环带宽，倍频倍数、分频系数等。
可选的，在一些实施例中，链路调整电路420，还用于在根据该链路状态信息确定该链路处于均衡状态的情况下，进行均衡调节。通过进行均衡调节可以避免信号正常传输时出现误码。
该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对均衡电路进行均衡调节。该均衡电路可以包括接收均衡电路、发送均衡电路和判决反馈均衡电路中的至少一个。
可选的，在一些实施例中，该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对该接收均衡电路进行均衡调节。通过调节接收均衡电路可以使得接收均衡电路工作在合适的工作在合适的工作参数，从而可以衰减低频信号分量，放大奈奎斯特频率附近的分量，滤除较高频率，从而可以提高接收到的信号质量。
可选的，在一些实施例中，该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对接收均衡电路进行调节。通过调节发送均衡电路可以使得发送均衡电路工作在合适的工作在合适的工作参数，从而可以补偿信号在物理通道上传输时，因为通道损耗而导致的信号畸变。
可选的，在一些实施例中，该链路调整电路，具体用于在根据该链路状态信息确定该链路处于所述均衡状态的情况下，对判决反馈均衡电路进行调节。通过调节判决反馈均衡电路可以使得DFE电路工作在合适的工作在合适的工作参数，从而可以减少甚至消除信号在物理通道上传输时，由于被干扰以及阻抗不连续导致的信号畸变。
可选的，在一些实施例中，链路调整电路420，还用于在检测该链路进入该变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该均衡参数值与该变速后的速率正相关。换句话说，均衡参数值随速率增加而变大。
可选的，在一些实施例中，链路调整电路410，还用于在检测到该第一通信设备通过连接至该驱动器且该第二通信设备连接至该驱动器的情况下，配置数据通道电路420，使得来自于该第一通信设备的第一协商信号能够透传至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够透传至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。这样，当如图4所示的驱动器400应用到如图1或图2所示的系统的情况下，第一通信设备可以直接与第二通信设备进行协商。这样，可以避免需要驱动器400与第一通信设备和第二通信设备进行协商造成的时延。
可选的，在一些实施例中，链路调整电路410可以通过将数据接口的输入电阻配置到对地50欧姆来配置数据通道电路420使得来自于该第一通信设备的第一协商信号能够透传至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够透传至该第一通信设备。
本领域技术人员可以理解，能够实现如图4所示功能的驱动器400也可以通过其它的方式实现。例如，图4所示的驱动器400仅仅是示意性的。在实际实现中，本领域技术人员可以根据实际需要对电路进行设置以实现如图4所示的驱动器400的功能，但是这种实现不应认为超出本申请的范围。例如，图4所示的驱动器400中的各个电路可以集成在一个电路中，也可以是各个电路单独物理存在，也可以两个或两个以上电路集成在一个电路中。
例如，图4所示的链路调整电路420包括链路状态电路和锁相环控制电路。链路状态电路，用于获取在数据通道电路中传输的信号。链路状态电路，还用于根据获取的该信号获取链路状态信息。链路状态电路，还用于根据该链路状态信息确定需要对链路的速率进行变速。锁相环控制电路，用于在该链路状态电路确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为至少两个锁相环中的一个未使用的锁相环。链路状态电路，还用于检测该链路进入变速状态。锁相环控制电路，还用于在该链路状态电路检测到该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。
可选的，在一些实施例中，链路调整电路420还可以包括链路均衡控制电路，链路状态电路，用于根据该链路状态信息确定该链路处于均衡状态。链路均衡控制电路，用于在该链路状态电路确定该链路处于均衡状态的情况下，进行均衡调节。
可选的，在一些实施例中，链路均衡控制电路，还用于在链路状态电路检测到该链路进入变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。
可选的，在一些实施例中，链路状态电路，还用于在检测到该第一通信设备连接至该数据通道电路且该第二通信设备连接至该数据通道电路的情况下，配置该数据通道电路，使得来自于该第一通信设备的第一协商信号能够透传至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够透传至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。
该链路状态电路可以通过总线连接至数据通道电路，并通过管理通道连接至锁相环控制电路以及其他相关电路。该锁相环控制电路、链路均衡控制电路等可以通过该管理通道互相连接。
图6是根据本申请实施例提供的另一驱动器的结构框图。如图6所示的驱动器600包括：接收均衡电路611、DFE电路612、CDR电路613、发送均衡电路614、OD电路615、接收均衡电路621、DFE电路622、CDR电路623、发送均衡电路624、OD电路625。驱动器600还包括链路调整电路630。链路调整电路630包括链路状态电路631、锁相环控制电路632、链路均衡控制电路633、电可擦可编程只读存储器(Electrically ErasableProgrammable Read OnlyMemory，EEPROM)读取电路634和重置电路635。驱动器600中还包括PLL组641，PLL组641包括至少两个PLL。
图6所示的驱动器600可以是图1所示系统中的驱动器，也可以是图2所示系统中的驱动器。图2所示系统中的三个驱动器都可以是如图6所示的驱动器600。
以图1所示的系统100为例，第一通信设备110可以通过第一输入数据接口和第一输出数据接口连接至驱动器600。第二通信设备120可以通过第二输入数据接口和第二输出数据接口连接至驱动器600。
第一通信设备110通过第一输入数据接口发送信号至驱动器600。第一通信设备110发送的信号依次经过接收均衡电路611、DFE电路612、CDR电路613、发送均衡电路614，然后由OD电路615通过该第二输出接口将来自于第一通信设备110的信号发送至第二通信设备120。
第二通信设备120通过第二输入数据接口发送信号至驱动器600。第二通信设备120发送的信号依次经过接收均衡电路621、DFE电路622、CDR电路623、发送均衡电路624，然后由OD电路625通过该第一输出接口将来自于第二通信设备110的信号发送至第一通信设备110。
可以看出，接收均衡电路611、DFE电路612、CDR电路613、发送均衡电路614和OD电路615可以组成一组子数据通道电路中的第一子数据通道电路。接收均衡电路621、DFE电路622、CDR电路623、发送均衡电路624和OD电路625可以组成一组子数据通道电路中的第二子数据通道电路。
图6中的驱动器600仅示出了数据通道电路所包括一组子数据通道。本领域技术人员可以理解，该数据通道电路包括多组子数据通道与如图6所示的一组子数据通道类似，在此就不必赘述。
接收均衡电路611、DFE电路612、CDR电路613、发送均衡电路614、OD电路615、接收均衡电路621、DFE电路622、CDR电路623、发送均衡电路624、OD电路625的具体功能和有益效果可以参见图4或图5所示的实施例，在此就不必赘述。
链路调整电路630包括链路状态电路631、锁相环控制电路632和链路均衡控制电路633的具体功能和有益效果可以参见图4或图5所示的实施例，在此就不必赘述。EEPROM读取电路634，用于存储初始配置参数，例如均衡参数化配置参数、锁相环初始配置等。重置电路635用于在链路发生故障时将链路复位。
控制面信号是连接至驱动器600的通信设备访问的信号。例如，该通信设备可以通过控制面信号发起重置复位，读取EEPROM里的数据，读均衡电路配置参数等。
PLL组641中的当前工作的PLL根据外部输入的参考时钟，倍频到工作速率的频率，提供给CDR电路613和CDR电路623进行相位调整，以便快速锁定信号。
图7是根据本申请实施例提供的一种传输信号的方法的示意性流程图。图7所示的方法可以由用于链路均衡的驱动器执行。
701，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传。
702，获取传输的信号。
703，根据获取的该信号获取链路状态信息。
704，在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为至少两个锁相环中的一个未使用的锁相环。
705，在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。
可选的，在一些实施例中，该方法还包括：在根据该链路状态信息确定该链路处于均衡状态的情况下，进行均衡调节。
可选的，在一些实施例中，该方法还包括：在检测该链路进入该变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。
可选的，在一些实施例中，该方法还包括：在检测到该第一通信设备连接至该驱动器且该第二通信设备连接至该驱动器的情况下，配置该驱动器，使得来自于该第一通信设备的第一协商信号能够透传至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够透传至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。
图8是根据本申请实施例提供的一种传输信号的方法的示意性流程图。图8所示的方法可以由链路调整电路执行。
801，获取数据通道电路中传输的信号。
802，根据获取的该信号获取链路状态信息。
803，根据该链路状态信息确定需要对链路的速率进行变速。
804，在确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中该目标锁相环为至少两个锁相环中的一个未使用的锁相环。
805，检测该链路进入变速状态。
806，在检测到该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环。
可选的，在一些实施例中，该方法还包括：根据该链路状态信息确定该链路处于均衡状态；在确定该链路处于均衡状态的情况下，进行均衡调节。
可选的，在一些实施例中，该方法还包括：在检测到该链路进入变速状态的情况下，确定目标均衡参数值，其中该目标均衡参数值为对应于该变速后的速率的均衡参数值，该目标均衡参数值与该变速后的速率正相关。
可选的，在一些实施例中，该方法还包括：在检测到该第一通信设备连接至该数据通道电路且该第二通信设备连接至该数据通道电路的情况下，配置该数据通道电路，使得来自于该第一通信设备的第一协商信号能够透传至该第二通信设备以及使得来自于该第二通信设备的第二协商信号能够透传至该第一通信设备，从而使得该第一通信设备和该第二通信设备通过该第一协商信号和该第二协商信号完成协商流程。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和方法具体工作过程或实现，可以参考前述装置实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种用于链路均衡的驱动器，其特征在于，所述驱动器包括：数据通道电路，链路调整电路以及至少两个锁相环；
所述数据通道电路，用于在当前锁相环的作用下，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；
所述链路调整电路，用于获取在所述数据通道电路中传输的信号；
所述链路调整电路，用于根据获取的所述信号获取链路状态信息；
所述链路调整电路，还用于在根据所述链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中所述目标锁相环为所述至少两个锁相环中的一个未使用的锁相环；
所述链路调整电路，还用于在检测所述链路进入变速状态的情况下，将当前使用的锁相环切换到所述目标锁相环；
所述数据通道电路，还用于在所述目标锁相环的作用下，实现所述第一通信设备和所述第二通信设备相互之间信号的所述透传。
2.如权利要求1所述的驱动器，其特征在于，所述链路调整电路，还用于在根据所述链路状态信息确定所述链路处于均衡状态的情况下，进行均衡调节。
3.如权利要求2所述的方法，其特征在于，所述数据通道电路包括：时钟和数据恢复电路、输出缓冲器和均衡电路，
所述链路调整电路，具体用于在根据所述链路状态信息确定所述链路处于所述均衡状态的情况下，对所述均衡电路进行均衡调节。
4.如权利要求2所述的驱动器，其特征在于，所述链路调整电路，还用于在检测所述链路进入所述变速状态的情况下，确定目标均衡参数值，其中所述目标均衡参数值为对应于所述变速后的速率的均衡参数值，所述目标均衡参数值与所述变速后的速率正相关。
5.如权利要求1至4中任一项所述的驱动器，其特征在于，所述链路调整电路，还用于在检测到所述第一通信设备连接至所述驱动器且所述第二通信设备连接至所述驱动器的情况下，配置所述数据通道电路，使得来自于所述第一通信设备的第一协商信号能够通过所述透传的方式传输至所述第二通信设备以及使得来自于所述第二通信设备的第二协商信号能够通过所述透传的方式传输至所述第一通信设备，从而使得所述第一通信设备和所述第二通信设备通过所述第一协商信号和所述第二协商信号完成协商流程。
6.一种链路调整电路，其特征在于，所述链路调整电路包括：链路状态电路和锁相环控制电路，
所述链路状态电路，用于获取在数据通道电路中传输的信号；
所述链路状态电路，还用于根据获取的所述信号获取链路状态信息；
所述链路状态电路，还用于根据所述链路状态信息确定需要对链路的速率进行变速；
所述锁相环控制电路，用于在所述链路状态电路确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中所述目标锁相环为至少两个锁相环中的一个未使用的锁相环；
所述链路状态电路，还用于检测所述链路进入变速状态；
所述锁相环控制电路，还用于在所述链路状态电路检测到所述链路进入变速状态的情况下，将当前使用的锁相环切换到所述目标锁相环。
7.如权利要求6所述的链路调整电路，其特征在于，所述链路调整电路，还包括链路均衡控制电路，
所述链路状态电路，还用于根据所述链路状态信息确定所述链路处于均衡状态；
所述链路均衡控制电路，用于在所述链路状态电路确定所述链路处于均衡状态的情况下，控制链路进行均衡调节。
8.如权利要求7所述的链路调整电路，其特征在于，所述链路均衡控制电路，还用于在所述链路状态电路检测到所述链路进入变速状态的情况下，确定目标均衡参数值，其中所述目标均衡参数值为对应于所述变速后的速率的均衡参数值，所述目标均衡参数值与所述变速后的速率正相关。
9.如权利要求6至中任一项所述的链路调整电路，其特征在于，所述链路状态电路，还用于在检测到所述第一通信设备连接至所述数据通道电路且所述第二通信设备连接至所述数据通道电路的情况下，配置所述数据通道电路，使得来自于所述第一通信设备的第一协商信号能够通过所述透传的方式传输至所述第二通信设备以及使得来自于所述第二通信设备的第二协商信号能够通过所述透传的方式传输至所述第一通信设备，从而使得所述第一通信设备和所述第二通信设备通过所述第一协商信号和所述第二协商信号完成协商流程。
10.一种传输信号的方法，其特征在于，所述方法由用于链路均衡的驱动器执行，所述方法包括：
实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；
获取传输的信号；
根据获取的所述信号获取链路状态信息；
在根据所述链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，其中所述目标锁相环为至少两个锁相环中的一个未使用的锁相环；
在检测所述链路进入变速状态的情况下，将当前使用的锁相环切换到所述目标锁相环。
11.如权利要求10所述的方法，其特征在于，所述方法还包括：在根据所述链路状态信息确定所述链路处于均衡状态的情况下，进行均衡调节。
12.如权利要求11所述的方法，其特征在于，所述方法还包括：在检测所述链路进入所述变速状态的情况下，确定目标均衡参数值，其中所述目标均衡参数值为对应于所述变速后的速率的均衡参数值，所述目标均衡参数值与所述变速后的速率正相关。
13.如权利要求10至12中任一项所述的方法，其特征在于，所述方法还包括：在检测到所述第一通信设备连接至所述驱动器且所述第二通信设备连接至所述驱动器的情况下，配置所述驱动器，使得来自于所述第一通信设备的第一协商信号能够通过所述透传的方式传输至所述第二通信设备以及使得来自于所述第二通信设备的第二协商信号能够通过所述透传的方式传输至所述第一通信设备，从而使得所述第一通信设备和所述第二通信设备通过所述第一协商信号和所述第二协商信号完成协商流程。
14.一种信号传输系统，其特征在于，所述系统包括第一通信设备、第二通信设备和至少一个如权利要求1至5中任一项所述的用于链路均衡的驱动器，
所述第一通信设备，用于向所述驱动器发送的第一信号；
所述驱动器，用于将所述第一信号通过所述透传的方式传输至所述第二通信设备；
所述第二通信设备，用于向所述驱动器发送第二信号；
所述驱动器，还用于将所述第二信号通过所述透传的方式传输至所述第一通信设备。
CN201810143182.6A 2018-02-11 2018-02-11 传输信号的方法、驱动器及系统 Active CN108418582B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810143182.6A CN108418582B (zh) 2018-02-11 2018-02-11 传输信号的方法、驱动器及系统
PCT/CN2018/114191 WO2019153810A1 (zh) 2018-02-11 2018-11-06 传输信号的方法、驱动器及系统
EP18877287.5A EP3550724B1 (en) 2018-02-11 2018-11-06 Signal transmission method, system, and retimer
EP21193006.0A EP4002696A1 (en) 2018-02-11 2018-11-06 Link adjustment circuit
US16/533,365 US10958413B2 (en) 2018-02-11 2019-08-06 Signal transmission method and system and retimer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810143182.6A CN108418582B (zh) 2018-02-11 2018-02-11 传输信号的方法、驱动器及系统

Publications (2)

Publication Number Publication Date
CN108418582A true CN108418582A (zh) 2018-08-17
CN108418582B CN108418582B (zh) 2020-08-25

Family

ID=63128549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810143182.6A Active CN108418582B (zh) 2018-02-11 2018-02-11 传输信号的方法、驱动器及系统

Country Status (4)

Country Link
US (1) US10958413B2 (zh)
EP (2) EP4002696A1 (zh)
CN (1) CN108418582B (zh)
WO (1) WO2019153810A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818886A (zh) * 2018-12-07 2019-05-28 华为技术有限公司 一种配置均衡参数的方法及装置
CN109857690A (zh) * 2019-01-03 2019-06-07 华为技术有限公司 驱动器的应用系统、驱动器和数据传输方法
WO2019153810A1 (zh) * 2018-02-11 2019-08-15 华为技术有限公司 传输信号的方法、驱动器及系统
CN110365566A (zh) * 2019-06-26 2019-10-22 成都夸克光电技术有限公司 一种高速数据通信总线自适应匹配方法
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
CN112737713A (zh) * 2020-12-30 2021-04-30 海光信息技术股份有限公司 PCIe链路均衡系数自动调节方法及装置
CN114779884A (zh) * 2022-03-08 2022-07-22 华为技术有限公司 电子设备与装置拆离的方法以及系统
CN115004165A (zh) * 2020-01-22 2022-09-02 华为技术有限公司 一种用于执行重定时的装置以及路径切换的方法
WO2023272487A1 (zh) * 2021-06-29 2023-01-05 华为技术有限公司 自协商方法、时钟与数据恢复单元及线路板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3879746A4 (en) * 2018-12-21 2021-12-22 Huawei Technologies Co., Ltd. CLOCK DOMAIN CROSSING PROCESSING CIRCUIT
US11743080B2 (en) 2020-06-29 2023-08-29 Texas Instruments Incorporated Sample-and-hold-based retimer supporting link training
US11539555B2 (en) 2020-06-29 2022-12-27 Texas Instruments Incorporated Enhanced discrete-time feedforward equalizer
CN112740583B (zh) * 2020-12-25 2022-03-04 华为技术有限公司 数据处理方法、装置和系统
JP2023034909A (ja) 2021-08-31 2023-03-13 キオクシア株式会社 半導体記憶装置
WO2024036471A1 (en) * 2022-08-16 2024-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for signal transmission

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909418A (zh) * 2006-08-01 2007-02-07 华为技术有限公司 通用无线接口的时钟分配装置及实现速率切换的方法
CN101183995A (zh) * 2007-12-20 2008-05-21 中兴通讯股份有限公司 一种使主备时钟倒换时相位对齐的方法和主备时钟系统
CN104639899A (zh) * 2015-01-30 2015-05-20 上海电控研究所 高清sdi数字视频信号光纤透明传输装置
US9166846B1 (en) * 2014-09-26 2015-10-20 Phytrex Technology Corporation Eye diagram construction display apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US8811555B2 (en) 2010-02-04 2014-08-19 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
JP5940413B2 (ja) * 2012-08-10 2016-06-29 ルネサスエレクトロニクス株式会社 半導体装置及び電子装置
JP5748132B2 (ja) * 2013-03-23 2015-07-15 ヤマハ株式会社 Ｐｌｌ回路
KR102211727B1 (ko) * 2014-01-20 2021-02-03 삼성전자주식회사 디지털 위상 고정 루프, 디지털 위상 고정 루프를 제어하는 방법 및 디지털 위상 고정 루프를 이용한 초저전력 송수신기
KR102108380B1 (ko) 2014-02-04 2020-05-08 삼성전자주식회사 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
US20160182257A1 (en) 2014-12-23 2016-06-23 Intel Corporation Data rate detection to simplify retimer logic
US10108577B2 (en) 2015-01-06 2018-10-23 Intel Corporation Digital interconnects with protocol-agnostic repeaters
US9858234B2 (en) * 2015-07-17 2018-01-02 Parade Technologies, Ltd. System transparent retimer
US10129166B2 (en) * 2016-06-21 2018-11-13 Intel Corporation Low latency re-timer
US9965439B2 (en) * 2016-06-27 2018-05-08 Intel Corporation Low latency multi-protocol retimers
US10019385B2 (en) * 2016-06-29 2018-07-10 Intel Corporation Method and apparatus of real-time retimer delay measurement
CN108418582B (zh) * 2018-02-11 2020-08-25 华为技术有限公司 传输信号的方法、驱动器及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909418A (zh) * 2006-08-01 2007-02-07 华为技术有限公司 通用无线接口的时钟分配装置及实现速率切换的方法
CN101183995A (zh) * 2007-12-20 2008-05-21 中兴通讯股份有限公司 一种使主备时钟倒换时相位对齐的方法和主备时钟系统
US9166846B1 (en) * 2014-09-26 2015-10-20 Phytrex Technology Corporation Eye diagram construction display apparatus
CN104639899A (zh) * 2015-01-30 2015-05-20 上海电控研究所 高清sdi数字视频信号光纤透明传输装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10958413B2 (en) 2018-02-11 2021-03-23 Huawei Technologies Co., Ltd. Signal transmission method and system and retimer
WO2019153810A1 (zh) * 2018-02-11 2019-08-15 华为技术有限公司 传输信号的方法、驱动器及系统
CN109818886A (zh) * 2018-12-07 2019-05-28 华为技术有限公司 一种配置均衡参数的方法及装置
EP3859541A4 (en) * 2019-01-03 2022-01-12 Huawei Technologies Co., Ltd. APPLICATION SYSTEM FOR DRIVERS, DRIVERS AND DATA TRANSFER METHOD
WO2020140950A1 (zh) * 2019-01-03 2020-07-09 华为技术有限公司 驱动器的应用系统、驱动器和数据传输方法
CN109857690A (zh) * 2019-01-03 2019-06-07 华为技术有限公司 驱动器的应用系统、驱动器和数据传输方法
CN109857690B (zh) * 2019-01-03 2023-04-28 华为技术有限公司 驱动器的应用系统、驱动器和数据传输方法
US11748294B2 (en) 2019-01-03 2023-09-05 Huawei Technologies Co., Ltd. Retimer application system, retimer, and data transmission method
CN110365566A (zh) * 2019-06-26 2019-10-22 成都夸克光电技术有限公司 一种高速数据通信总线自适应匹配方法
CN115004165A (zh) * 2020-01-22 2022-09-02 华为技术有限公司 一种用于执行重定时的装置以及路径切换的方法
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
CN111477158B (zh) * 2020-05-25 2024-01-09 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
CN112737713A (zh) * 2020-12-30 2021-04-30 海光信息技术股份有限公司 PCIe链路均衡系数自动调节方法及装置
CN112737713B (zh) * 2020-12-30 2023-12-19 海光信息技术股份有限公司 PCIe链路均衡系数自动调节方法及装置
WO2023272487A1 (zh) * 2021-06-29 2023-01-05 华为技术有限公司 自协商方法、时钟与数据恢复单元及线路板
CN114779884A (zh) * 2022-03-08 2022-07-22 华为技术有限公司 电子设备与装置拆离的方法以及系统

Also Published As

Publication number Publication date
EP3550724A4 (en) 2019-10-16
US10958413B2 (en) 2021-03-23
CN108418582B (zh) 2020-08-25
EP4002696A1 (en) 2022-05-25
US20190363869A1 (en) 2019-11-28
EP3550724A1 (en) 2019-10-09
WO2019153810A1 (zh) 2019-08-15
EP3550724B1 (en) 2021-09-08

Similar Documents

Publication Publication Date Title
CN108418582A (zh) 传输信号的方法、驱动器及系统
CN103873403B (zh) 用于均衡器适配的装置和方法
JP6221274B2 (ja) データ受信装置及びデータ通信システム
JP6267693B2 (ja) 通信チャネルを通じたクロック及び双方向性データの同時送信
US7733998B2 (en) System and method for programmably adjusting gain and frequency response in a 10-gigabit Ethernet/fibre channel system
US8363771B2 (en) Transmission device, receiving device and communication system
US7684517B2 (en) Reducing power consumption in signal detection
WO2010147608A1 (en) Frequency responsive bus coding
EP2241050A1 (en) Receiver with enhanced clock and data recovery
US8732375B1 (en) Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit
KR20220154681A (ko) 고주파 송신 라인들을 위한 종단
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
CN104052698A (zh) 用于改善的通信的装置以及相关联的方法
US9424226B1 (en) Method and system for signal equalization in communication between computing devices
US7986727B2 (en) In-band method to configure equalization levels
US9001842B2 (en) Parallel receiver interface with receiver redundancy
US8391420B1 (en) Low frequency communication signal state detection
US9921899B2 (en) Monitoring serial link errors
CN111258946A (zh) 一种gtx与tlk2711系列芯片的通信方法
JP2012156676A (ja) 周波数判定回路および半導体装置
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
US11894847B1 (en) Duty cycle distortion (DCD) sampling in a low-swing transmitter
US20230336198A1 (en) Smart serdes
Yoo et al. An adaptation method for FIR pre-emphasis filter on backplane channel
US20100054382A1 (en) Recovering Data From An Oversampled Bit Stream With A Plesiochronous Receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant