CN104052698A - 用于改善的通信的装置以及相关联的方法 - Google Patents
用于改善的通信的装置以及相关联的方法 Download PDFInfo
- Publication number
- CN104052698A CN104052698A CN201410090150.6A CN201410090150A CN104052698A CN 104052698 A CN104052698 A CN 104052698A CN 201410090150 A CN201410090150 A CN 201410090150A CN 104052698 A CN104052698 A CN 104052698A
- Authority
- CN
- China
- Prior art keywords
- information
- circuit
- transmitter
- receiver
- balance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 57
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 9
- 230000015654 memory Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/009—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to transmitters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0284—Arrangements to ensure DC-balance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
Abstract
一种装置包括发射机，该发射机被适配为向通信链路传输编码的信息。发射机包括DC平衡偏移生成器。DC平衡偏移生成器被适配为在信息被提供给通信链路之前偏移该信息的DC平衡。
Description
技术领域
所公开的概念总体上涉及电子通信，并且更具体地，涉及用于通过使用偏移的、调整的或者控制的DC平衡来改善通信中的编码性能的装置，以及相关联的方法。
背景技术
电子电路和系统有时使用高速链路来促进两个电路或者子系统之间的通信。可能是串行链路的链路可以用由发射机加入的编码来传送信息或数据，该编码可以指示字边界、区分数据和控制信息、加扰数据来分散电磁干扰（EMI）、避免长的运行长度，以及平衡零和一的个数来避免DC失衡。编码方案的示例包括为本领域技术人员所熟知的8b10b、64/66、128b/130b和64/67。
在接收机中，经由链路进行传送的数据被处理以确定字边界、获得发射机的时钟、译码等。一旦发现字时钟，数据转换被使用来确认字时钟被保持。这些操作的细节为本领域的技术人员所熟知。
发明内容
多个装置和相关的方法被考虑，用于使用DC平衡偏移来改善通信。在一个示例性实施例中，装置包括发射机，其被适配为向通信链路传输编码后的信息。发射机包括DC平衡偏移生成器。DC平衡偏移生成器被适配为在信息被提供给通信链路之前偏移信息的DC平衡。
根据另一个示例性实施例，装置包括发射机，其被适配为传输信息，其中发射机包括传输物理编码子层（PCS）电路，其包括DC平衡偏移生成器以引起信息中的DC失衡。发射机还包括被耦合至传输PCS电路的传输物理介质附件（PMA）电路。传输PMA被适配为向通信链路提供信息。
根据再一个示例性实施例，传送信息的方法包括获得信息，并且向信息加入DC平衡偏移。方法进一步包括经由通信链路传输信息。
附图说明
附图仅图示了示例性实施例，并且因此不应该被认为是限制它的范围。受益于本公开内容的本领域的普通技术人员意识到，所公开的概念为他们自己提供其它等价地有效的实施例。在图中，在多于一个图中所使用的相同的数字标志符表示相同、类似或等价的功能、部件或块。
图1图示根据示例性实施例用于传送信息或数据的布置的方框图。
图2描绘根据另一个示例性实施例的用于传送信息或数据的布置的方框图。
图3示出根据另一个示例性实施例的用于传送信息或数据的布置的方框图。
图4A-4B图示根据另一个示例性实施例的用于传送信息或数据的布置的方框图。
图5描绘用于在示例性实施例中使用的具有零运行差异的比特流。
图6示出根据示例性实施例作为应用DC平衡偏移的结果的具有非零运行差异的比特流。
图7图示根据使用DC平衡偏移的说明性实施例的方法的流程图。
图8描绘根据使用DC平衡偏移的说明性实施例的方法的流程图。
图9示出根据使用DC平衡偏移的另一个说明性实施例的方法的流程图。
图10图示根据使用DC平衡偏移的又一说明性实施例的方法的流程图。
图11描绘根据示例性实施例用于生成DC平衡偏移的布置的方框图。
图12示出根据示例性实施例的使用DC平衡偏移的现场可编程门阵列（FPGA）的方框图。
具体实施方式
所公开的概念一般性地涉及通过偏移（或者调整、配置、设置和/或控制）DC偏压而改善的在电子电路或系统中的通信。更具体地，如下面所详细描述的，所公开的概念提供针对多种数据通信方案的装置和方法，其中偏移DC偏压改善通信，例如，增加的可靠性、降低的差错率等。所公开的概念可以和多种通信电路和编码方案一起使用。
现代高速通信常常使用数字信号来传送信息或数据。这种布置可以被用来，例如使用1和0的流在背板上传送数据。出于多种为本领域的普通技术人员容易理解的原因，在传统的通信系统中，保持DC平衡是期望的属性。
通常，DC平衡涉及数据流的编码，以使得所传送的数据的运行差异（RD）被最小化或消除。运行差异是在0和1之间失衡的量度。例如，包括450个0和550个1的传输具有运行差异+100，以及具有失衡（100/1000）×100%或10%。
运行长度是在所传送的数据中一系列连续的0或者1的量度。更长的运行长度序列对于典型的接收机进行正确地检测常常是更有挑战性的。更短的运行长度允许在更长距离上成功的通信，例如在20”的背板上，而不是在10”背板上（如具有更长运行长度时可能的情况）通信。作为更短运行长度的结果，典型的高速链路在挑战的连接上（诸如背板）工作的更好。
在典型的高速通信系统中，发射机和/或接收机经由AC耦合机制或网络耦合至信道，例如，通过（多个）电容。DC平衡可以被看做经过AC耦合网络滤波的运行差异。
在传统的通信装置中，保持经由信道（例如上面所提及的背板）所传送的1和0的相等的平衡被视为是令人满意的，并且可能对于正确的操作甚至是必要的。例如，8b10b编码保证运行差异平衡。作为另一个示例，64/66（以太网）编码提供统计平衡。
但是，本申请的发明人已经发现偏移DC平衡能够改善通过信道或链路的通信。换句话说，有意地引入的DC失衡能够改善通过信道或链路的通信。该发现是意外的结果，特别是考虑到传统上对DC平衡的强调或需求。
图1图示根据示例性实施例用于传送信息或数据的布置1的方框图。布置包括经由链路9被耦合至接收机5的发射机2。在一些示例性实施例中，发射机2可以存在于和接收机5相同的物理外壳或封装中。作为一个示例，发射机2和接收机5可以存在于安装于架上的系统或仪器。作为另一个示例，发射机2和接收机5可以存在于多芯片模块（MCM）内独立的晶片（或相同的晶片）上。作为又一个示例，发射机2和接收机5可以存在于集成电路（IC）内相同的晶片（die）上。
在一些示例性实施例中，发射机2可以存在于不同于接收机5的物理外壳或封装中。作为示例，发射机2可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由背板耦合至覆盖或包括接收机5的物理外壳或封装。作为另一个示例，发射机2可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由电缆、光纤或其他途径耦合至覆盖或包括接收机5的物理外壳或封装。
发射机2从源7接收信息。通常，发射机2在向接收机5传输之前对信息执行一个或多个操作。作为这些操作的部分，发射机2使用DC平衡偏移生成器10来偏移信息的DC平衡（导致DC失衡），诸如数字比特的流或者集合。发射机2经由链路9向接收机5提供操作的结果，包括DC平衡偏移。
接收机5从链路118接收信息。接收机5可以对所接收的信息执行一个或多个操作。接收机5向信宿11提供这些操作的结果。信宿11可以包括最终（或者作为中间目的地）接收和/或使用信息的电路或子系统。
链路9可以有多种形式。通常，链路6包括一个或多个耦合途径，诸如线、电缆、印刷电路板（PCB）线路、在IC、MCM中的导体或半导体等，以促进信息或者数据、状态和/或控制信号的通信。在示例性实施例中，发射机2使用串行通信向接收机5提供编码的数据。但是，如本领域的普通技术人员所理解的，可以使用其他通信协议或方案，诸如并行通信，或者使用在发射机2和接收机5之间的其他耦合途径。
图2描绘根据另一个示例性实施例的针对传送信息或数据的布置20的方框图。布置包括经由链路9被耦合至接收机25的发射机22。在一些示例性实施例中，发射机22可以存在于和接收机25相同的物理外壳或封装中。作为一个示例，发射机22和接收机25可以存在于安装于架上的系统或仪器。作为另一个示例，发射机22和接收机25可以存在于MCM内独立的晶片（或相同的晶片）上。作为再一个示例，发射机22和接收机25可以存在于IC内相同的晶片上。
如期望地，除图2中所示之外的其他物理配置可以被使用。例如，在一些示例性实施例中，发射机22可以存在于与接收机25不同的物理外壳或封装中。作为一个示例，发射机22可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由背板耦合至覆盖或包括接收机25的物理外壳或封装。作为另一个示例，发射机22可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由电缆、光纤或其他途径耦合至覆盖或包括接收机25的物理外壳或封装。
发射机22从源7接收信息。通常，发射机22在向接收机25传输之前对信息执行一个或多个操作。在所示出的实施例中，编码器23对信息执行编码操作，但是，除了编码或者代替编码，在其他实施例中可以执行其他操作（例如，预加重）。如本领域的普通技术人员所理解的，多种编码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。
此外，发射机22使用DC平衡偏移生成器10来偏移信息的DC平衡，诸如数字比特的流或者集合。发射机22经由链路9向接收机25提供操作的结果，包括DC平衡偏移。
接收机25从链路9接收信息。接收机25可以对所接收的信息执行一个或多个操作。在所示出的实施例中，译码器26对信息执行译码操作，但是，除了译码或者代替译码，在其他实施例中可以执行其他操作（例如，均衡）。如本领域的普通技术人员所理解的，多种译码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。接收机25向信宿11提供这些操作的结果。如上面所提到的，信宿11可以包括最终（或者作为中间目的地）接收和/或使用信息的电路或子系统。
在一些实施例中，发射机和/或接收机可以被实施为系统或子系统的部分。像这样，发射机可以是物理层（PHY）的部分。PHY层可以包括用于针对期望的通信协议自动地配置各种设置的电路。PHY层可以包括或使用模块化设计。
图3示出根据另一个示例性实施例的用于传送信息或数据的布置50的方框图。在这个布置中，发射机和接收机PHY包括物理编码子层（PCS）和物理介质附件（PMA）。
参照图3，发射机122经由链路9耦合至接收机125。在一些示例性实施例中，发射机122可以存在于和接收机125不同的物理外壳或封装中。作为一个示例，发射机122和接收机125可以存在于安装于架上的系统或仪器。作为另一个示例，发射机122和接收机125可以存在于MCM内独立的晶片（或相同的晶片）上。作为再一个示例，发射机122和接收机125可以存在于IC内相同的晶片上。
如期望地，除图3中所示之外的其他物理配置可以被使用。例如，在一些示例性实施例中，发射机122可以存在于与接收机125不同的物理外壳或封装中。作为一个示例，发射机122可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由背板耦合至覆盖或包括接收机125的物理外壳或封装。作为另一个示例，发射机122可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由电缆、光纤或其他途径耦合至覆盖或包括接收机125的物理外壳或封装。
发射机122包括PCS131和PMA133。发射机122经由PCS131从源7接收信息。通常，发射机122在向接收机125传输之前对信息执行一个或多个操作。在所示出的实施例中，编码器23对信息执行编码操作，但是，如本领域的普通技术人员所理解的，除了或者代替编码，在其他实施例中可以执行其他操作。
如本领域的普通技术人员所理解的，多种编码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。此外，如所期望的，PCS131还可以支持时钟补偿、速率匹配、字对齐、误差监控、相位补偿和/或加扰和解扰。
此外，PCS131中的电路包括DC平衡偏移生成器10。PCS131使用DC平衡偏移生成器10电路来偏移信息的DC平衡，诸如数字比特的流或集合。发射机122向PMA133提供操作的结果，包括DC平衡偏移操作的结果。
PMA133可以进一步处理从PCS131接收到的信息。例如，为了使用串行通信信道或链路，PMA133可以将信息串行化。PMA133经由链路9向接收机125提供处理的信息。如所期望的，PMA133可以提供其他功能，诸如可编程的输出差分电压（VOD）、可编程的预加重等。
除了所示出的电路/块，如所期望的，发射机122可以包括其他电路或块。例如，发射机122可以包括一个或多个控制器来控制或者监督发射机122的各部分（诸如PCS131和PMA133）的操作。
接收机125经由链路9接收信息。通常，接收机125对信息执行一个或多个操作。接收机125包括PCS135和PMA138。接收机125经由PMA135从链路9接收信息。PMA135可以处理接收的信息，例如，通过将信息并行化（当链路9构成串行通信链路）。如所期望的，PMA135可以执行多种功能，诸如偏移消除（其纠正或者有助于纠正半导体制造工艺变动）、可编程的均衡等。PMA135向PCS138提供处理的信息。
PCS138可以以多种方式处理信息，例如，通过对信息进行译码。在所示出的实施例中，译码器26对从PMA138接收的信息执行译码操作，然而，在其他实施例中，除了或者代替编码，可以执行其他操作。
如本领域的普通技术人员所理解的，多种译码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。接收机125向信宿11提供这些操作的结果。如上面所提到的，信宿11可以包括最终（或者作为中间目的地）接收和/或使用信息的电路或子系统。
除了所示出的电路/块，如所期望的，接收机125可以包括其他电路或块。例如，接收机125可以包括一个或多个控制器来控制或者监督接收机125的各种部分（诸如PMA135和PCS138）的操作。
针对物理层，并且具体地针对PCS和PMA的其他配置或布置通常可以被用于各种实施例中。图4A-4B图示根据另一个示例性实施例的用于传送信息或数据的布置的方框图。
图4A图示根据示例性实施例的用于传送信息或数据的发射机222的方框图。在这个布置中，发射机222的PHY层包括PCS231和PMA233。发射机222经由PCS231从源7接收信息。
通常，发射机222在向接收机225传输之前对信息执行一个或多个操作（见图4B）。参照图4A，在PCS231中的电路包括DC平衡偏移生成器10。PCS231使用DC平衡偏移生成器10电路来偏移信息的DC平衡（导致DC失衡），诸如数字比特是为流或者集合。在所示出的实施例中，DC平衡偏移生成器10向编码器23A-23N提供具有偏移的DC平衡的信息。
在所示出的实施例中，编码器23A-23N分别对信息执行编码操作1-N（但是，如本领域的普通技术人员所理解的，除了或代替编码，在其他的实施例中可以执行其他操作）。更具体地，编码器23A可以使用一种类型的编码对信息进行编码，编码器23B可以使用不同类型的编码对信息进行编码，以此类推到编码器23N。如本领域的普通技术人员所理解的，多种编码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。
编码操作的结果被提供给复用器（MUX）250。响应于来自控制器259的（多个）控制信号256，MUX250选择用期望的编码方案进行编码的信息，并且向PMA233提供编码的信息。控制器259使用信号253控制PCS231的其他操作。如所期望的，除了上面所描述的操作，PCS231还可以支持时钟补偿、速率匹配、字对齐、误差监控、相位补偿和/或加扰和解扰。
响应于来自控制器259的控制信号262，PMA233可以进一步处理从PCS231接收的信息。如本领域的普通技术人员所理解的，PMA233可以使用预加重电路265来对信息进行预加重。在一些实施例中，预加重电路265可以是可编程的，例如在控制器259的控制下。
为了使用串行通信信道或链路，PMA233还可以将信息串行化。在所示出的实施例中，PMA233使用串行器电路268来实现这一点。PMA233经由链路9向接收机225提供处理的信息（见图4B）。再参照图4A，如所期望的，PMA133可以提供其他功能，诸如可编程的输出差分电压（VOD）等。
图4B图示根据另一个示例性实施例的用于传送信息或数据的接收机225的方框图。在这个布置中，接收机225的PHY层包括PMA235和PCS238。通常，例如，如下面所描述的，接收机225对信息执行一个或多个操作。
接收机225经由PMA235从链路9接收信息。在所示出的实施例中，PMA235包括信号生成电路270，其生成用于在接收机225中处理信息的信号，并且向解串行器272提供结果信息。信号生成电路可以包括锁相环（PLL）电路。如所期望的，信号生成电路可以包括时钟数据恢复（CDR）电路和/或时钟乘法器单元（CMU）。PLL、CDR和CMU电路的操作的细节属于本领域的普通技术人员的知识。
如本领域的普通技术人员所理解的，均衡器电路274可以向信息提供均衡。在一些实施例中，均衡器电路274可以是可编程的，例如在控制器282的控制下，经由（多个）控制信号279。如所期望的，PMA235可以执行多个功能，诸如偏移消除（其纠正或者有助于纠正半导体制造工艺变动）等。PMA235向PCS238提供处理的信息。解串行器272将信息从串行形式转换到并行形式。
PCS238可以执行多种信息处理任务，诸如译码。在所示出的实施例中，译码器26A-26N对信息分别执行译码操作1-N（但是，如本领域的普通技术人员所理解的，除了或代替编码，在其他的实施例中可以执行其他操作）。更具体地，译码器26A可以使用一种类型的译码对信息进行译码，译码器26B可以使用不同类型的译码对信息进行译码，以此类推到译码器26N。如本领域的普通技术人员所理解的，多种译码方案可以被使用。不加以限制，编码示例包括8b10b、64/66、128b/130b和64/67。
译码操作的结果被提供给复用器（MUX）276。响应于来自控制器282的（多个）控制信号288，MUX276选择用期望的译码方案进行译码的信息，并且向信宿电路11提供译码的信息。控制器282使用信号285控制PCS238的其他操作。如所期望的，除了上面所描述的操作，PCS238还可以支持时钟补偿、速率匹配、字对齐、误差监控、相位补偿和/或加扰和解扰。
在一些示例性实施例中，发射机222可以存在于和接收机225相同的物理外壳或封装中。作为一个示例，发射机222和接收机225可以存在于安装于架上的系统或仪器。作为另一个示例，发射机222和接收机225可以存在于MCM内独立的晶片（或相同的晶片）上。作为再一个示例，发射机222和接收机225可以存在于IC内相同的晶片上。
如所期望的，除了在图4A-4B中所示出的其他物理布置可以被使用。例如，在一些示例性实施例中，发射机222可以存在于与接收机225不同的物理外壳或封装中。作为一个示例，发射机222可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由背板耦合至覆盖或包括接收机225的物理外壳或封装。作为另一个示例，发射机222可以存在于不同的物理外壳或封装中，该不同的物理外壳或封装经由电缆、光纤或其他途径耦合至覆盖或包括接收机225的物理外壳或封装。
如本领域的普通技术人员所理解的，针对在图1-4中所示出的布置的各种修改或变形被考虑，并且可以被使用。例如，除了使用如在图1-4中所示出的发射机和/或接收机，可以使用收发器。如所期望的，在这些布置中，收发器可以包括用于向另一个收发器（或者接收机）传输信息的电路，以及用于从另一个收发器（或者发射机）接收信息的电路。换句话说，发射机的电路和/或功能可以和接收机的电路和/或功能结合来实现收发器。如所期望的，可以使用以这些布置的任何一个布置的DC平衡偏移。
此外，为了实现改善的通信，接收机（或者接收收发器）没必要意识到或者使意识到DC平衡偏移。只要接收机或者收发器能够处理包括偏移的DC平衡的信息，在这个文档中所描述的技术和装置可以被应用。
DC平衡偏移技术还可以被应用于现有的编码方案。例如，现有的茵特拉肯64/67链路可以被修改为具有DC失衡（即引入DC平衡偏移），而不改变相应的接收机或者收发器。作为另一个示例，一些8B10B协议可以例如通过改变接收机来进行修改，以忽略将由DC平衡偏移操作造成的运行差异误差。
如图5-6所图示的，应用或者使用DC平衡偏移导致运行差异的改变。图5示出用于在示例性实施例中使用的具有零运行差异的比特流。图5中的比特流包括四个二进制1和四个二进制0。换句话说，比特流具有零运行差异。最后，这些比特流的传输导致链路中的DC平衡。
如提到的，所公开的装置和技术有意地应用或导致DC失衡，即DC平衡偏移。图6示出作为根据示例性实施例应用DC平衡偏移的结果的具有非零运行差异的比特流。更具体地，通过对图5的比特流应用DC平衡偏移，可以产生图6的比特流。图6的比特流包括五个二进制1，但是三个二进制0。因此，比特流具有非零运行差异，即包括DC平衡偏移。
应用DC平衡偏移可以改善通信链路或通信质量的一个或多个特征、度量、图或优点、量度。例如，DC平衡偏移可以改善误比特率（BER）。作为结果，通过包括DC平衡偏移的链路的通信能够改善。
在一些实施例中，关于通信的质量的信息（例如，DC平衡偏移的效果）可以被得到。这种信息可以被用于修改DC平衡偏移的量。有效地，这种信息可以被用于形成试图改善、修改或优化DC平衡偏移的反馈环。这种技术可以与图1-4中所示出的布置一起使用。
例如，在一些实施例中，一个收发器可以向在通信链路的另一端的收发器提供关于通信BER的信息。作为响应，传输收发器可以决定是否应用或使用DC平衡偏移，并且，如果是，决定使用或应用多少的DC平衡偏移。如所期望的，操作可以被重复。
图7示出根据使用这个技术的说明性性实施例的方法的流程图300。在303，信息的传输或通信开始。在306，关于传输或通信的信息被得到，例如BER。在309，做出决定是否使用DC平衡偏移，并且，如果是，决定偏移多少的DC平衡或者偏移DC平衡到什么程度或量。
在310，如果存在，DC平衡偏移被应用。在313，做出决定是否存在附加的传输的信息或者是否期望进一步的通信。如果是，控制返回至303。否则，通信结束。
注意，关于链路或通信或传输的信息交换可以以多种形式发生。例如，通信链路本身可以被使用，并且收发器可以使用特殊的符号或协议来交换信息。作为另一个示例，一个或多个额外的耦合途径，例如线，可以被使用以允许关于链路或传输质量的通信。
注意，关于链路或通信或传输的信息交换可以以多种形式发生。例如，通信链路本身可以被使用，并且收发器可以使用特殊的符号或协议来交换信息。作为另一个示例，一个或多个额外的耦合途径，例如线，可以被使用以允许关于链路或传输质量的通信。
在一些实施例中，在通信链路的一端的收发器可以通过监控在通信链路的另一端的收发器的活动来确定通信的质量。例如，通过监控由接收收发器进行的请求重新传输信息的的个数和频率（例如，由于错误），传输接收机可以确定通信链路的质量，例如BER。作为响应，传输接收机可以决定是否应用或使用DC平衡偏移，并且，如果是，决定使用或应用多少的DC平衡偏移。
图8示出根据使用以上技术的说明性实施例的方法的流程图330。在333，信息的传输或通信开始。在336，通过监控通信链路或根据重新传输请求的个数或频率来得到或估计关于传输或通信的信息，例如BER。
在339，做出决定是否使用DC平衡偏移，并且，如果是，决定偏移多少的DC平衡或者偏移DC平衡到什么程度或量。在342，如果存在，DC平衡偏移被应用。在345，做出决定是否存在传输的附加的信息或者是否期望进一步的通信。如果是，控制返回至333。否则，通信结束。
在一些实施例中，预先设定的或者预先确定的量的DC平衡偏移可以被使用。例如，在一些发射机或收发器中，DC失衡或者DC平衡偏移的水平或量可以基于所期待的或实际的通信质量来确定，并且在发射机或收发器中被存储或编码。在操作期间，根据所存储的或所编码的值，DC平衡偏移可以被使用。
作为另一个示例，所存储的或所编码的DC平衡偏移的水平或量可以依赖于诸如半导体制造工艺变动的因素。因此，在IC的制造期间或之后，晶片或电路可以被特征化为确定制造的集成电路的各种特征。DC平衡偏移的一个或多个量或水平可以基于特征化来选择、计算或确定。DC平衡偏移的量或水平可以在IC中被编码或存储（例如，在永久性存储器中，通过熔接等），用于在集成的发射机或收发器的操作期间使用。
图9示出用于这种技术的流程图346的示例。在347，预先设定的或预先确定的或期望的水平的DC平衡偏移被获得。在349，信息被使用DC平衡偏移水平编码。在351，编码的信息经由链路或信道被传输。在353，做出决定是否存在传输的附加的信息，或者是否期望进一步的通信。如果是，控制返回至349。否则，通信结束。
注意，可以将修改预先设定的或预先确定的DC平衡偏移水平与适配的或者基于反馈的方案组合，该适配的或者基于反馈的方案修改预先设定的或预先确定的DC平衡偏移水平。图10示出用于这种技术的流程图355的示例。
在357，预先设定的或预先确定的或期望的DC平衡偏移水平被得到。在359，信息被使用该DC平衡偏移水平进行编码。在361，编码的信息经由链路或信道被传输。
在363，做出决定是否DC平衡偏移水平应该被修改。可以以多种方式来做决定，例如，使用上面所描述的技术。例如，在一些实施例中，如上面所描述的，使用BER图或估计来做决定。作为另一个示例，在一些实施例中，通过监控通信的特性或者来自接收机或接收收发器的反馈（例如，重新传输信息的请求的个数或频率）来做决定。
依赖于363处的决定的结果，在365，如果适当，DC平衡偏移水平被修改。换句话说，如果决定DC平衡偏移水平应该被修改，DC平衡偏移水平被更新、修改、改变等。否则，现有的DC平衡偏移水平（例如，如果有被修改，来自357的预先设定的或预先确定的水平）可以被使用。
在353，确定是否存在传输的附加的信息，或者是否期望进一步的通信。如果是，控制返回至349。否则，通信结束。
根据本公开的一个方面，DC平衡偏移可以和其他技术组合来改善或者增强信息或数据通信。示例构成预加重和均衡或VOD中的调整。因此，在一些实施例中，发射机（或收发器）可以通过使用例如如在图4A中所示出的布置，将预加重和DC平衡偏移水平一起使用。然后相应的接收机可以通过使用例如如在图4B中所示出的布置，使用均衡。
例如，给定通信链路，实验已经示出，依赖于传输预加重设定被如何设定，通过引入轻微的DC失衡或偏移，可能将链路质量改善一个数量级或者两个数量级。在一种情况下，发现使用DC平衡的链路的BER为每分钟50，并且发现使用DC平衡的0或1的每分钟误差率在-1.4%至-3.3%范围内。在预加重被设定为相对高的水平时（高于通常用于链路的水平），或者在预加重被针对链路适当地或正常地设定，但是VOD被设定为相对高的水平时，这种类型的改善已经被发现。
多种技术和/或电路可以被用于引入或者应用DC平衡偏移。DC失衡或DC平衡偏移可以被设定，例如通过使用利用64/67或其他编码的修改的规则，这种规则在提供现有字的正差异的表示或编码和提供现有字的负差异的表示之间切换。注意，只要接收机具有能力接收正和负偏差的字，接收机本质上不需要意识到发射机的算法或技术，该算法或技术用于发送相对于另一类型的、一种类型的字。
在一些实施例中，发射机能够保持跟踪运行差异以及所发送的比特的个数，并且选择在给定或期望的间隔，例如每100字（或其他期望的数字）发送一个附加的负编码的字。图11示出使用这种技术的DC平衡偏移生成器10的方框图。
DC平衡偏移生成器10包括运行差异电路380、计数器383和DC平衡电路385。运行差异电路380被耦合来接收信息或数据，该信息或数据最终（不管是否进一步被处理）被传输给通信链路或信道。运行差异电路380跟踪和存储（例如，使用寄存器）信息的运行差异，并且向DC平衡电路385提供运行差异测量。
计数器383还被耦合来接收信息或数据，该信息或数据最终（不管是否进一步被处理）被传输给通信链路或信道。计数器383对信息的比特的个数（例如所传输的比特的个数）进行计数和跟踪，并且向DC平衡电路385提供所述个数。
DC平衡电路385使用运行差异的测量和比特的个数来确定DC平衡偏移的合适的水平。在一些实施例中，DC平衡电路385可以使用DC平衡偏移的所确定的水平来改变链路的历史（例如，通过修改在运行差异电路380中的运行差异的测量和/或在计数器383中的比特的个数）。通过以这种方式改变链路的历史，DC平衡电路385导致信息被编码，以使得得到确定的或期望的DC平衡偏移水平。
在一些实施例中，DC平衡电路385可以向发射机或收发器中的其他电路提供确定的DC平衡偏移水平。例如，DC平衡电路385可以向编码器（例如见图4A）或其他电路提供确定的DC平衡偏移水平。然后编码器或其他电路使用来自DC平衡电路385的信息来修改发射机或收发器的操作，以使得得到确定的或期望的DC平衡偏移水平。
如上面所提到的，如所期望的，根据本公开的发射机或收发器可以被合并、集成或包括在各种IC中。一种类型或类别的IC包括现场可编程门阵列（FPGA）。一些FPGA包括用于和其他电子电路进行通信的发射机或收发器。借助于它们可编程的资源，包括发射机/收发器提供灵活的平台用于实施FPGA用户希望实施的任意的设计。
图12示出根据示例性实施例的使用DC平衡偏移的FPGA500的方框图。FPGA500包括配置存储器（CRAM）403、配置电路406、控制电路409、可编程逻辑420、可编程互连423和I/O电路426。
此外，如所期望的，FPGA500可以包括测试/调试电路429、一个或多个处理器435、一个或多个通信电路438、一个或多个存储器441、一个或多个控制器444和初始化电路412。
注意，图示出了FPGA500的简化的方框图。因此，如本领域的普通技术人员所理解的，FPGA500可以包括其他块和电路。这些电路的示例包括信号和/或时钟生成和分布电路、冗余电路等。
可编程逻辑420包括可配置和可编程逻辑电路的块，诸如查找表（LUT）、乘积项逻辑、复用器（MUX）、逻辑门、寄存器、存储器等。可编程互连423耦合至可编程逻辑420，并且在可编程逻辑420内的各种块和在FPGA500内或在FPGA500之外的其他电路之间提供可配置的互连（耦合途径）。
控制电路409控制在FPGA500内的各种操作。在控制电路409的监督下，FPGA配置电路406使用配置数据（其从外部源得到，诸如存储设备、主机等）来编程或配置FPGA500的功能。配置数据通常被存储于CRAM403中。CRAM403的内容确定FPGA500的各种块的功能，诸如可编程逻辑420和可编程互连423，和/或通信电路438（例如，DC平衡偏移水平）。初始化电路412可以导致在FPGA500的重启或上电时的各种功能的性能。
如本领域的普通技术人员所理解的，I/O电路426可以构成各种各样I/O设备或电路。I/O电路426可以耦合至FPGA500的各种部分，例如可编程逻辑420和可编程互连423。I/O电路426为FPGA500内的各种块提供用于和外部的电路或设备进行通信的途径和电路。
测试/调试电路429促进FPGA500内的各种块和电路的测试和故障排除。测试/调试电路429可以包括为本领域的普通技术人员所已知的各种块或电路。例如，如所期望的，测试/调试电路429可以包括用于在FPGA500上电或重启之后执行测试的电路。如所期望的，测试/调试电路429还可以包括编码和奇偶性（parity）电路。
FPGA500可以包括一个或多个处理器435。处理器435可以耦合至FPGA500的其他块和电路。如本领域的技术人员所意识到的，处理器435可以从FPGA500内或外部的电路接收数据和信息，并且以各种方式处理信息。一个或多个处理器435可以构成数字信号处理器（DSP）。如所期望的，DSP允许执行各种各样的信号处理任务，诸如压缩、解压缩、音频处理、视频处理、滤波等。
FPGA500可以进一步包括一个或多个存储器441和一个或多个控制器444。存储器441允许FPGA500内各种数据和信息（诸如，用户数据、中间结果、计算结果等）的存储。如所期望的，存储器441可以具有颗粒或块的形式。控制器444允许到FPGA外的电路的操作和各种功能的接合，并且控制FPGA外的电路的操作和各种功能。例如，如所期望的，控制器444可以构成存储器控制器，其与外部的同步动态随机访问存储器（SDRAM）接合并且控制它。
如提到的，FPGA500还可以包括一个和多个通信电路438。如本领域的普通技术人员所理解到的，（多个）通信电路438可以促进在FPGA500内的各种电路和FPGA500外部的电路之间的数据和信息交换。
更具体地，通信电路438可以包括发射机222和接收机225（如上面所描述的，或收发器）。接收机225能够经由链路9（或用于接收信息的链路9的部分）从FPGA500内部的源或者从FPGA500外部的源接收信息。在一些实施例中，接收机225可以具有在图4B中示出的形式或拓扑。
参照图12，发射机222能够经由链路9（或用于传输信息的链路9的部分）向FPGA500内部的源或者向FPGA500外部的源传输信息。如上面所描述的，发射机222包括DC平衡偏移生成器10。如上面所详细描述的，发射机222使用DC平衡偏移生成器10来改善经由链路9的通信。在一些实施例中，发射机222可以具有在图4A中示出的形式或拓扑。
如上面所提到的，虽然上面的描述部分地涉及所公开的概念到FPGA的应用，但是通过进行落入受益于所公开的概念的描述的、本领域的普通技术人员的知识内的修改，可以将所公开的概念应用于各种其他电子电路和设备。这些设备的一些示例包括定制、标准单元、门阵列、可编程逻辑设备（PLD）、复杂PLD（CPLD）、专用集成电路（ASIC）和结构化的ASIC。
参照图，本领域的普通技术人员将注意，示出的各种块可以主要描述概念上的功能和信号流。实际电路的实施可以包括或者可以不包含针对各种功能块的独立地可识别的硬件，并且可以使用或者可以不使用示出的特定的电路。例如，如所期望的，可以将各种块的功能组合为一个电路块。此外，如所期望的，在几个电路块中可以实现单个块的功能。电路实施的选择依赖于各种因素，诸如针对给定实施的特定的设计和性能规范。除了这里所描述的这些，其他的修改和备选实施例对本领域的普通技术人员是显而易见的。因此，该描述教导本领域的技术人员执行所公开的概念的方式，并且将被解释为只是说明性的。
所示出和描述的形式和实施例应该被认为是说明性的实施例。本领域的技术人员，在不背离这个文档中所公开的概念的范围的情况下，可以在部分的形状、大小和布置上进行各种改变。例如，本领域的技术人员可以将这里图示的和描述的单元替换成等价的单元。此外，受益于本公开的本领域的技术人员，不背离所公开的概念的范围的情况下，可以独立于使用其他特征，使用所公开的概念的某些特征。
附加实施例1涉及一种装置，该装置包括发射机，该发射机被适配为向通信链路传输编码的信息，所述发射机包括DC平衡偏移生成器，所述DC平衡偏移生成器被适配为在所述信息被提供给所述通信链路之前偏移所述信息的DC平衡。
根据附加实施例2，在根据附加实施例1的装置中，所述DC平衡偏移生成器根据预先设定的水平偏移所述信息的所述DC平衡。
根据附加实施例3，在根据附加实施例2的装置中，所述DC平衡偏移生成器从所述预先设定的水平进一步偏移所述信息的所述DC平衡。
根据附加实施例4，在根据附加实施例1的装置中，所述DC平衡偏移生成器自适应地偏移所述信息的所述DC平衡。
根据附加实施例5，在根据附加实施例4的装置中，所述DC平衡偏移生成器基于误比特率（BER）偏移所述信息的所述DC平衡。
根据附加实施例6，根据附加实施例1的装置，进一步包括接收机，被适配为从所述通信链路接收信息。
根据附加实施例7，在根据附加实施例6的装置中，所述DC平衡偏移生成器基于关于所述通信链路的信息偏移所述信息的所述DC平衡。
根据附加实施例8，在根据附加实施例6的装置中，所述DC平衡偏移生成器基于由所述接收机进行的重新传输请求的频率偏移所述信息的所述DC平衡。
根据附加实施例9，在根据附加实施例6的装置中，所述发射机在向所述通信链路提供所述信息之前对所述信息应用预加重。
根据附加实施例10，在根据附加实施例9的装置中，所述接收机对从所述通信链路接收的信息应用均衡。
附加实施例11涉及一种装置，该装置包括：发射机，被适配为传输信息；所述发射机包括：传输物理编码子层（PCS）电路，包括DC平衡偏移生成器以导致所述信息中的DC失衡；以及传输物理介质附件（PMA）电路，其被耦合至所述传输PCS电路，所述传输PMA被适配为向通信链路提供所述信息。
根据附加实施例12，在根据附加实施例11的装置中，所述传输PCS电路进一步包括至少一个编码器，以对所述信息进行编码来生成编码的信息。
根据附加实施例13，在根据附加实施例12的装置中，所述传输PMA电路包括被耦合以接收所编码的信息的可编程的预加重电路。
根据附加实施例14，在根据附加实施例13的装置中，所述传输PMA电路进一步包括被耦合至所述可编程的预加重电路的串行器电路。
根据附加实施例15，根据附加实施例11的装置进一步包括被耦合至所述发射机的可编程逻辑和可编程互连。
根据附加实施例16，根据附加实施例11的装置进一步包括用于接收信息的接收机。
根据附加实施例17，在根据附加实施例16的装置中，所述接收机包括：被耦合以接收所述信息的接收PCS；以及被耦合至接收机PCS的接收PMA。
根据附加实施例18，在根据附加实施例17的装置中，所述接收PCS向所述发射机提供关于通信质量的信息。
根据附加实施例19，根据附加实施例16的装置进一步包括被耦合至所述接收机的可编程逻辑和可编程互连。
附加实施例20涉及传送信息的方法。所述方法包括：获得所述信息；向所述信息加入DC平衡偏移；以及经由通信链路传输所述信息。
根据附加实施例21，在根据附加实施例20的方法中，向所述信息加入DC平衡偏移进一步包括根据预先设定的水平偏移所述信息的所述DC平衡。
根据附加实施例22，在根据附加实施例21的方法中，向所述信息加入DC平衡偏移进一步包括从预先设定的水平偏移所述信息的所述DC平衡。
根据附加实施例23，在根据附加实施例20的方法中，向所述信息加入DC平衡偏移进一步包括自适应地偏移所述信息的所述DC平衡。
根据附加实施例24，在根据附加实施例23的方法中，向所述信息加入DC平衡偏移进一步包括基于误比特率（BER）偏移所述信息的所述DC平衡。
根据附加实施例25，在根据附加实施例20的方法中，向所述信息加入DC平衡偏移进一步包括基于关于所述通信链路的信息偏移所述信息的所述DC平衡。
Claims (25)
1.一种装置，包括发射机，被适配为向通信链路传输编码的信息，所述发射机包括DC平衡偏移生成器，所述DC平衡偏移生成器被适配为在所述信息被提供给所述通信链路之前偏移所述信息的DC平衡。
2.根据权利要求1所述的装置，其中所述DC平衡偏移生成器根据预先设定的水平偏移所述信息的所述DC平衡。
3.根据权利要求2所述的装置，其中所述DC平衡偏移生成器从所述预先设定的水平进一步偏移所述信息的所述DC平衡。
4.根据权利要求1所述的装置，其中所述DC平衡偏移生成器自适应地偏移所述信息的所述DC平衡。
5.根据权利要求4所述的装置，其中所述DC平衡偏移生成器基于误比特率（BER）偏移所述信息的所述DC平衡。
6.根据权利要求1所述的装置，进一步包括接收机，被适配为从所述通信链路接收信息。
7.根据权利要求6所述的装置，其中所述DC平衡偏移生成器基于关于所述通信链路的信息偏移所述信息的所述DC平衡。
8.根据权利要求6所述的装置，其中所述DC平衡偏移生成器基于由所述接收机的重新传输请求的频率偏移所述信息的所述DC平衡。
9.根据权利要求6所述的装置，其中所述发射机在向所述通信链路提供所述信息之前对所述信息应用预加重。
10.根据权利要求9所述的装置，其中所述接收机对从所述通信链路接收的信息应用均衡。
11.一种装置，包括：
发射机，被适配为传输信息，所述发射机包括：
传输物理编码子层（PCS）电路，包括DC平衡偏移生成器以导致所述信息中的DC失衡；以及
传输物理介质附件（PMA）电路，其被耦合至所述传输PCS电路，所述传输PMA被适配为向通信链路提供所述信息。
12.根据权利要求11所述的装置，其中所述传输PCS电路进一步包括至少一个编码器，以对所述信息进行编码来生成编码的信息。
13.根据权利要求12所述的装置，其中所述传输PMA电路包括被耦合以接收所编码的信息的可编程的预加重电路。
14.根据权利要求13所述的装置，其中所述传输PMA电路进一步包括被耦合至所述可编程的预加重电路的串行器电路。
15.根据权利要求11所述的装置，进一步包括被耦合至所述发射机的可编程逻辑和可编程互连。
16.根据权利要求11所述的装置，进一步包括用于接收信息的接收机。
17.根据权利要求16所述的装置，其中所述接收机包括：
被耦合以接收所述信息的接收PCS；以及
被耦合至接收机PCS的接收PMA。
18.根据权利要求17所述的装置，其中所述接收PCS向所述发射机提供关于通信质量的信息。
19.根据权利要求16所述的装置，进一步包括被耦合至所述接收机的可编程逻辑和可编程互连。
20.一种传送信息的方法，所述方法包括：
获得所述信息；
向所述信息加入DC平衡偏移；以及
经由通信链路传输所述信息。
21.根据权利要求20所述的方法，其中向所述信息加入DC平衡偏移进一步包括根据预先设定的水平偏移所述信息的所述DC平衡。
22.根据权利要求21所述的方法，其中向所述信息加入DC平衡偏移进一步包括从预先设定的水平偏移所述信息的所述DC平衡。
23.根据权利要求20所述的方法，其中向所述信息加入DC平衡偏移进一步包括自适应地偏移所述信息的所述DC平衡。
24.根据权利要求23所述的方法，其中向所述信息加入DC平衡偏移进一步包括基于误比特率（BER）偏移所述信息的所述DC平衡。
25.根据权利要求20所述的方法，其中向所述信息加入DC平衡偏移进一步包括基于关于所述通信链路的信息偏移所述信息的所述DC平衡。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/799,231 US9544092B2 (en) | 2013-03-13 | 2013-03-13 | Apparatus for improved communication and associated methods |
| US13/799,231 | 2013-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104052698A true CN104052698A (zh) | 2014-09-17 |
| CN104052698B CN104052698B (zh) | 2019-05-10 |
Family
ID=50336061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410090150.6A Active CN104052698B (zh) | 2013-03-13 | 2014-03-12 | 用于改善的通信的装置以及相关联的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9544092B2 (zh) |
| EP (1) | EP2779549A3 (zh) |
| CN (1) | CN104052698B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108923884A (zh) * | 2018-06-14 | 2018-11-30 | 中国科学院上海高等研究院 | 一种pcs评估系统、方法、可读存储介质及终端 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10572416B1 (en) * | 2016-03-28 | 2020-02-25 | Aquantia Corporation | Efficient signaling scheme for high-speed ultra short reach interfaces |
| US11855056B1 (en) | 2019-03-15 | 2023-12-26 | Eliyan Corporation | Low cost solution for 2.5D and 3D packaging using USR chiplets |
| US11855043B1 (en) | 2021-05-06 | 2023-12-26 | Eliyan Corporation | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates |
| US11842986B1 (en) | 2021-11-25 | 2023-12-12 | Eliyan Corporation | Multi-chip module (MCM) with interface adapter circuitry |
| US11841815B1 (en) | 2021-12-31 | 2023-12-12 | Eliyan Corporation | Chiplet gearbox for low-cost multi-chip module applications |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026124A (en) * | 1995-10-05 | 2000-02-15 | Silicon Image, Inc. | Transition-controlled digital encoding and signal transmission system |
| CN1376336A (zh) * | 1999-09-27 | 2002-10-23 | 西科姆公司 | 具有端到端正交平衡控制的通信系统 |
| US8325850B2 (en) * | 2010-01-25 | 2012-12-04 | Futurewei Technologies, Inc. | System and method for digital communications with unbalanced codebooks |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5022051A (en) | 1988-11-02 | 1991-06-04 | Hewlett-Packard Company | DC-free line code for arbitrary data transmission |
| JPH10173537A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 記録信号発生装置用直流バランス値計算回路 |
| US6907552B2 (en) * | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
| US9412314B2 (en) * | 2001-11-20 | 2016-08-09 | E Ink Corporation | Methods for driving electro-optic displays |
| US6897793B1 (en) * | 2004-04-29 | 2005-05-24 | Silicon Image, Inc. | Method and apparatus for run length limited TMDS-like encoding of data |
| US7782805B1 (en) | 2005-02-08 | 2010-08-24 | Med Belhadj | High speed packet interface and method |
| US7702011B2 (en) * | 2005-08-03 | 2010-04-20 | Altera Corporation | High-speed serial data receiver architecture |
| US7321259B1 (en) * | 2005-10-06 | 2008-01-22 | Altera Corporation | Programmable logic enabled dynamic offset cancellation |
| US7676733B2 (en) * | 2006-01-04 | 2010-03-09 | Intel Corporation | Techniques to perform forward error correction for an electrical backplane |
| US8462102B2 (en) * | 2008-04-25 | 2013-06-11 | Sipix Imaging, Inc. | Driving methods for bistable displays |
| US7812749B2 (en) * | 2009-03-02 | 2010-10-12 | Lsi Corporation | DC offset detection and correction for user traffic |
| US9830871B2 (en) * | 2014-01-03 | 2017-11-28 | Nvidia Corporation | DC balancing techniques for a variable refresh rate display |
| US9384703B2 (en) * | 2014-02-26 | 2016-07-05 | Nvidia Corporation | Techniques for avoiding and remedying DC bias buildup on a flat panel variable refresh rate display |
-
2013
- 2013-03-13 US US13/799,231 patent/US9544092B2/en active Active
-
2014
- 2014-03-07 EP EP14158358.3A patent/EP2779549A3/en not_active Ceased
- 2014-03-12 CN CN201410090150.6A patent/CN104052698B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026124A (en) * | 1995-10-05 | 2000-02-15 | Silicon Image, Inc. | Transition-controlled digital encoding and signal transmission system |
| CN1376336A (zh) * | 1999-09-27 | 2002-10-23 | 西科姆公司 | 具有端到端正交平衡控制的通信系统 |
| US8325850B2 (en) * | 2010-01-25 | 2012-12-04 | Futurewei Technologies, Inc. | System and method for digital communications with unbalanced codebooks |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108923884A (zh) * | 2018-06-14 | 2018-11-30 | 中国科学院上海高等研究院 | 一种pcs评估系统、方法、可读存储介质及终端 |
| CN108923884B (zh) * | 2018-06-14 | 2021-02-23 | 中国科学院上海高等研究院 | 一种pcs评估系统、方法、可读存储介质及终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104052698B (zh) | 2019-05-10 |
| US20140269983A1 (en) | 2014-09-18 |
| EP2779549A3 (en) | 2014-12-24 |
| EP2779549A2 (en) | 2014-09-17 |
| US9544092B2 (en) | 2017-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104052698A (zh) | 用于改善的通信的装置以及相关联的方法 | |
| US9948507B2 (en) | Backchannel communications for initialization of high-speed networks | |
| US9264270B2 (en) | Transition time measurement of PAM4 transmitters | |
| CN108418582B (zh) | 传输信号的方法、驱动器及系统 | |
| US8861578B1 (en) | Transition time measurement of PAM4 transmitters | |
| CN109154927A (zh) | 低延时多协议重定时器 | |
| US10116413B2 (en) | Determining a high data rate for backchannel communications for initialization of high-speed networks | |
| CN102812448B (zh) | 用于器件的多协议多数据速率自动速度协商架构 | |
| US20160359754A1 (en) | Single-lane, twenty-five gigabit ethernet | |
| JP2007510377A (ja) | 透明マルチモードｐａｍインタフェース | |
| WO2015031845A1 (en) | Methods and systems for energy-efficient communications interface | |
| EP2892156A2 (en) | Apparatus for improved encoding and associated methods | |
| US10530906B2 (en) | High-speed interconnect solutions with support for continuous time back channel communication | |
| CN103795493B (zh) | 用于改进编码的装置及关联方法 | |
| US10511549B2 (en) | High-speed interconnect solutions with support for continuous time in-band back channel communication and proprietary features | |
| CN104508983A (zh) | 用于对带反馈的并行输入数据执行流水操作的方法和设备 | |
| US10417171B1 (en) | Circuits for and methods of enabling the communication of serialized data in a communication link associated with a communication network | |
| Hantao et al. | Reinforcement learning based self-adaptive voltage-swing adjustment of 2.5 DI/Os for many-core microprocessor and memory communication | |
| US20220149988A1 (en) | Method for Adjusting Transmission Rate, Processor, Network Device, and Network System | |
| Xu et al. | An energy-efficient 2.5 D through-silicon interposer I/O with self-adaptive adjustment of output-voltage swing | |
| CN110995479A (zh) | 一种提高非同源时钟gtx通信链路容错能力的方法 | |
| CN110971388B (zh) | 用于在网络设备和远端设备通信的方法、装置及设备 | |
| US20230336198A1 (en) | Smart serdes | |
| US20160072610A1 (en) | Methods for transmission and reception of a serial signal and corresponding devices | |
| Chen et al. | The Timing and Fast Control Demonstrator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |