CN102812448B - 用于器件的多协议多数据速率自动速度协商架构 - Google Patents

用于器件的多协议多数据速率自动速度协商架构 Download PDF

Info

Publication number
CN102812448B
CN102812448B CN201180014871.3A CN201180014871A CN102812448B CN 102812448 B CN102812448 B CN 102812448B CN 201180014871 A CN201180014871 A CN 201180014871A CN 102812448 B CN102812448 B CN 102812448B
Authority
CN
China
Prior art keywords
data
auto
speed
negotiation module
transmitter portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180014871.3A
Other languages
English (en)
Other versions
CN102812448A (zh
Inventor
D·维佳雅拉格哈万
C·H·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102812448A publication Critical patent/CN102812448A/zh
Application granted granted Critical
Publication of CN102812448B publication Critical patent/CN102812448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1438—Negotiation of transmission parameters prior to communication
    • H04L5/1446—Negotiation of transmission parameters prior to communication of transmission speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种用于在本地设备中使用的接口包括：发射器部分，可编程地可配置成至少三个数据速率；接收器部分，可编程地可配置成该至少三个数据速率；以及自动速度协商模块，操作地连接到发射器部分和接收器部分以配置发射器部分和接收器部分以用于在单个数据速率与远程设备通信，该单个数据速率是该至少三个数据速率中的最佳可用数据速率。可以通过调整发射器数据路径宽度和接收器数据路径宽度、调整所述发射器数据路径和所述接收器数据路径的频率以及过采样来调整数据速率。可以启用或者禁用字节序列化或者去序列化以根据数据速率变更用于向/从本地设备的其余部分传送的数据的宽度。

Description

用于器件的多协议多数据速率自动速度协商架构
技术领域
本发明涉及一种可以在不同数据速率操作的尤其在可编程集成电路器件(比如可编程逻辑器件(PLD))中的高速串行接口。
背景技术
可编程器件并入高速串行接口以适应高速(即，大于1Gbps)串行I/O标准已经变得常见。
这样的标准的早期示例是XAUI(扩展附着单元接口)标准。例如，根据XAUI标准，高速串行接口包括称为“四工(quad)”的收发器组，每组包括四个收发器和一些中央逻辑。
在一个实现方式中，每个收发器划分成与外界设备通信的物理介质附着(PMA)部分或者模块，以及执行用于向那些外界设备发送的或者从那些外界设备接收的数据的串行处理的物理编码子层(PCS)部分或者模块。
即使当在相同标准之下操作时，特定串行接口仍然可以例如根据线路条件在不同速度操作。因此，已知串行接口的PCS与它的对应方协商将支持在两端的可靠传输和接收的最高速度。原先，在可编程器件实现方式中，在串行接口本身以外用软件或者用可编程器件的可编程逻辑芯实现这样的协商。
更后期的串行协议(比如PCI快速2代(“PCIe2”)、3Gbps光纤信道(“4GFC”)和8Gbps光纤信道(“8GFC”))具有更短速度协商窗口。那些窗口一般对于相对慢的软件或者可编程逻辑而言太短。因而，第7,684,477号共同转让美国专利公开了描述的该类型的可以并入于可编程器件中的高速串行接口(该接口具有用于自动速度协商以选择两个数据速率之一的内置硬件模块)。
更加新的串行协议(比如PCI快速3代(“PCIegen3”)和40/100千兆比特以太网)可能需要从三个数据速率之中选择。另外，此类协议可能要求速率协商在明显更慢的第四数据速率出现。
发明内容
本发明提供描述的该类型的在可编程器件(比如PLD)中的高速串行接口(该接口具有用于自动速度协商的内置硬件模块)。自动速度协商优选地在器件可以与另一器件建立有效连接时的最高可能速度在有限时间间隔内收敛以最大化性能。优选地，器件可以在最高或者最低可能数据速率开始并且分别向下或者向上步进以向由两个设备及其互连机制可靠支持的最高速度收敛。
当器件在高数据速率开始并且向下步进时，在每个步进校验连接。如果在特定步进未超过最大可接受误码率(例如，在约10-15与约10-12之间——即在1015位中的约一个误差与1012位中的约一个误差之间)，则数据速率保持不变。如果在特定步进超过最大可接受误码率，则再次向下步进数据速率。这继续直至达到未超过到最大可接受误码率时的数据速率。
当器件在低数据速率开始并且向上步进时，也在每个步进校验连接。然而，由于从更低数据速率接近每个步进，所以在特定步进尚未超过最大可接受误码率的事实并非已经达到最大可能数据速率的确证。因此，只要尚未超过最大可接受误码率，就(根据协议)由另一步进增加数据速率，直至达到超过最大可接受误码率时的数据速率。这是数据速率已经变成太高的指示，并且因而如上文在器件从高开始的情况下那样，按步进减少数据速率直至达到未超过最大可接受误码率时的数据速率。由于已经从更低数据速率增加数据速率直至超过最大可接受误码率，所以通常一旦数据速率的减少已经开始，除非条件已经在过渡期间改变，否则数据速率就将必须被减少仅一个步进。
根据特定实现方式，在实现速率改变之前，可以向数据流中插入定界符图案以让另一器件知道速率改变即将到来。可以交换其它参数以指示速率改变的方向和量值。
在一个优选实施例中，一旦通过刚刚描述的方法之一建立了初始最佳数据速率，如果误码率超过最大可接受值，数据速率就将减少。然而，优选地，也存在用于提高数据速率的定期尝试。
根据本发明，通过优选地在收发器的PCS部分中提供硬件以执行协商过程的至少部分来加速自动协商过程。在一个优选实施例中，每个信道——即每个PCS发射器/接收器对——存在一个这样的硬件模块，并且另一这样的硬件模块用于每组绑定信道(例如，用于上文描述的“四工”之一，或者用于任何数目的信道的绑定)
如下文讨论的那样，在检测到数据速率改变要求时，自动速度协商模块改变信道速度或者数据速率。这可以用多种方式来实现。例如，可以改变信道中的数据路径的宽度，其中更宽数据路径允许更多数据流动，由此增加信道的数据速率，而更窄数据路径限制可以流动的数据量，从而减少信道的数据速率。备选地，可以通过改变或者缩放数据路径的操作频率来改变数据速率。作为另一备选，数据路径宽度调整与数据路径频率缩放的组合可以用来调整数据速率。作为又一备选，每个信道可以包括多个PCS模块(每个PCS模块与不同协议和数据速率范围相适)，并且数据速率调整可以包括选择适合的PCS模块。
在一个实施例中，可以从PCS以外提供数据速率改变要求的指示。例如，该指示可以完全在收发器以外由在器件上的别处(比如，如果器件是PLD则在可编程逻辑部分中)的逻辑发起。在另一实施例中，自动速度协商模块可以包括用于自行确定是否需要数据速率改变的电路。例如，模块可以包括用于监视接收的数据的误码率监视器(显然的是，由于太高的信道速度而产生的在传输的数据中的误差将仅在数据离开发射器之后才出现，从而使得此类误差将不可由收发器检测)。
如上文所言，当数据速率改变即将到来时，讨论的协议可以要求向数据流中插入在实施数据速率改变之前必须用相似定界符图案应答的定界符图案。因此，在一个优选实施例中，自动速度协商模块优选地包括定界符图案生成器以允许它向传输路径中插入定界符图案。优选地，模块也包括定界符图案识别电路，该电路可以包括定界符图案生成器和比较器，该比较器比较接收路径中的数据与生成的定界符图案。
因此，当使用需要用于数据速率改变的定界符图案的协议时，如果自动速度协商模块无论是由于它从PCS以外接收速率改变信号或者命令还是由于它自己的误码率监视器指示需要数据速率改变而发起数据速率改变，则它可以在传输的数据中插入速率改变定界符图案，该图案将由远程设备检测，从而使得远程设备可以相应地做出反应(例如，通过改变它自己的数据速率)。类似地，如果自动速度协商模块检测到接收的数据中的速率改变定界符图案，则它可以相应地做出反应(例如，通过改变它自己的数据速率)。
在一些协议之下，在已经在每端传输和接收定界图案之后，数据速率改变同时出现于两端。这意味着如果在一端的接收器在该端的发射器已经发送它自己的定界图案之后接收定界图案，则数据速率改变过程可以在该端开始。它也将在另一端(该端将已经接收和发送了定界图案)开始。另一方面，如果在一端的接收器接收定界图案并且在该端的发射器尚未发送定界图案，则另一端发起针对数据速率改变的请求并且在一端的发射器必须在数据速率改变在该一端(该端将现在已经接收和传输了定界图案)开始之前向另一端发送回定界图案。在此类协议之下，在两端的发射器可以在速率改变时段期间被三态化持续预定持续时间。优选地，在PCS中提供计时器以对三态时段计时。
某些协议可以包括自动协商过程本身在比信道速率本身低得多的数据速率出现这样的要求。例如，在40/100千兆比特以太网协议之下，将在156.25Mbps(这是在该协议之下的最低数据速率1.25Gbps的八分之一(以及中间速率3.125Gbps的二十分之一和最高速率10.3125Gbps的六十六分之一))实现自动协商阶段。为了适应这一低频信令要求，根据本发明的自动速度协商模块可以生成过采样使能信号。通过按照某一因子过采样每个数据脉冲，将按照该因子减少有效数据速率。因此，为了例如在40/100千兆比特以太网协议之下实现用于自动协商的前述156.25Mbps数据速率，可以将信道设置成1.25Gbps的数据速率并且继而按照因子八来过采样(即，将为每个数据脉冲发送八个相同数据脉冲，从而将数据速率有效减缓至它的实际值的八分之一)。
因此，根据本发明，提供一种用于在本地设备中使用的接口。该接口包括：发射器部分，可编程地可配置成至少三个数据速率；接收器部分，可编程地可配置成该至少三个数据速率；以及自动速度协商模块，操作地连接到发射器部分和接收器部分以配置发射器部分和接收器部分以用于在单个数据速率与远程设备通信，该单个数据速率是该至少三个数据速率中的最佳可用数据速率。
也提供一种在这样的可编程器件串行接口中协商和实现数据速率改变的方法。
附图说明
在考虑与附图结合的下文具体描述时，本发明的上述和其它优点将变得明显，在附图中相似标号全篇指代相似部分，并且在附图中：
图1是本发明可以运用于其中的可编程逻辑器件的一个优选实施例的框图；
图2是本发明可以并入于其中的串行接口的示意图；
图3是根据本发明的示例性自动速度协商模块的一个优选实施例的示意图；
图4A和图4B(下文统称为图4)是图3的实施例的自动速度协商模块的操作的流程图；以及
图5是根据本发明的运用可编程逻辑器件的例示性系统的简化框图，该可编程逻辑器件并入串行接口。
具体实施方式
第7,684,477号共同转让美国专利描述一种并入硬件自动速度协商模块的高速串行接口，该模块允许在串行接口信道上的两个数据速率之间协商以及通过调整数据路径的宽度来调整数据速率。现在将参照图1-图4描述允许本发明，本发明允许在多个(即三个或者更多)数据速率之间协商以及不仅通过数据路径宽度调整而且还通过频率调整或者缩放来调整数据速率。
在图1中示意地示出了的PLD10是可编程器件的一个示例，该器件包括并入本发明的串行接口20。PLD10具有可编程逻辑芯，该可编程逻辑芯包括可由可编程互连结构12访问的可编程逻辑区域11。如图1中所示，区域11和互连结构12的布局旨在于仅为示意，因为本领域普通技术人员已知或者可以创建许多实际布置。
PLD10也包括多个其它输入/输出(“I/O”)区域13。I/O区域13优选地可编程从而允许选择多个可能I/O信令方案(这些方案可以包括差分和/或非差分信令方案)之一。备选地，I/O区域13可以是固定的(每个区域仅允许特定信令方案)。在一些实施例中，可以提供多个不同类型的固定的I/O区域13，从而使得尽管个别区域13不允许选择信令方案，但是PLD10作为整体确实允许这样的选择。
例如，如图2中所示，每个I/O区域20优选地是如上文描述的高速串行接口，优选地包括多个(例如，四个)信道21，但是仅示出了一个信道21。每个信道21包括它自己的PMA模块26，并且可以包括用于支持多个不同协议的多个不同PCS模块。在所示示例中，信道21包括三个不同PCS模块22、23、24，其中之一在data_path_select(数据_路径_选择)信号250的控制之下由复用器25连接到PMA模块26)。在这一示例中，PCS模块22是用于支持更慢协议(比如使用8B/10B编码的协议)的更低数据速率PCS。PCS模块23可以是能够支持使用128B/130B编码的PCIeGen3协议的PCIeGen3PCS，并且优选地与PCI快速协议的更早几代向后兼容。PCS模块24可以是能够支持其它协议(比如使用64B/65B编码、64B/66B编码、64B/67B编码或者其它编码方案的协议)的更高数据速率PCS。
中央逻辑27可以由多个(N个)信道21共享并且可以包括用于在所有信道21与相同协议一起使用的情形中使用的自动速度协商模块270。每个信道21优选地也具有它自己的用于在信道21与不同协议一起使用的情形中使用的自动速度协商模块271。优选地，自动速度协商模块271与自动速度协商模块270相同，但是这并非必需。
在PCS模块22、23、24的与PMA模块26相反的末端，PCS模块22、23、24中的每个PCS模块可以连接到物理MAC调和子层(PHY/MAC)28或者与远程通信结构的其它连接。
图3示出了根据本发明的自动速度协商可31的一个实施例31，该模块可以充当自动速度协商模块270、271之一或者两者。相对于PCS接收器部分350和PCS发射器部分351示出了自动速度协商模块31，但是自动速度协商模块31相对于任何PCS或者其部分的实际物理布置可以不同。
自动速度协商模块31优选地包括速率改变信号生成器311、接收速率定界符生成器312、传输速率定界符生成器313、误码率监视器314(在模块31以外示出、是视为其部件)和自动速度协商控制器310。自动速度协商控制器310优选地包括接收速率定界符比较器315、接收速率定界符接收信号生成器316、传输速率定界符插入单元317、传输速率定界符传输信号生成器318和计时器319。
由于在接收的数据中检测到过量误码率，或者由于设备的在收发器外部的根据相关协议操作的一些部分发出速率改变信号(升高或者下降)，或者由于远程设备已经改变了它的数据速率(因为远程设备检测到过量误码率或者出于另一原因)并且在由PCS接收器部分350接收的数据中包括速率改变定界符图案，所以自动速度协商模块31可能需要改变数据速率。如果在接收的数据中检测到过量误码率，则它可以由误码率监视器314检测，该监视器经由线路300向器件逻辑或者经由线路301直接向速率改变信号生成器311发送指示。如果向器件逻辑发送指示，则器件逻辑将处理指示并且经由线路302向速率改变信号生成器311发送信号。无论那种方式，速率改变信号生成器311将生成速率改变信号320——该信号可以是速度改变信号或者过采样生成信号——并且向自动速度协商控制器310发送该信号。
自动速度协商控制器310继而将根据速率改变信号改变数据速率。根据速率改变信号的性质，改变数据速率的方法可以是(a)生成和发出信号，该信号使各种复用器选择分别具有减少或者增加串行数据速率的效果的更窄或者更宽数据路径；(b)指示器件上的PLL改变它的数据速率(或者选择具有不同数据速率的PLL)；或者(c)使按照某一因子的过采样能够按照该因子减缓数据速率。此外，自动速度协商控制器310可以生成data_path_select(数据_路径_选择)信号250以选择PCS模块22、23、24中的与新数据速率相适的PCS模块。也可以根据新数据速率启用或者禁用字节序列化或者去序列化以变更数据的宽度以用于向和/或从可编程器件的其余部分传送。
如上文讨论的那样，涉及到的协议可以在数据速率改变即将到来时预期或者至少允许在数据中插入速率改变定界符图案，从而使得远程设备可以预备数据速率改变。因此，在图3的实施例中，接收速率定界符生成器312和传输速率定界符生成器313生成那些定界符信号。由于将预期每个收发器能够与每个其它收发器通信，所以通常将预期接收速率定界符图案和传输速率定界符图案相同，从而使得一个定界符生成器应当是足够的。然而，可以存在接收速率定界符图案和传输速率定界符图案不同的情况，因而优选地，为了最大灵活性，提供接收速率定界符生成器312和传输速率定界符生成器313两者。
因此，如果误差信号由误码率监视器314生成或者速率改变信号由器件逻辑生成，从而造成数据速率改变，则优选地在速率改变信号生成器311向自动速度协商控制器310发送所得速率改变命令时，它使传输速率定界符插入单元317指示传输速率定界符生成器313经由线路333向传输的数据流中插入传输速率定界符图案。
此外，传输速率定界符插入单元317优选地使传输速率定界符传输信号生成器318向计时器19发送信号，该信号指示传输速率定界符图案已经被传输，从而使得计时器19开始倒计时上文讨论的延迟时段(在该时段期间禁止数据传输(优选地通过三态化发射器))，而又发送适当控制信号以改变速率。
类似地，如果接收定界符信号，则它可以在343由接收速率定界符比较器315检测，该比较器优选地连续比较在343的接收的数据与由接收速率定界符生成器312生成的定界符图案。接收速率定界符比较器315优选地使接收速率定界符接收信号生成器316向计时器19发送信号，该信号指示接收速率定界符图案已经被接收，从而使得计时器19开始倒计时上文讨论的延迟时段(在该时段期间禁止数据传输(优选地通过三态化发射器))，而又发送适当控制信号以改变速率。
在一些协议之下，可以设想在信道上的速率可以改变之前，优选地，在引发改变的一端的接收器和在另一端的接收器两者必须发送和接收定界图案，并且继而优选地等待由计时器19计时的延迟时段流逝。因此，引发端优选地发送定界符图案并且接收定界符图案，并且继而优选地等待延迟时段流逝。类似地，非引发端优选地接收定界符图案并且发送定界符图案并且继而优选地等待由计时器19计时的延迟时段流逝。
然而，可以存在其它协议或者操作模式，在这些协议或者操作模式之下，在本发明内的操作期间，计时器19是可选的。在此类实施例中，两端一旦已经发送和接收了定界符图案，速率就可以改变。类似地，可以存在其它协议或者操作模式，在这些协议或者操作模式之下，成对定界符信号的使用可以是可选的，并且引发端可以在传输定界符图案之后发起速率改变，继而延迟时段流逝(引发端将在传输定界符图案时开始对延迟计时，而非引发端将在接收定界符图案时开始对延迟计时)。甚至可设想在一些实施例中，引发端将在传输定界符图案之后立即改变它的速率，并且非引发端将在接收定界符图案时立即改变它的速率。
图4示出了在其中可以增加或者减少数据速率并且定界符图案的使用是可选的一个实施例中的自动速度协商模块31的优选操作模式400。该过程始于步骤401，其中PCS上电并且被配置成由它被用于的应用所确定的初始数据速率。
接着，在测试451，PCS(即，PCS的自动速度协商模块31)确定是否已经(例如，从软件或者从其它协议层)接收了对开始自动协商的请求。如果尚未接收到请求，则在452，监视继续直至已经接收了对开始自动协商的请求。对开始自动协商的任何请求可以指定自动协商将出现时的数据速率，并且一旦已经接收了自动协商请求，就在步骤453确定当前数据速率是否与自动协商将出现的任何指定数据速率匹配。
如果当前数据速率未与自动协商将出现时的指定数据速率匹配，则在测试454确定自动协商将出现时的指定数据速率是否如此低以至于需要过采样。如果自动协商将出现时的指定数据速率如此低以至于需要过采样，则在步骤455启用过采样(例如，通过确立oversampling_enable(过采样_启用)信号351)并且自动速度协商模块31继续至步骤456。如果在测试454确定自动协商将出现时的指定数据速率未如此低以至于需要过采样，则略过步骤455并且自动速度协商方法继续至步骤456。
如果在测试453确定当前数据速率与自动协商将出现时的任何指定数据速率匹配，则自动速度协商方法继续至步骤456。
在步骤456，PHY/MAC28和PCS22/23/24与远程设备交换数据速率能力并且确定最高可行数据速率。在那时，在步骤457，完成自动协商握手。如果已经在步骤455启用了过采样，则禁用过采样(例如，通过去确立oversampling_enable(过采样_启用)信号351)。无论哪种方式，自动速度协商方法继续至步骤402，并且针对速率改变信号监视PHY/MAC接口28速率改变信号。在测试403，如果不存在速率改变信号，则该方法循环回到步骤402直至在步骤403存在速率改变信号。
一旦在测试403存在速率改变信号，则在步骤404，可选地传输定界符图案，在步骤405可选地等待接收定界符图案，并且继而在步骤406可选地等待延迟时段(计时器319)经过以允许PMA或者其它远程设备修改它自己的数据速率，此后，在步骤407，通过缩放数据宽度或者通过缩放频率或者时钟(例如，通过调整PLL或者选择不同PLL)来调整PCS数据速率。也可以调整其它有关参数(比如时钟复用器控制输入)，并且旁路/启用所选PCS模块22/23/24内的块(例如，如在前述美国专利7,684,477中描述的那样)。此外，可以根据新数据速率启用或者禁用字节序列化或者去序列化以变更数据的宽度，以用于向/从可编程器件的其余部分传送。
接着，在测试408，该方法测试以查看新数据速率是否高于先前数据速率——即，查看是否已经增加了数据速率。如果不是，则该方法返回到步骤451并且等待自动协商发起请求。如果在测试408已经增加了数据速率，则在步骤409和测试410，针对达到不可接受水平的误差率增加(在已经减少了数据速率时通常未考虑这一点)监视误码率监视器314，并且如果在预定间隔(该间隔可以随实现方式变化)之后无增加，则该方法返回到步骤402并且等待速率改变信号。如果在该间隔内存在达到不可接受水平的误码率增加，则在步骤411误码率监视器314本身可以引起生成速率改变信号。如果测试412确定在步骤411尚未生成速率改变信号，则该方法返回到步骤402并且等待速率改变信号。如果测试412确定在步骤411已经生成了速率改变信号，则该方法返回到步骤404以处理速率改变。
因此可见已经提供一种具有硬件速度协商模块的串行接口，该接口允许响应于误差信号更快地处理数据速率改变。在每个信道的基础上实施这一特征优化系统性能，从而使每个个别信道在它自己的最高可靠数据速率工作。备选地，在绑定信道的情况下，可以共享自动协商模块。
作为根据本发明的实施例的数据路径与频率缩放的组合示例，可以在125MHz(PCIeGen1)或者在250MHz(PCIeGen2)或者在500MHz(PCIeGen3)传输16×8位。作为另一示例，在PCIeGen1之下在250MHz传输的8×8位可以缩放成在PCIeGen2之下在500MHz的8×8位和在PCIeGen3之下在500MHz的16×8位。
作为本发明的实施例中的字节去序列化的使用的示例，在PCIeGen3之下在250MHz传输的32×8位可以使用在PCS接口的字节去序列化来变成在PCIeGen2之下在250MHz的16×8位，或者使用在PCS接口的字节去序列化来变成在PCIeGen2之下在125MHz的16×8位。在可编程器件中，这允许重用为更早几代开发的编程。
并入根据本发明的接口20的PLD10可以使用于许多种类的电子器件中。一种可能的使用是在图5中所示数据处理系统900中。数据处理系统900可以包括以下部件中的一个或者多个部件：处理器901；存储器902；I/O电路903；以及外围设备904。这些部件由系统总线905耦合在一起并且填充于终端用户系统907中包含的电路板906上。
系统900可以使用于广泛多种应用(比如计算机联网、数据联网、仪表、视频处理、数字信号处理或者任何其它应用(在该应用中希望有使用可编程或者可重编程逻辑的优点))中。PLD10可以用来执行多种不同逻辑功能。例如，PLD10可以配置为与处理器901配合工作的处理器或者控制器。也可以使用PLD10作为用于仲裁对系统900中的共享资源的访问的仲裁器。在又一示例中，PLD10可以配置为在处理器901与系统900中的其它部件之一之间的接口。应当注意，系统900仅为示例性，并且本发明的真实范围和精神实质应当由所附权利要求指示。
各种技术可以用来实施如上文描述的并且并入本发明的PLD10。
将理解，前文仅举例说明本发明的原理，并且各种修改可以由本领域技术人员做出而不脱离本发明的范围和精神实质，而且本发明仅由所附权利要求限制。

Claims (13)

1.一种用于在本地设备中使用的接口，所述接口包括：
发射器部分，可编程地可配置成至少三个数据速率；
接收器部分，可编程地可配置成所述至少三个数据速率；以及
自动速度协商模块，操作地连接到所述发射器部分和所述接收器部分以配置所述发射器部分和所述接收器部分以用于在单个数据速率与远程设备通信，所述单个数据速率是所述至少三个数据速率中的最佳可用数据速率，其中所述自动速度协商模块通过以下操作中的至少一个操作将所述发射器部分和所述接收器部分配置成所述至少三个数据速率中的所述最佳可用数据速率：
调整发射器数据路径宽度和接收器数据路径宽度；
调整所述发射器数据路径和所述接收器数据路径的频率；以及
过采样。
2.根据权利要求1所述的接口，其中所述自动速度协商模块通过启用/禁用字节序列化/去序列化以变更用于向/从所述本地设备的除了所述接口之外的部分传送的数据宽度以来配置所述发射器部分和所述接收器部分。
3.根据权利要求1所述的接口，还包括用于相应数据速率范围的相应物理编码子层模块，其中：
所述自动速度协商模块通过选择所述相应物理编码子层模块之一将所述发射器部分和所述接收器部分配置成所述至少三个数据速率中的所述最佳可用数据速率。
4.根据权利要求1所述的接口，其中所述自动速度协商模块响应于来自所述本地设备的另一部分的信号配置所述发射器部分和所述接收器部分。
5.根据权利要求4所述的接口，其中所述信号是误差信号，所述误差信号指示所述发射器部分和所述接收器部分中的至少一个部分中的数据误差。
6.根据权利要求4所述的接口，其中：
所述自动速度协商模块包括用于监视所述接收器部分中的数据的误码率监视器；并且
所述本地设备的所述另一部分从所述误码率监视器接收输出并且基于所述输出生成所述信号。
7.根据权利要求4所述的接口，其中：
在配置所述发射器部分和所述接收器部分期间三态化所述发射器部分达预定持续时间；并且
所述自动速度协商模块包括用于对所述预定持续时间计时的计时器。
8.根据权利要求1所述的接口，其中所述自动速度协商模块监视所述接收器部分并且响应于所述监视的结果配置所述发射器部分和所述接收器部分。
9.根据权利要求8所述的接口，其中：
所述自动速度协商模块包括用于监视所述接收器部分中的数据的误码率监视器；并且
所述自动速度协商模块响应于来自所述误码率监视器的信号配置所述发射器部分和所述接收器部分。
10.根据权利要求8所述的接口，其中：
所述自动速度协商模块监视所述接收器部分中的所述数据中的定界符图案的出现；并且
所述自动速度协商模块响应于所述定界符图案的所述出现来配置所述发射器部分和所述接收器部分。
11.根据权利要求10所述的接口，其中所述自动速度协商模块包括：
图案生成器，用于生成所述定界符图案；以及
比较器，用于比较所述接收器部分中的数据与所述定界符图案。
12.根据权利要求8所述的接口，其中所述自动速度协商模块包括用于响应于所述监视的所述结果对配置所述发射器部分和接收器部分进行延迟的计时器。
13.根据权利要求1所述的接口，其中：
所述自动速度协商模块包括用于生成定界符图案的图案生成器；并且
所述自动速度协商模块在配置所述发射器部分和所述接收器部分之前向所述发射器部分中的数据中插入所述定界符图案。
CN201180014871.3A 2010-02-17 2011-02-15 用于器件的多协议多数据速率自动速度协商架构 Active CN102812448B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US30531110P 2010-02-17 2010-02-17
US61/305,311 2010-02-17
US12/860,482 2010-08-20
US12/860,482 US8477831B2 (en) 2010-02-17 2010-08-20 Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device
PCT/US2011/024840 WO2011103070A1 (en) 2010-02-17 2011-02-15 Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device

Publications (2)

Publication Number Publication Date
CN102812448A CN102812448A (zh) 2012-12-05
CN102812448B true CN102812448B (zh) 2016-04-27

Family

ID=43877228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180014871.3A Active CN102812448B (zh) 2010-02-17 2011-02-15 用于器件的多协议多数据速率自动速度协商架构

Country Status (5)

Country Link
US (1) US8477831B2 (zh)
EP (1) EP2537100B1 (zh)
JP (1) JP5758918B2 (zh)
CN (1) CN102812448B (zh)
WO (1) WO2011103070A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8855496B2 (en) * 2010-01-05 2014-10-07 Samsung Electronics Co., Ltd. Optical clock rate negotiation for supporting asymmetric clock rates for visible light communication
EP2667547B1 (en) * 2011-07-29 2016-01-20 Huawei Technologies Co., Ltd. Bandwidth adjustment method, bus controller and signal converter
US8572300B2 (en) * 2011-10-26 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks
US9170952B1 (en) * 2011-12-28 2015-10-27 Altera Corporation Configurable multi-standard device interface
US9225808B1 (en) * 2012-11-15 2015-12-29 Qlogic, Corporation Systems and methods for processing information by a network device
US8700825B1 (en) * 2012-11-16 2014-04-15 Altera Corporation Heterogeneous high-speed serial interface system with phase-locked loop architecture and clock distribution system
US9244872B2 (en) * 2012-12-21 2016-01-26 Ati Technologies Ulc Configurable communications controller
US9294355B2 (en) 2013-12-16 2016-03-22 Cisco Technology, Inc. Adjustable data rates
US9891653B2 (en) 2015-06-15 2018-02-13 Altera Corporation Techniques for clock rate changes during data rate changes in an integrated circuit (IC)
CN107066410B (zh) * 2017-03-31 2020-04-28 深圳市金印达科技有限公司 通信速度矫正及通信协议的选取装置和方法
US11151075B2 (en) * 2018-12-14 2021-10-19 Ati Technologies Ulc Data communications with enhanced speed mode
CN109962754B (zh) * 2019-02-15 2022-01-18 深圳市紫光同创电子有限公司 适配64b/66b编码的pcs发送装置、接收装置
CN109729102B (zh) * 2019-03-12 2021-08-27 天津芯海创科技有限公司 一种实现异构协议自协商的方法
CN111858459B (zh) * 2020-06-10 2022-08-16 海光信息技术股份有限公司 处理器及计算机

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870435A (zh) * 2005-04-18 2006-11-29 阿尔特拉公司 可编程逻辑器件串行接口中的多数据速率
CN101198943A (zh) * 2005-06-29 2008-06-11 英特尔公司 点到点链路协商方法和装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257019A (en) 1989-11-03 1993-10-26 Motorola, Inc. Satellite selective call signalling system
US5243299A (en) 1992-01-22 1993-09-07 Glenayre Electronics, Inc. Variable speed asynchronous modem
US5491713A (en) 1993-04-28 1996-02-13 Hughes Aircraft Company Minimized oversampling Manchester decoder
US5838749A (en) 1995-06-05 1998-11-17 Broadband Communications Products, Inc. Method and apparatus for extracting an embedded clock from a digital data signal
US5995512A (en) 1997-01-17 1999-11-30 Delco Electronics Corporation High speed multimedia data network
US6072827A (en) * 1997-08-29 2000-06-06 Xiox Corporation Automatic baud rate detection
US6049254A (en) 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency
US6694104B1 (en) 1998-03-04 2004-02-17 Massachusetts Institute Of Technology Variable-rate communication system with optimal filtering
JP2000270035A (ja) 1999-03-18 2000-09-29 Oki Electric Ind Co Ltd データ復調装置
US6223083B1 (en) 1999-04-16 2001-04-24 Medtronic, Inc. Receiver employing digital filtering for use with an implantable medical device
US6826717B1 (en) 2000-06-12 2004-11-30 Altera Corporation Synchronization of hardware and software debuggers
US6771694B1 (en) 2000-07-12 2004-08-03 International Business Machines Corporation Speed negotiation for serial transceivers
US6683920B1 (en) 2000-09-22 2004-01-27 Applied Micro Circuits Corporation Dual-loop system and method for frequency acquisition and tracking
EP1417590A2 (en) 2000-10-02 2004-05-12 Altera Corporation (a Delaware Corporation) Programmable logic integrated circuit devices including dedicated processor components
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US7020227B1 (en) 2002-05-31 2006-03-28 Acard Technology Corporation Method and apparatus for high-speed clock data recovery using low-speed circuits
US7183864B1 (en) 2002-07-17 2007-02-27 Silicon Laboratories Inc. Ring oscillator for use in parallel sampling of high speed data
US7720135B2 (en) * 2002-11-07 2010-05-18 Intel Corporation System, method and device for autonegotiation
US20040114702A1 (en) 2002-12-12 2004-06-17 International Business Machines Corporation Bang-bang phase detector for full-rate and half-rate schemes clock and data recovery and method therefor
CA2424213C (en) * 2003-03-31 2007-06-12 Research In Motion Limited Bit rate matching system and method
US7076033B2 (en) * 2003-03-31 2006-07-11 Research In Motion Limited Bit rate matching system and method
EP1473834A1 (en) 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device
JP2005086642A (ja) * 2003-09-10 2005-03-31 Sony Corp 通信装置および転送速度切替方法
US7362864B2 (en) 2003-09-11 2008-04-22 Xilinx, Inc. Framing of transmit encoded data and linear feedback shifting
US7406118B2 (en) * 2003-09-11 2008-07-29 Xilinx, Inc. Programmable logic device including programmable multi-gigabit transceivers
US6976102B1 (en) * 2003-09-11 2005-12-13 Xilinx, Inc. Integrated circuit with auto negotiation
US7333536B2 (en) 2003-10-09 2008-02-19 Stmicroelectronics Pvt. Ltd. System and method for auto baud rate detection in asynchronous serial communication
US6956407B2 (en) 2003-11-04 2005-10-18 Altera Corporation Pre-emphasis circuitry and methods
US6970020B1 (en) 2003-12-17 2005-11-29 Altera Corporation Half-rate linear quardrature phase detector for clock recovery
US6996643B2 (en) 2004-04-29 2006-02-07 Motorola, Inc. Method of VME module transfer speed auto-negotiation
US7685328B2 (en) * 2004-09-09 2010-03-23 Stmicroelectronics, Inc. Generic universal serial bus device operable at low and full speed and adapted for use in a smart card device
JP2006101345A (ja) 2004-09-30 2006-04-13 Kyocera Corp 通信システム、通信装置及び送信方法制御方法
US7162553B1 (en) * 2004-10-01 2007-01-09 Altera Corporation Correlating high-speed serial interface data and FIFO status signals in programmable logic devices
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture
US7447168B2 (en) * 2004-11-10 2008-11-04 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for auto-negotiation in a data communication device
US7492849B2 (en) 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
US20070005831A1 (en) 2005-06-30 2007-01-04 Peter Gregorius Semiconductor memory system
US7698482B2 (en) * 2005-07-08 2010-04-13 Altera Corporation Multiple data rates in integrated circuit device serial interface
EP1934758B1 (en) * 2005-08-23 2009-11-04 SLT Logic LLC Omni-protocol engine for reconfigurable bit-stream processing in high-speed networks
US7684477B1 (en) * 2005-12-20 2010-03-23 Altera Corporation Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device
US7720068B2 (en) 2006-08-23 2010-05-18 Solarflare Communications, Inc. Method and system for a multi-rate gigabit media independent interface
US7844021B2 (en) 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
US8279948B2 (en) 2006-12-13 2012-10-02 Rambus Inc. Interface with variable data rate
US8831140B2 (en) * 2007-03-16 2014-09-09 Altera Corporation Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device
US8184651B2 (en) 2008-04-09 2012-05-22 Altera Corporation PLD architecture optimized for 10G Ethernet physical layer solution
US8165191B2 (en) * 2008-10-17 2012-04-24 Altera Corporation Multi-protocol channel-aggregated configurable transceiver in an integrated circuit
KR101537701B1 (ko) * 2009-02-19 2015-07-20 엘지전자 주식회사 영상표시장치 및 영상표시장치의 스트리밍 서비스 제공방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870435A (zh) * 2005-04-18 2006-11-29 阿尔特拉公司 可编程逻辑器件串行接口中的多数据速率
CN101198943A (zh) * 2005-06-29 2008-06-11 英特尔公司 点到点链路协商方法和装置

Also Published As

Publication number Publication date
WO2011103070A1 (en) 2011-08-25
EP2537100B1 (en) 2017-03-29
US8477831B2 (en) 2013-07-02
JP2013520134A (ja) 2013-05-30
US20120307878A1 (en) 2012-12-06
CN102812448A (zh) 2012-12-05
EP2537100A1 (en) 2012-12-26
JP5758918B2 (ja) 2015-08-05

Similar Documents

Publication Publication Date Title
CN102812448B (zh) 用于器件的多协议多数据速率自动速度协商架构
CN112260689B (zh) 自适应延时补偿串行adc采样系统采样校准方法
US10958413B2 (en) Signal transmission method and system and retimer
US8719475B2 (en) Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
US8599913B1 (en) Data regeneration apparatus and method for PCI express
US7684477B1 (en) Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device
EP2345167B1 (en) Multi-protocol channel-aggregated configurable transceiver in an integrated circuit
US8732375B1 (en) Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit
EP0863640A2 (en) Improved physical layer interface device
US20040117698A1 (en) Programmable management IO pads for an integrated circuit
US20040028164A1 (en) System and method for data transition control in a multirate communication system
US20180067886A1 (en) Back channel support for systems with split lane swap
US7831653B2 (en) Flexible template having embedded gate array and composable memory for integrated circuits
JP2007282183A (ja) プログラマブルロジックデバイスの広範なプログラマブル性のためのヘテロなトランシーバアーキテクチャ
KR20170115041A (ko) 조정된 단일 클록 소스 동기 직렬화기­역직렬화기 프로토콜을 사용하는 고속 데이터 전송
CN104052698A (zh) 用于改善的通信的装置以及相关联的方法
EP3106995B1 (en) Techniques for providing data rate changes
US7430240B2 (en) Apparatus and method for automatic polarity swap in a communications system
US11888586B2 (en) Low latency network device and method for treating received serial data
US4835776A (en) Communication filter
CN109714384B (zh) 医学成像装置中进行通信的方法和装置以及医学成像装置
WO2018196833A1 (zh) 报文发送方法和报文接收方法及装置
US20050060471A1 (en) Serial data interface system and method having bilingual functionality
WO2023141890A1 (zh) 重定时器的路径控制方法、装置及系统
US7240133B1 (en) Reduced-area architecture for padded-protocol interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant