JP5758918B2 - デバイスのための複数プロトコル、多重データ転送速度、自動速度交渉アーキテクチャ - Google Patents
デバイスのための複数プロトコル、多重データ転送速度、自動速度交渉アーキテクチャ Download PDFInfo
- Publication number
- JP5758918B2 JP5758918B2 JP2012553960A JP2012553960A JP5758918B2 JP 5758918 B2 JP5758918 B2 JP 5758918B2 JP 2012553960 A JP2012553960 A JP 2012553960A JP 2012553960 A JP2012553960 A JP 2012553960A JP 5758918 B2 JP5758918 B2 JP 5758918B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- interface
- rate
- transmitter
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1438—Negotiation of transmission parameters prior to communication
- H04L5/1446—Negotiation of transmission parameters prior to communication of transmission speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
本明細書は、例えば、以下の項目も提供する。
(項目1)
ローカルデバイスにおいて使用するためのインターフェースであって、前記インターフェースは、
少なくとも3つのデータ転送速度にプログラマブルに構成可能な送信機部分と、
前記少なくとも3つのデータ転送速度にプログラマブルに構成可能な受信機部分と、
前記送信機部分および前記受信機部分に動作可能に接続されている自動速度交渉モジュールと
を備え、
前記自動速度交渉モジュールは、前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つである単一のデータ転送速度において遠隔デバイスと通信するように、前記送信機部分および前記受信機部分を構成する、インターフェース。
(項目2)
前記自動速度交渉モジュールは、
送信機データパス幅および受信機データパス幅を調節することと、
前記送信機データパスおよび前記受信機データパスの周波数を調節することと、
オーバーサンプリングすることと
のうちの少なくとも1つによって、前記送信機部分および前記受信機部分を前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つに構成する、項目1に記載のインターフェース。
(項目3)
前記自動速度交渉モジュールは、バイトシリアライゼーション/デシリアライゼーションを有効/無効にすることによって、前記インターフェース以外の前記ローカルデバイスの部分へ/からの転送のためのデータ幅を変更するように、前記送信機部分および前記受信機部分を構成する、項目2に記載のインターフェース。
(項目4)
それぞれのデータ転送速度範囲のためのそれぞれのPCSモジュールをさらに備え、
前記自動速度交渉モジュールは、前記それぞれのPCSモジュールのうちの1つを選択することによって、前記送信機部分および前記受信機部分を前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つに構成する、項目1に記載のインターフェース。
(項目5)
前記自動速度交渉モジュールは、前記ローカルデバイスの別の部分からの信号に応答して、前記送信機部分および前記受信機部分を構成する、項目1に記載のインターフェース。
(項目6)
前記信号は、前記送信機部分および前記受信機部分のうちの少なくとも1つにおけるデータエラーを示すエラー信号である、項目5に記載のインターフェース。
(項目7)
前記自動速度交渉モジュールは、前記受信機部分におけるデータを監視するためのビット誤り率モニタを備え、
前記ローカルデバイスの他の部分は、前記ビット誤り率モニタからの出力を受信し、前記出力に基づいて、前記信号を生成する、項目5に記載のインターフェース。
(項目8)
前記送信機部分は、前記送信機部分および前記受信機部分の構成中の所定の持続時間の間、トライステートであり、前記自動速度交渉モジュールは、前記所定の持続時間を計時するためのタイマを備えている、項目5に記載のインターフェース。
(項目9)
前記自動速度交渉モジュールは、前記受信機部分を監視し、監視の結果に応答して、前記送信機部分および前記受信機部分を構成する、項目1に記載のインターフェース。
(項目10)
前記自動速度交渉モジュールは、前記受信機部分におけるデータを監視するためのビット誤り率モニタを備え、
前記自動速度交渉モジュールは、前記ビット誤り率モニタからの信号に応答して、前記送信機部分および前記受信機部分を構成する、項目9に記載のインターフェース。
(項目11)
前記自動速度交渉モジュールは、デリミタパターンの発生に対して前記受信機部分におけるデータを監視し、前記自動速度交渉モジュールは、前記デリミタパターンの発生に応答して、前記送信機部分および前記受信機部分を構成する、項目9に記載のインターフェース。
(項目12)
前記自動速度交渉モジュールは、
前記デリミタパターンを生成するためのパターン発生器と、
前記受信機部分におけるデータを前記デリミタパターンと比較するための比較器と
を備えている、項目11に記載のインターフェース。
(項目13)
前記自動速度交渉モジュールは、前記信号の受信後、前記送信機部分および受信機部分の構成を遅延させるためのタイマを備えている、項目9に記載のインターフェース。
(項目14)
前記自動速度交渉モジュールは、デリミタパターンを生成するためのパターン発生器を備え、
前記自動速度交渉モジュールは、前記送信機部分および前記受信機部分の構成に先立って、前記送信機部分におけるデータに前記デリミタパターンを挿入する、項目1に記載のインターフェース。
(項目15)
集積回路デバイスインターフェースにおけるデータ転送速度を交渉する方法であって、
前記方法は、
(a)転送速度変化信号、および(b)転送速度変化誘起デリミタパターンのうちの1つの発生に対して前記インターフェースを監視することと、
前記転送速度変化信号の検出に応じて、前記転送速度変化誘起デリミタパターンを伝送し、転送速度変化肯定応答デリミタパターンの受信を待機することと、
前記転送速度変化誘起デリミタパターンの検出に応じて、前記転送速度変化肯定応答デリミタパターンを伝送することと、
前記転送速度変化肯定応答デリミタパターンの(a)受信、および、(b)伝送のうちの1つの発生に応じて、送信機データパス周波数および受信機データパス周波数を調節することと、オーバーサンプリングすることとのうちの少なくとも1つによって、前記データ転送速度を変化させることと
を含む、方法。
(項目16)
前記インターフェース以外の集積回路部分へ/からの転送のためのデータ幅を変更するために、バイトシリアライゼーション/デシリアライゼーションを有効/無効にすることをさらに含む、項目15に記載の方法。
(項目17)
前記データ転送速度を変化させることは、送信機データパス幅および受信機データパス幅を調節することをさらに含む、項目15に記載の方法。
(項目18)
前記データ転送速度を変化させることは、複数のそれぞれのPCSモジュールのうちの1つを選択することをさらに含む、項目15に記載の方法。
(項目19)
前記転送速度変化肯定応答デリミタパターンの(a)受信、および、(b)伝送のうちの1つの発生後、前記データ転送速度を変化させる前に、所定の時間間隔が経過するのを待機することをさらに含む、項目15に記載の方法。
(項目20)
前記転送速度変化信号の発生に対して監視することは、前記インターフェースの外部の前記集積回路デバイスの部分からの転送速度変化信号に対して監視することを含む、項目15に記載の方法。
(項目21)
前記転送速度変化信号の発生に対して監視することは、前記インターフェースの構成要素からの転送速度変化信号に対して監視することを含む、項目15に記載の方法。
(項目22)
前記転送速度変化信号の発生に対して監視することは、前記インターフェースにおけるビット誤り率モニタからの転送速度変化信号に対して監視することを含む、項目21に記載の方法。
Claims (21)
- ローカルデバイスにおいて使用するためのインターフェースであって、前記インターフェースは、
少なくとも3つのデータ転送速度にプログラマブルに構成可能な送信機部分と、
前記少なくとも3つのデータ転送速度にプログラマブルに構成可能な受信機部分と、
前記送信機部分および前記受信機部分に動作可能に接続されている自動速度交渉モジュールと
を備え、
前記自動速度交渉モジュールは、前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つである単一のデータ転送速度において遠隔デバイスと通信するように、前記送信機部分および前記受信機部分を構成し、
前記自動速度交渉モジュールは、
送信機データパス幅および受信機データパス幅を調節することと、
送信機データパスおよび受信機データパスの周波数を調節することと、
オーバーサンプリングすることと
の全てを実行できるように前記送信機部分および前記受信機部分に動作可能に接続されており、
前記自動速度交渉モジュールは、
前記送信機データパス幅および受信機データパス幅を調節することと、前記送信機データパスおよび受信機データパスの周波数を調節することと、前記オーバーサンプリングすることとのうちの少なくとも1つを選択的に実行することにより、前記送信機部分および前記受信機部分を前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つに構成する、インターフェース。 - 前記自動速度交渉モジュールは、バイトシリアライゼーション/デシリアライゼーションを有効/無効にすることによって、前記インターフェース以外の前記ローカルデバイスの部分への前記インターフェースからの転送のためのデータ幅を変更するか、または、前記インターフェース以外の前記ローカルデバイスの部分から前記インターフェースへと転送されたデータ幅を変更するように、前記送信機部分および前記受信機部分を構成する、請求項1に記載のインターフェース。
- それぞれのデータ転送速度範囲のためのそれぞれのPCSモジュールをさらに備え、
前記自動速度交渉モジュールは、前記それぞれのPCSモジュールのうちの1つを選択することによって、前記送信機部分および前記受信機部分を前記少なくとも3つのデータ転送速度のうちの最も可用性のある1つに構成する、請求項1に記載のインターフェース。 - 前記自動速度交渉モジュールは、前記インターフェース以外の前記ローカルデバイスの部分から前記インターフェースへの信号に応答して、前記送信機部分および前記受信機部分を構成する、請求項1に記載のインターフェース。
- 前記信号は、前記送信機部分および前記受信機部分のうちの少なくとも1つにおけるデータエラーを示すエラー信号である、請求項4に記載のインターフェース。
- 前記自動速度交渉モジュールは、前記受信機部分におけるデータを監視するためのビット誤り率モニタを備え、
前記ローカルデバイスの他の部分は、前記ビット誤り率モニタからの出力を受信し、前記出力に基づいて、前記信号を生成する、請求項4に記載のインターフェース。 - 前記送信機部分は、前記送信機部分および前記受信機部分の構成中の所定の持続時間の間、トライステートであり、前記自動速度交渉モジュールは、前記所定の持続時間を計時するためのタイマを備えている、請求項4に記載のインターフェース。
- 前記自動速度交渉モジュールは、前記受信機部分を監視し、前記監視の結果に応答して、前記送信機部分および前記受信機部分を構成する、請求項1に記載のインターフェース。
- 前記自動速度交渉モジュールは、前記受信機部分におけるデータを監視するためのビット誤り率モニタを備え、
前記自動速度交渉モジュールは、前記ビット誤り率モニタからの信号に応答して、前記送信機部分および前記受信機部分を構成する、請求項8に記載のインターフェース。 - 前記自動速度交渉モジュールは、デリミタパターンの発生に対して前記受信機部分におけるデータを監視し、前記自動速度交渉モジュールは、前記デリミタパターンの発生に応答して、前記送信機部分および前記受信機部分を構成する、請求項8に記載のインターフェース。
- 前記自動速度交渉モジュールは、
前記デリミタパターンを生成するためのパターン発生器と、
前記受信機部分におけるデータを前記デリミタパターンと比較するための比較器と
を備えている、請求項10に記載のインターフェース。 - 前記自動速度交渉モジュールは、信号の受信後、前記送信機部分および受信機部分の構成を遅延させるためのタイマを備えている、請求項8に記載のインターフェース。
- 前記自動速度交渉モジュールは、デリミタパターンを生成するためのパターン発生器を備え、
前記自動速度交渉モジュールは、前記送信機部分および前記受信機部分の構成に先立って、前記送信機部分におけるデータに前記デリミタパターンを挿入する、請求項1に記載のインターフェース。 - 集積回路デバイスインターフェースにおけるデータ転送速度を交渉する方法であって、
前記方法は、
前記インターフェースにおいて、送信機データパス周波数および受信機データパス周波数を調節することと、オーバーサンプリングすることとの両方を実行する能力を提供することと、
(a)転送速度変化信号、および(b)転送速度変化誘起デリミタパターンのうちの1つの発生に対して前記インターフェースを監視することと、
前記転送速度変化信号の検出に応じて、前記転送速度変化誘起デリミタパターンを伝送し、転送速度変化肯定応答デリミタパターンの受信を待機することと、
前記転送速度変化誘起デリミタパターンの検出に応じて、前記転送速度変化肯定応答デリミタパターンを伝送することと、
前記転送速度変化肯定応答デリミタパターンの(a)受信、および、(b)伝送のうちの1つの発生に応じて、前記送信機データパス周波数および受信機データパス周波数を調節すること、または、前記オーバーサンプリングすることのうちの少なくとも1つを選択的に実行することによって、前記データ転送速度を変化させることと
を含む、方法。 - 前記インターフェース以外の集積回路部分へ/からの転送のためのデータ幅を変更するために、バイトシリアライゼーション/デシリアライゼーションを有効/無効にすることをさらに含む、請求項14に記載の方法。
- 前記データ転送速度を変化させることは、送信機データパス幅および受信機データパス幅を調節することをさらに含む、請求項14に記載の方法。
- 前記データ転送速度を変化させることは、複数のそれぞれのPCSモジュールのうちの1つを選択することをさらに含む、請求項14に記載の方法。
- 前記転送速度変化肯定応答デリミタパターンの(a)受信、および、(b)伝送のうちの1つの発生後、前記データ転送速度を変化させる前に、所定の時間間隔が経過するのを待機することをさらに含む、請求項14に記載の方法。
- 前記転送速度変化信号の発生に対して監視することは、前記インターフェースの外部の前記集積回路デバイスの部分からの転送速度変化信号に対して監視することを含む、請求項14に記載の方法。
- 前記転送速度変化信号の発生に対して監視することは、前記インターフェースの構成要素からの転送速度変化信号に対して監視することを含む、請求項14に記載の方法。
- 前記転送速度変化信号の発生に対して監視することは、前記インターフェースにおけるビット誤り率モニタからの転送速度変化信号に対して監視することを含む、請求項20に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US30531110P | 2010-02-17 | 2010-02-17 | |
US61/305,311 | 2010-02-17 | ||
US12/860,482 US8477831B2 (en) | 2010-02-17 | 2010-08-20 | Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device |
US12/860,482 | 2010-08-20 | ||
PCT/US2011/024840 WO2011103070A1 (en) | 2010-02-17 | 2011-02-15 | Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013520134A JP2013520134A (ja) | 2013-05-30 |
JP5758918B2 true JP5758918B2 (ja) | 2015-08-05 |
Family
ID=43877228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012553960A Expired - Fee Related JP5758918B2 (ja) | 2010-02-17 | 2011-02-15 | デバイスのための複数プロトコル、多重データ転送速度、自動速度交渉アーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8477831B2 (ja) |
EP (1) | EP2537100B1 (ja) |
JP (1) | JP5758918B2 (ja) |
CN (1) | CN102812448B (ja) |
WO (1) | WO2011103070A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8855496B2 (en) * | 2010-01-05 | 2014-10-07 | Samsung Electronics Co., Ltd. | Optical clock rate negotiation for supporting asymmetric clock rates for visible light communication |
WO2012109857A1 (zh) * | 2011-07-29 | 2012-08-23 | 华为技术有限公司 | 带宽调整方法、总线控制器及信号转换器 |
US8572300B2 (en) * | 2011-10-26 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks |
US9170952B1 (en) * | 2011-12-28 | 2015-10-27 | Altera Corporation | Configurable multi-standard device interface |
US9225808B1 (en) * | 2012-11-15 | 2015-12-29 | Qlogic, Corporation | Systems and methods for processing information by a network device |
US8700825B1 (en) * | 2012-11-16 | 2014-04-15 | Altera Corporation | Heterogeneous high-speed serial interface system with phase-locked loop architecture and clock distribution system |
US9244872B2 (en) * | 2012-12-21 | 2016-01-26 | Ati Technologies Ulc | Configurable communications controller |
US9294355B2 (en) | 2013-12-16 | 2016-03-22 | Cisco Technology, Inc. | Adjustable data rates |
US9891653B2 (en) * | 2015-06-15 | 2018-02-13 | Altera Corporation | Techniques for clock rate changes during data rate changes in an integrated circuit (IC) |
CN107066410B (zh) * | 2017-03-31 | 2020-04-28 | 深圳市金印达科技有限公司 | 通信速度矫正及通信协议的选取装置和方法 |
US11151075B2 (en) * | 2018-12-14 | 2021-10-19 | Ati Technologies Ulc | Data communications with enhanced speed mode |
CN109962754B (zh) * | 2019-02-15 | 2022-01-18 | 深圳市紫光同创电子有限公司 | 适配64b/66b编码的pcs发送装置、接收装置 |
CN109729102B (zh) * | 2019-03-12 | 2021-08-27 | 天津芯海创科技有限公司 | 一种实现异构协议自协商的方法 |
CN111858459B (zh) * | 2020-06-10 | 2022-08-16 | 海光信息技术股份有限公司 | 处理器及计算机 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5257019A (en) | 1989-11-03 | 1993-10-26 | Motorola, Inc. | Satellite selective call signalling system |
US5243299A (en) | 1992-01-22 | 1993-09-07 | Glenayre Electronics, Inc. | Variable speed asynchronous modem |
US5491713A (en) | 1993-04-28 | 1996-02-13 | Hughes Aircraft Company | Minimized oversampling Manchester decoder |
US5838749A (en) | 1995-06-05 | 1998-11-17 | Broadband Communications Products, Inc. | Method and apparatus for extracting an embedded clock from a digital data signal |
US5995512A (en) | 1997-01-17 | 1999-11-30 | Delco Electronics Corporation | High speed multimedia data network |
US6072827A (en) * | 1997-08-29 | 2000-06-06 | Xiox Corporation | Automatic baud rate detection |
US6049254A (en) | 1997-10-16 | 2000-04-11 | Oasis Design, Inc. | Phase-locked loop which can automatically adjust to and lock upon a variable input frequency |
US6694104B1 (en) | 1998-03-04 | 2004-02-17 | Massachusetts Institute Of Technology | Variable-rate communication system with optimal filtering |
JP2000270035A (ja) | 1999-03-18 | 2000-09-29 | Oki Electric Ind Co Ltd | データ復調装置 |
US6223083B1 (en) | 1999-04-16 | 2001-04-24 | Medtronic, Inc. | Receiver employing digital filtering for use with an implantable medical device |
US6826717B1 (en) | 2000-06-12 | 2004-11-30 | Altera Corporation | Synchronization of hardware and software debuggers |
US6771694B1 (en) | 2000-07-12 | 2004-08-03 | International Business Machines Corporation | Speed negotiation for serial transceivers |
US6683920B1 (en) | 2000-09-22 | 2004-01-27 | Applied Micro Circuits Corporation | Dual-loop system and method for frequency acquisition and tracking |
JP2004512716A (ja) | 2000-10-02 | 2004-04-22 | アルテラ・コーポレイション | 専用プロセッサ装置を含むプログラマブルロジック集積回路装置 |
US6650140B2 (en) * | 2001-03-19 | 2003-11-18 | Altera Corporation | Programmable logic device with high speed serial interface circuitry |
US7020227B1 (en) | 2002-05-31 | 2006-03-28 | Acard Technology Corporation | Method and apparatus for high-speed clock data recovery using low-speed circuits |
US7183864B1 (en) | 2002-07-17 | 2007-02-27 | Silicon Laboratories Inc. | Ring oscillator for use in parallel sampling of high speed data |
US7720135B2 (en) * | 2002-11-07 | 2010-05-18 | Intel Corporation | System, method and device for autonegotiation |
US20040114702A1 (en) | 2002-12-12 | 2004-06-17 | International Business Machines Corporation | Bang-bang phase detector for full-rate and half-rate schemes clock and data recovery and method therefor |
US7076033B2 (en) * | 2003-03-31 | 2006-07-11 | Research In Motion Limited | Bit rate matching system and method |
US6798869B1 (en) * | 2003-03-31 | 2004-09-28 | Research In Motion Limited | Bit rate matching system and method |
EP1473834A1 (en) | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device |
JP2005086642A (ja) * | 2003-09-10 | 2005-03-31 | Sony Corp | 通信装置および転送速度切替方法 |
US7406118B2 (en) * | 2003-09-11 | 2008-07-29 | Xilinx, Inc. | Programmable logic device including programmable multi-gigabit transceivers |
US6976102B1 (en) * | 2003-09-11 | 2005-12-13 | Xilinx, Inc. | Integrated circuit with auto negotiation |
US7362864B2 (en) | 2003-09-11 | 2008-04-22 | Xilinx, Inc. | Framing of transmit encoded data and linear feedback shifting |
US7333536B2 (en) | 2003-10-09 | 2008-02-19 | Stmicroelectronics Pvt. Ltd. | System and method for auto baud rate detection in asynchronous serial communication |
US6956407B2 (en) | 2003-11-04 | 2005-10-18 | Altera Corporation | Pre-emphasis circuitry and methods |
US6970020B1 (en) | 2003-12-17 | 2005-11-29 | Altera Corporation | Half-rate linear quardrature phase detector for clock recovery |
US6996643B2 (en) | 2004-04-29 | 2006-02-07 | Motorola, Inc. | Method of VME module transfer speed auto-negotiation |
US7685328B2 (en) * | 2004-09-09 | 2010-03-23 | Stmicroelectronics, Inc. | Generic universal serial bus device operable at low and full speed and adapted for use in a smart card device |
JP2006101345A (ja) | 2004-09-30 | 2006-04-13 | Kyocera Corp | 通信システム、通信装置及び送信方法制御方法 |
US7162553B1 (en) * | 2004-10-01 | 2007-01-09 | Altera Corporation | Correlating high-speed serial interface data and FIFO status signals in programmable logic devices |
US7183797B2 (en) * | 2004-10-29 | 2007-02-27 | Altera Corporation | Next generation 8B10B architecture |
US7447168B2 (en) * | 2004-11-10 | 2008-11-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for auto-negotiation in a data communication device |
US7538578B2 (en) * | 2005-04-18 | 2009-05-26 | Altera Corporation | Multiple data rates in programmable logic device serial interface |
US7492849B2 (en) | 2005-05-10 | 2009-02-17 | Ftd Solutions Pte., Ltd. | Single-VCO CDR for TMDS data at gigabit rate |
US7757020B2 (en) | 2005-06-29 | 2010-07-13 | Intel Corporation | Point-to-point link negotiation method and apparatus |
US20070005831A1 (en) | 2005-06-30 | 2007-01-04 | Peter Gregorius | Semiconductor memory system |
US7698482B2 (en) * | 2005-07-08 | 2010-04-13 | Altera Corporation | Multiple data rates in integrated circuit device serial interface |
WO2007024844A2 (en) * | 2005-08-23 | 2007-03-01 | Slt Logic Llc | Omni-protocol engine for reconfigurable bit-stream processing in high-speed networks |
US7684477B1 (en) * | 2005-12-20 | 2010-03-23 | Altera Corporation | Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device |
US7720068B2 (en) | 2006-08-23 | 2010-05-18 | Solarflare Communications, Inc. | Method and system for a multi-rate gigabit media independent interface |
US7844021B2 (en) | 2006-09-28 | 2010-11-30 | Agere Systems Inc. | Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling |
US8279948B2 (en) | 2006-12-13 | 2012-10-02 | Rambus Inc. | Interface with variable data rate |
US8831140B2 (en) | 2007-03-16 | 2014-09-09 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
US8184651B2 (en) | 2008-04-09 | 2012-05-22 | Altera Corporation | PLD architecture optimized for 10G Ethernet physical layer solution |
US8165191B2 (en) * | 2008-10-17 | 2012-04-24 | Altera Corporation | Multi-protocol channel-aggregated configurable transceiver in an integrated circuit |
KR101537701B1 (ko) * | 2009-02-19 | 2015-07-20 | 엘지전자 주식회사 | 영상표시장치 및 영상표시장치의 스트리밍 서비스 제공방법 |
-
2010
- 2010-08-20 US US12/860,482 patent/US8477831B2/en active Active
-
2011
- 2011-02-15 EP EP11705394.2A patent/EP2537100B1/en active Active
- 2011-02-15 WO PCT/US2011/024840 patent/WO2011103070A1/en active Application Filing
- 2011-02-15 JP JP2012553960A patent/JP5758918B2/ja not_active Expired - Fee Related
- 2011-02-15 CN CN201180014871.3A patent/CN102812448B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP2537100A1 (en) | 2012-12-26 |
CN102812448B (zh) | 2016-04-27 |
US20120307878A1 (en) | 2012-12-06 |
JP2013520134A (ja) | 2013-05-30 |
EP2537100B1 (en) | 2017-03-29 |
US8477831B2 (en) | 2013-07-02 |
WO2011103070A1 (en) | 2011-08-25 |
CN102812448A (zh) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5758918B2 (ja) | デバイスのための複数プロトコル、多重データ転送速度、自動速度交渉アーキテクチャ | |
US7684477B1 (en) | Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device | |
US8719475B2 (en) | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications | |
US8195247B2 (en) | Cable sense mode for intelligent power saving in absence of link pulse | |
EP3779711B1 (en) | Method for configuring balance time, chips and communication system | |
WO2006071838A2 (en) | Dual speed interface between media access control unit and physical unit | |
US9237001B1 (en) | Method and apparatus to calibrate duty cycle distortion | |
CN112051889A (zh) | I2c总线的时钟频率自适应调整方法、主设备及设备系统 | |
EP3106995B1 (en) | Techniques for providing data rate changes | |
CN109586964B (zh) | 双向通信的本地端口及端口训练方法 | |
WO2021150653A1 (en) | Eusb2 to usb 2.0 data transmission with surplus sync bits | |
US20230229607A1 (en) | Variable Speed Data Transmission Between PHY Layer and MAC Layer | |
US20020199026A1 (en) | Network interface for decreasing power consumption | |
US6023476A (en) | Signal delays in a logical repeater set | |
CN210405365U (zh) | 多协议聚合传输装置及系统 | |
US5898842A (en) | Network controller adapter that prevents loss of data received or transmitted | |
TWI763470B (zh) | 網路裝置之操作方法及網路裝置之控制晶片 | |
US20240241569A1 (en) | Method for adaptively adjusting state transition time in peripheral component interconnect express system to enhance overall performance, and associated apparatus | |
US20050060471A1 (en) | Serial data interface system and method having bilingual functionality | |
US20230176989A1 (en) | Semiconductor device and system including the same | |
JP2009130614A (ja) | 通信制御装置、通信制御方法および通信制御プログラム | |
JPH11163958A (ja) | 通信制御装置 | |
JP4395683B2 (ja) | 信号処理回路 | |
Reconfiguration | Standard PCS Architecture | |
Arria | 8B/10B Decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |