CN108364916A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN108364916A
CN108364916A CN201710078122.6A CN201710078122A CN108364916A CN 108364916 A CN108364916 A CN 108364916A CN 201710078122 A CN201710078122 A CN 201710078122A CN 108364916 A CN108364916 A CN 108364916A
Authority
CN
China
Prior art keywords
electronic component
electronic
packing piece
piece according
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710078122.6A
Other languages
English (en)
Inventor
符毅民
王愉博
王隆源
江政嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108364916A publication Critical patent/CN108364916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，通过于具有第一电子元的封装构件上设置第二电子元件与导电柱，且以包覆层包覆该第二电子元件与导电柱，并于该包覆层上形成第二线路结构，以通过该第一电子元件与第二电子元件呈现立体式堆叠设计，缩小该电子封装件的平面面积。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装技术，尤指一种电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出芯片级封装(Chip ScalePackage，简称CSP)的技术。
图1A至图1E为现有半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离形胶层(thermal release tape)100于一承载件10上。
接着，置放多个半导体芯片11于该热化离形胶层100上，该多个半导体芯片11具有相对的作用面11a与非作用面11b，各该作用面11a上均具有多个电极垫110，且各该作用面11a黏着于该热化离形胶层100上。
如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体芯片11。
如图1C所示，烘烤该封装胶体14以硬化该热化离形胶层100而移除该热化离形胶层100与该承载件10，使该半导体芯片11的作用面11a外露。
如图1D所示，形成一线路结构16于该封装胶体14与该半导体芯片11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。
如图1E所示，沿如图1D所示的切割路径L进行切单制程，以获取多个个CSP封装结构的半导体封装件1，以供电性连接于电路板(Mother Board)上。
惟，现有半导体封装件1为了符合终端产品的多功能及高功效的需求，故于切单制程时，将多个个半导体芯片11形成于同一平面上(如图1E所示)，因而使整体封装结构的平面面积过大，故难以缩小终端产品的体积。
因此，如何缩小现有多芯片的半导体封装件的体积，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，以缩小该电子封装件的平面面积。
本发明的电子封装件，包括：
第一线路结构，其具有相对的第一侧与第二侧；多个导电柱，其形成于该第一线路结构的第二侧上且电性连接该第一线路结构；第一电子元件，其设于该第一线路结构的第一侧上；封装层，其包覆该第一电子元件；第二电子元件，其设于该第一线路结构的第二侧上；包覆层，其包覆该第二电子元件与该导电柱；以及第二线路结构，其形成于该包覆层上且电性连接该导电柱与该第二电子元件。
本发明亦提供一种电子封装件的制法，包括：提供一封装构件，其包含有具相对的第一侧与第二侧的第一线路结构、设于该第一线路结构的第一侧上的第一电子元件及包覆该第一电子元件的封装层；于该第一线路结构的第二侧上设置第二电子元件且形成多个电性连接该第一线路结构的导电柱；以包覆层包覆该第二电子元件与该导电柱；以及于该包覆层上形成电性连接该导电柱与该第二电子元件的第二线路结构。
本发明另提供一种电子封装件的制法，包括：提供一封装构件，其包含有具相对的第一侧与第二侧的第一线路结构、设于该第一线路结构的第一侧上的第一电子元件及包覆该第一电子元件的封装层；于该第一线路结构的第二侧上设置第二电子元件，并形成包覆该第二电子元件且具多个穿孔的包覆层；于该穿孔中形成电性连接该第一线路结构的导电柱；以及于该包覆层上形成电性连接该导电柱与该第二电子元件的第二线路结构。
前述的电子封装件及其制法中，该第一线路结构包含有导电盲孔，以电性连接该第一电子元件。
前述的电子封装件及其制法中，该第一电子元件为主动元件、被动元件或其二者组合。
前述的电子封装件及其制法中，该第一电子元件的一表面外露于该封装层。
前述的电子封装件及其制法中，该第一电子元件与该第二电子元件具有相对的作用面与非作用面，该第一电子元件的作用面与该第二电子元件的作用面朝相同方向。
前述的电子封装件及其制法中，该第二电子元件为主动元件、被动元件或其二者组合。
前述的电子封装件及其制法中，该第二线路结构包含有导电盲孔，以电性连接该第二电子元件及该导电柱。
前述的电子封装件及其制法中，还包括形成多个导电元件于该第二线路结构上。
由上可知，本发明的电子封装件及其制法，主要通过该第一线路结构的第一侧与第二侧上分别设有第一电子元件与第二电子元件，以形成立体式堆叠设计，故相较于现有半导体封装件的多芯片平面布设的设计，本发明可大幅缩小该电子封装件的平面面积，且符合多功能及高功效的需求。
附图说明
图1A至图1E为现有半导体封装件的制法的剖面示意图；
图2A至图2E为本发明的电子封装件的制法的剖面示意图；
图2C’为图2C的另一实施例的剖面示意图；以及
图2E’为图2E的另一实施例的剖面示意图。
符号说明：
1 半导体封装件
10 承载件
100 热化离形胶层
11 半导体芯片
11a,21a,22a 作用面
11b,21b,22b 非作用面
110,210,210’,220 电极垫
14 封装胶体
16 线路结构
17,27 导电元件
18,28 绝缘保护层
2 电子封装件
2a 封装构件
20 第一线路结构
20a 第一侧
20b 第二侧
200 第一绝缘层
201 第一线路重布层
202 第一导电盲孔
21,21’ 第一电子元件
22 第二电子元件
221 结合层
222 导电体
23 导电柱
24,24’ 封装层
25 包覆层
250 穿孔
251 盲孔
26 第二线路结构
260,260’ 第二绝缘层
261,261’ 第二线路重布层
262 第二导电盲孔
270 凸块底下金属层
280 开孔
L,S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2E为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一封装构件2a，其包含一第一线路结构20、至少一第一电子元件21,21’及一封装层24。
于本实施例中，该封装构件2a的制法可参考如图1A至图1E所示的制法，但不限于此述。
所述的第一线路结构20具有相对的第一侧20a与第二侧20b。于本实施例中，该第一线路结构20包括至少一第一绝缘层200、设于该第一绝缘层200上的一第一线路重布层(redistribution layer，简称RDL)201、及多个设于该第一绝缘层200中并电性连接该第一线路重布层201的第一导电盲孔202。例如，形成该第一线路重布层201与该第一导电盲孔202的材质为铜，且形成该第一绝缘层200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
此外，于该第一线路结构20的第二侧20b上可选择性地形成一如防焊层的绝缘保护层28，且于该绝缘保护层28中形成多个开孔280。
所述的第一电子元件21,21’结合于该第一线路结构20的第一侧20a上。于本实施例中，该第一电子元件21,21’为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，若该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210以电性连接该第一导电盲孔202。若该第一电子元件21’为被动元件，其具有多个电极垫210’以电性连接该第一导电盲孔202。
所述的封装层24形成于该第一线路结构20的第一侧20a上，以包覆该多个第一电子元件21,21’。于本实施例中，该封装层24为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)环氧树脂的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构20的第一侧20a上。
如图2B所示，利用该封装构件2a作为支撑结构，设置第二电子元件22于该封装构件2a的第一线路结构20的第二侧20b(或该绝缘保护层28)上，且于该第一线路结构20的第二侧20b上形成多个电性连接该第一线路结构20的导电柱23。
于本实施例中，该导电柱23设于该开孔280中的第一线路重布层201上并电性连接该第一线路重布层201，且形成该导电柱23的材质为如铜的金属材或焊锡材。
此外，该第二电子元件22为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第二电子元件22为半导体芯片，其具有相对的作用面22a与非作用面22b，该第二电子元件22以其非作用面22b通过一结合层221黏固于该第一线路结构20的第二侧20b上，而该作用面22a具有多个电极垫220，且该多个电极垫220上结合并电性连接多个导电体222。具体地，该导电体222为如焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)，但不限于此。
此外，该多个导电体222可依需求与该多个导电柱23一同制作或分开制作。
如图2C所示，形成一包覆层25于该第一线路结构20的第二侧20b(或该绝缘保护层28)上，以令该包覆层25包覆该第二电子元件22、该多个导电体222与该多个导电柱23，再通过整平制程，令该包覆层25的上表面齐平该多个导电柱23的端面与该多个导电体222的上表面，使该多个导电柱23的端面与该多个导电体222的上表面外露出该包覆层25。
于本实施例中，该包覆层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(expoxy)环氧树脂的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构20的第二侧20b上，且该包覆层25的材质与该封装层24的材质可相同或不相同。
此外，该整平制程通过研磨方式，移除该包覆层25的部分材质(依需求，可移除该导电柱23，甚或该导电体222的部分材质)。
应可理解地，如图2C’所示，亦可先于该第一线路结构20的第二侧20b上形成该包覆层25，并于该包覆层25中形成多个穿孔250与多个盲孔251，以令该第二侧20b的第一线路重布层201的部分表面外露于该多个穿孔250，且令该多个电极垫220外露于该多个盲孔251，之后，例如以电镀或沉积方式，形成该导电柱23于该穿孔250中，且形成该导电体222于该盲孔251中，以形成如图2C所示的构造。
如图2D所示，形成一第二线路结构26于该包覆层25上，且该第二线路结构26电性连接该多个导电柱23与该多个导电体222。
于本实施例中，该第二线路结构26包括多个第二绝缘层260,260’、设于该第二绝缘层260,260’上的多个第二线路重布层(RDL)261,261’、及多个设于该第二绝缘层260,260’中并电性连接该第二线路重布层261,261’的第二导电盲孔262，并以部分该第二导电盲孔262电性连接该多个导电柱23与该多个导电体222，且最外层的第二绝缘层260’可作为防焊层，以令最外层的第二线路重布层261’的部分表面外露于该防焊层。或者，该第二线路结构26亦可仅包括单一第二绝缘层260及单一第二线路重布层261。
此外，形成该第二线路重布层261,261’与该第二导电盲孔262的材质为铜，且形成该第二绝缘层260,260’的材质为如聚对二唑苯(PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材。
如图2E所示，沿如图2D所示的切割路径S进行切单制程，且形成多个如焊球的导电元件27于最外层的第二线路重布层261’上，以供后续接置于其它结构(如封装结构、电路板或芯片)。
于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)270于最外层的第二线路重布层261’上，以利于结合该导电元件27。
于另一实施例中，如图2E’所示，可通过整平制程(如研磨方式)，令该封装层24’的表面齐平该第一电子元件21的非作用面21b，使该第一电子元件21的非作用面21b外露出该封装层24’。
因此，本发明的电子封装件的制法通过该第一线路结构20的第一侧20a与第二侧20b上分别设有第一电子元件21,21’与第二电子元件22，以形成立体式堆叠设计，故相较于现有半导体封装件的多芯片平面布设的设计，本发明的制法可大幅缩小该电子封装件2的平面面积，且符合多功能及高功效的需求。
本发明亦提供一种电子封装件2，其包括：一第一线路结构20、至少一第一电子元件21,21’、一封装层24,24’、至少一第二电子元件22、一包覆层25以及一第二线路结构26。
所述的第一线路结构20具有相对的第一侧20a与第二侧20b，且该第二侧20b上形成有多个电性连接该第一线路结构20的导电柱23。
所述的第一电子元件21,21’结合于该第一线路结构20的第一侧20a上。
所述的封装层24,24’形成于该第一线路结构20的第一侧20a上，以令该封装层24,24’包覆该第一电子元件21,21’。
所述的第二电子元件22设于该第一线路结构20的第二侧20b上。
所述的包覆层25形成于该第一线路结构20的第二侧20b上，以包覆该第二电子元件22与该多个导电柱23，且令该导电柱23的端面外露于该包覆层25。
所述的第二线路结构26形成于该包覆层25上，且该第二线路结构26电性连接该导电柱23与该第二电子元件22(或该导电体222)。
于一实施例中，该第一线路结构20包含有多个第一导电盲孔202，以电性连接该第一电子元件21,21’。
于一实施例中，该第一电子元件21,21’为主动元件、被动元件或其二者组合。
于一实施例中，该第一电子元件21的非作用面21b外露出该封装层24’。
于一实施例中，该第一电子元件21的作用面21a与该第二电子元件22的作用面22a朝相同方向。
于一实施例中，该第二电子元件22为主动元件、被动元件或其二者组合。
于一实施例中，该第二线路结构26包含有多个第二导电盲孔262，以电性连接该第二电子元件22与该导电柱23。
于一实施例中，该电子封装件2还包括多个导电元件27，形成于该第二线路结构26上并电性连接该第二线路结构26。
综上所述，本发明的电子封装件及其制法，通过该第一线路结构的第一侧与第二侧上分别设有第一电子元件与第二电子元件，以形成立体式堆叠设计，故能大幅缩小该电子封装件的平面面积，且符合多功能及高功效的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种电子封装件，其特征为，该电子封装件包括：
第一线路结构，其具有相对的第一侧与第二侧；
多个导电柱，其形成于该第一线路结构的第二侧上且电性连接该第一线路结构；
第一电子元件，其设于该第一线路结构的第一侧上；
封装层，其包覆该第一电子元件；
第二电子元件，其设于该第一线路结构的第二侧上；
包覆层，其包覆该第二电子元件与该导电柱；以及
第二线路结构，其形成于该包覆层上且电性连接该导电柱与该第二电子元件。
2.根据权利要求1所述的电子封装件，其特征为，该第一线路结构包含有多个电性连接该第一电子元件的导电盲孔。
3.根据权利要求1所述的电子封装件，其特征为，该第一电子元件为主动元件、被动元件或其二者组合。
4.根据权利要求1所述的电子封装件，其特征为，该第一电子元件的一表面外露出该封装层。
5.根据权利要求1所述的电子封装件，其特征为，该第一电子元件与该第二电子元件具有相对的作用面与非作用面，且该第一电子元件的作用面与该第二电子元件的作用面朝相同方向。
6.根据权利要求1所述的电子封装件，其特征为，该第二电子元件为主动元件、被动元件或其二者组合。
7.根据权利要求1所述的电子封装件，其特征为，该第二线路结构包含有多个电性连接该第二电子元件的导电盲孔。
8.根据权利要求1所述的电子封装件，其特征为，该第二线路结构包含有多个电性连接该导电柱的导电盲孔。
9.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括多个形成于该第二线路结构上的导电元件。
10.一种电子封装件的制法，其特征为，该制法包括：
提供一封装构件，其包含有具相对的第一侧与第二侧的第一线路结构、设于该第一线路结构的第一侧上的第一电子元件及包覆该第一电子元件的封装层；
于该第一线路结构的第二侧上设置第二电子元件且形成多个电性连接该第一线路结构的导电柱；
以包覆层包覆该第二电子元件与该导电柱；以及
于该包覆层上形成电性连接该导电柱与该第二电子元件的第二线路结构。
11.一种电子封装件的制法，其特征为，该制法包括：
提供一封装构件，其包含有具相对的第一侧与第二侧的第一线路结构、设于该第一线路结构的第一侧上的第一电子元件及包覆该第一电子元件的封装层；
于该第一线路结构的第二侧上设置第二电子元件；
于该第一线路结构的第二侧上形成包覆该第二电子元件且具多个穿孔的包覆层；
该穿孔中形成电性连接该第一线路结构的导电柱；以及
于该包覆层上形成电性连接该导电柱与该第二电子元件的第二线路结构。
12.根据权利要求10或11所述的电子封装件的制法，其特征为，该第一线路结构包含有多个电性连接该第一电子元件的导电盲孔。
13.根据权利要求10或11所述的电子封装件的制法，其特征为，该第一电子元件为主动元件、被动元件或其二者组合。
14.根据权利要求10或11所述的电子封装件的制法，其特征为，该第一电子元件的一表面外露出该封装层。
15.根据权利要求10或11所述的电子封装件的制法，其特征为，该第一电子元件与该第二电子元件具有相对的作用面与非作用面，且该第一电子元件的作用面与该第二电子元件的作用面朝相同方向。
16.根据权利要求10或11所述的电子封装件的制法，其特征为，该第二电子元件为主动元件、被动元件或其二者组合。
17.根据权利要求10或11所述的电子封装件的制法，其特征为，该第二线路结构包含有多个电性连接该第二电子元件的导电盲孔。
18.根据权利要求10或11所述的电子封装件的制法，其特征为，该第二线路结构包含有多个电性连接该导电柱的导电盲孔。
19.根据权利要求10或11所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该第二线路结构上。
CN201710078122.6A 2017-01-26 2017-02-14 电子封装件及其制法 Pending CN108364916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106103206 2017-01-26
TW106103206A TWI612627B (zh) 2017-01-26 2017-01-26 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN108364916A true CN108364916A (zh) 2018-08-03

Family

ID=61728704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710078122.6A Pending CN108364916A (zh) 2017-01-26 2017-02-14 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN108364916A (zh)
TW (1) TWI612627B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809787B (zh) * 2022-03-29 2023-07-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
US20160260684A1 (en) * 2015-03-04 2016-09-08 Apple Inc. System in package fan out stacking architecture and process flow

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
US20160260684A1 (en) * 2015-03-04 2016-09-08 Apple Inc. System in package fan out stacking architecture and process flow

Also Published As

Publication number Publication date
TWI612627B (zh) 2018-01-21
TW201828419A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN106711118B (zh) 电子封装件及其制法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN107799479A (zh) 电子封装件及其制法
CN110098169A (zh) 电子封装件及其制法
US9355963B2 (en) Semiconductor package interconnections and method of making the same
CN110233112A (zh) 电子封装件及其制法
CN106469712B (zh) 电子封装结构及其制法
CN108807297A (zh) 电子封装件及其制法
CN106328632A (zh) 电子封装件及其制法
CN105990270A (zh) 电子封装件及其制法
CN108074881B (zh) 封装堆叠结构
CN107785334B (zh) 电子封装结构及其制法
CN106158673A (zh) 封装结构及其制法
CN106409780A (zh) 电子封装件及其制法
CN108962840A (zh) 电子封装件及其制法
CN108878395A (zh) 电子封装件及其制法
CN108630646A (zh) 电子封装件及其基板构造
CN107424973A (zh) 封装基板及其制法
CN109755202A (zh) 电子封装件及其制法
CN108074904A (zh) 电子封装件及其制法
CN107046025A (zh) 电子封装件及其制法
CN104124212B (zh) 半导体封装件及其制法
TWI623067B (zh) 半導體封裝、半導體封裝結構以及制造半導體封裝的方法
CN107799490A (zh) 电子封装件及其制法
CN108987355A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803