CN108352309A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN108352309A
CN108352309A CN201680064463.1A CN201680064463A CN108352309A CN 108352309 A CN108352309 A CN 108352309A CN 201680064463 A CN201680064463 A CN 201680064463A CN 108352309 A CN108352309 A CN 108352309A
Authority
CN
China
Prior art keywords
gas
substrate
layer
processing gas
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064463.1A
Other languages
English (en)
Other versions
CN108352309B (zh
Inventor
富田正彦
高桥宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108352309A publication Critical patent/CN108352309A/zh
Application granted granted Critical
Publication of CN108352309B publication Critical patent/CN108352309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Abstract

提供一种能够获得平坦的被处理膜的基板处理方法。使HF气体的分子吸附于被实施了氧化膜去除处理的晶圆(W)的槽的角部残留的角部SiO2层(49)，排出多余的HF气体，朝向吸附有HF气体的分子的角部SiO2层(49)供给NH3气体，使角部SiO2层(49)、HF气体以及NH3气体发生反应来生成AFS(48)，使AFS(48)升华来去除该AFS(48)。

Description

基板处理方法和基板处理装置
技术领域
本发明涉及一种利用半导体晶圆的基板处理方法和基板处理装置。
背景技术
在利用了半导体晶圆(以下，简称为“晶圆”。)的电子设备的制造方法中，例如执行以下工序：成膜工序，在晶圆的表面形成导电膜、绝缘膜；光刻工序，在所形成的导电膜、绝缘膜上形成规定的图案的光致抗蚀剂层；以及蚀刻工序，将光致抗蚀剂层用作掩模，利用由处理气体生成的等离子体在栅电极上形成导电膜，或者在绝缘膜上形成布线槽、接触孔。
例如，在某个电子设备的制造方法中，在形成于晶圆W的表面的多晶硅膜80上以规定的图案形成了槽之后，形成作为填充该槽的氧化膜的SiO2层81(图7A)，接着，通过蚀刻等局部地去除所形成的SiO2层81，使得成为规定的厚度。
此时，作为SiO2层81的去除方法，已知一种对晶圆W实施COR(Chemical OxideRemoval：化学氧化去除)处理和PHT(Post Heat Treatment：后续热处理)处理的基板处理方法。COR处理是使SiO2层81与气体分子发生化学反应来生成反应生成物的处理。PHT处理是如下的处理：对被实施了COR处理的晶圆W进行加热，使在COR处理中生成的反应生成物升华来从晶圆W去除该反应生成物。
作为执行包括COR处理和PHT处理的基板处理方法的基板处理装置，已知一种具备化学反应处理室(COR处理室)和连接于化学反应处理室的热处理室(PHT处理室)的基板处理装置(例如，参照专利文献1。)。另外，已知如下一种基板处理装置：在相同的处理室内，在以低温对晶圆W进行了COR处理之后，将晶圆W加热来使该晶圆W升温至规定温度，由此进行PHT处理(例如，参照专利文献2。)。在任一个基板处理装置中，在COR处理中利用氟化氢(HF)气体和氨(NH3)气体，从SiO2层81生成反应生成物。
专利文献1：日本特开2008-160000号公报
专利文献2：日本特开2007-266455号公报
发明内容
发明要解决的问题
然而，在COR处理中使用的HF气体的反应性高，当与NH3气体、SiO2层81接触时立即发生化学反应而生成反应生成物。即，HF气体在到达气体难以扩散的场所、例如槽的角部之前与NH3气体、SiO2层81发生化学反应，因此槽的角部的SiO2层(以下，称为“角部SiO2层”。)82不会变质为反应生成物，不能在接下来的PHT处理中升华。即，即使执行包括COR处理和PHT处理的基板处理方法，角部SiO2层82也残留(图7B)，难以获得平坦的SiO2层81。
因此，还考虑以下方法：HF气体越能够扩散到槽的角部，越长时间地执行COR处理，越使角部SiO2层82强行地变质为反应生成物，但在该情况下，角部SiO2层82以外的SiO2层81过度地变质为反应生成物，也就是难以获得平坦的SiO2层81(图7C)。
本发明的目的在于提供一种能够获得平坦的被处理膜的基板处理方法和基板处理装置。
用于解决问题的方案
为了实现上述目的，根据本发明，提供一种至少局部地去除基板的表面形成的被处理膜的基板处理方法，其具备以下工序：第一蚀刻工序，对所述被处理膜实施第一蚀刻；以及第二蚀刻工序，对被实施了所述第一蚀刻的被处理膜实施第二蚀刻，其中，所述第二蚀刻工序具有以下工序：吸附工序，使第一处理气体的分子吸附于被实施了所述第一蚀刻的被处理膜；生成工序，朝向吸附有所述第一处理气体的分子的被处理膜供给第二处理气体，使所述被处理膜、所述第一处理气体以及所述第二处理气体发生反应来生成生成物；以及去除工序，使所生成的所述生成物升华来去除该生成物。
为了实现上述目的，根据本发明，提供一种基板处理装置，具备：载置台，其载置表面形成有被处理膜的基板；处理室，其收容所述载置台；处理气体供给部，其向所述处理室的内部供给第一处理气体和第二处理气体；以及控制部，其控制所述处理气体供给部的动作，其中，在所述载置台上载置有所述基板时，所述控制部执行对所述被处理膜实施第一蚀刻的第一蚀刻工序和对被实施了所述第一蚀刻的被处理膜实施第二蚀刻的第二蚀刻工序，在所述第二蚀刻工序中，所述控制部通过控制所述处理气体供给部的动作来使第一处理气体的分子吸附于被实施了所述第一蚀刻的被处理膜，并且朝向吸附有所述第一处理气体的分子的被处理膜供给第二处理气体，使所述被处理膜、所述第一处理气体以及所述第二处理气体发生反应来生成生成物。
发明的效果
根据本发明，使第一处理气体的分子吸附于被实施了第一蚀刻的被处理膜，朝向吸附有第一处理气体的分子的被处理膜供给第二处理气体，第一处理气体和第二处理气体发生反应来生成生成物，使所生成的生成物升华来去除该生成物。被实施第一蚀刻后残留的被处理膜的非平坦部分因第一蚀刻而构造变得稀疏，因此该被处理膜的非平坦部分的表面积增加，吸附大量的第一处理气体的分子。因而，当被供给第二处理气体时，被处理膜的非平坦部分与被处理膜的其它部分相比积极地与第二处理气体反应，被处理膜的非平坦部分几乎都变质为生成物。其结果，通过使生成物升华，能够几乎去除所有非平坦部分，进而能够获得平坦的被处理膜。
附图说明
图1是概要性地表示具备本发明的实施方式所涉及的基板处理装置的基板处理系统的结构的俯视图。
图2是概要性地表示图1中的蚀刻装置的结构的截面图。
图3A至图3F是用于说明本实施方式所涉及的基板处理方法的工序图。
图4是用于说明在角部SiO2层的细微的凹部、细微的空隙的表面吸附HF气体的分子的情形的放大局部截面图。
图5A至图5F是用于说明本实施方式所涉及的基板处理方法的变形例的工序图。
图6A是本发明的比较例的晶圆的表面的SEM照片。
图6B是本发明的实施例1的晶圆的表面的SEM照片。
图6C是本发明的实施例2的晶圆的表面的SEM照片。
图6D是本发明的实施例3的晶圆的表面的SEM照片。
图7A至图7C是用于说明以往的氧化膜去除处理的工序图。
具体实施方式
以下，参照附图来详细地说明本发明的实施方式。
图1是概要性地表示具备本发明的实施方式所涉及的基板处理装置的基板处理系统的结构的俯视图。
在图1中，基板处理系统1具备：搬入搬出部2，其用于搬入搬出作为基板的晶圆W；两个加载互锁室(L/L)3，这两个加载互锁室(L/L)3与搬入搬出部2相邻地设置；热处理装置4，其与各加载互锁室3分别相邻地设置，并对晶圆W实施热处理；以及蚀刻装置5，其与各热处理装置4分别相邻地设置，并对晶圆W实施作为蚀刻处理的一例的氧化膜去除处理(后述的COR处理和PHT处理)(第一蚀刻工序)；以及控制部6。
搬入搬出部2具有搬送室(L/M)8，该搬送室(L/M)8的内部设置用于搬送晶圆W的第一晶圆搬送机构7。第一晶圆搬送机构7具有大致水平地保持晶圆W的两个搬送臂7a、7b。在搬送室8的长边方向的侧部设置载置台9，在载置台9上例如载置并连接有三个能够排列地收容多片晶圆W的载体C。另外，与搬送室8相邻地设置定位器10，该定位器10使晶圆W旋转并以光学方式求出偏心量来进行位置对准。
在搬入搬出部2中，晶圆W被搬送臂7a、7b保持，通过第一晶圆搬送机构7的驱动在大致水平面内进行直进移动、升降，由此晶圆W被搬送到期望的位置。而且，能够通过搬送臂7a、7b进退来相对于载置台9上的载体C、定位器10、加载互锁室3分别搬入搬出晶圆W。
各加载互锁室3以与搬送室8之间隔着闸阀11的状态分别连接于搬送室8。在各加载互锁室3内设置用于搬送晶圆W的第二晶圆搬送机构12。另外，加载互锁室3构成为能够抽真空至规定的真空度。
第二晶圆搬送机构12具有多关节臂(未图示)，还具有设置于多关节臂的前端来大致水平地保持晶圆W的拾取器12a。在第二晶圆搬送机构12中，在收缩多关节臂的状态下，拾取器12a位于加载互锁室3内，通过使多关节臂伸长，拾取器12a能够到达热处理装置4，通过使多关节臂进一步伸长，拾取器12a能够到达蚀刻装置5。即，第二晶圆搬送机构12能够在加载互锁室3、热处理装置4以及蚀刻装置5之间搬送晶圆W。
热处理装置4具有能够抽真空的腔室13。在腔室13的内部设置用于载置晶圆W的未图示的载置台，在载置台中埋设有未图示的加热器。在热处理装置4中实施以下热处理：将在蚀刻装置5中被实施了氧化膜去除处理后的晶圆W载置于载置台，加热器对晶圆W进行加热，由此使晶圆W中残留的残渣气化。在腔室13的加载互锁室3侧设置用于在腔室13与加载互锁室3之间搬送晶圆W的搬入搬出口(未图示)，该搬入搬出口能够由闸阀14打开和关闭。另外，在腔室13的蚀刻装置5侧设置用于在腔室13与蚀刻装置5之间搬送晶圆W的搬入搬出口(未图示)，该搬入搬出口能够由闸阀15打开和关闭。
在腔室13的侧壁上部连接有未图示的气体供给路径，该气体供给路径连接于未图示的气体供给单元。另外，在腔室13的底壁连接有未图示的排气路径，该排气路径连接于未图示的真空泵。此外，在从气体供给单元向腔室13的气体供给路径中设置流量调节阀，另一方面，在排气路径中设置压力调整阀，通过调整这些阀，能够使腔室13内保持规定压力来进行热处理。
图2是概要性地表示图1中的蚀刻装置5的结构的截面图。
在图2中，蚀刻装置5具有：作为处理室容器的腔室16、配置在腔室16内来载置晶圆W的载置台17以及在腔室16的上方以与载置台17相向的方式配置的喷淋头18。另外，蚀刻装置5具有TMP(Turbo Molecular Pump：涡轮分子泵)19和APC(Adaptive Pressure Control：自适应压力控制)阀21来作为用于排出腔室16内的气体等的排气单元，其中，该APC阀21作为控制腔室16内的压力的可变式阀，被配置在TMP 19与连接于腔室6的排气管道20之间。
喷淋头18具有分别由板状的下层部22和上层部23构成的两层构造，下层部22和上层部23分别具有第一缓冲室24和第二缓冲室25。第一缓冲室24和第二缓冲室25分别经由气体通气孔26、27来与腔室16内连通。即，喷淋头18具有分别将被供给到第一缓冲室24和第二缓冲室25内的气体通向腔室16内的内部通路，包括分层状地层叠的两个板状体(下层部22、上层部23)。
腔室16与具有氨(NH3)气供给系统28(处理气体供给部)及氟化氢(HF)气体供给系统29(处理气体供给部)的气体供给单元连接。喷淋头18的下层部22连接于NH3气体供给系统28。NH3气体供给系统28具有与下层部22的第一缓冲室24连通的NH3气体供给管30、配置于NH3气体供给管30的NH3气体阀31以及与NH3气体供给管30连接的NH3气体供给部32。NH3气体供给部32经由NH3气体供给管30向第一缓冲室24供给NH3气体，进而对所供给的NH3气体的流量进行调节。NH3气体阀31自如地进行NH3气体供给管30的切断和连通。
NH3气体供给系统28具有氮(N2)气体供给部33、与N2气体供给部33连接的N2气体供给管34以及配置于N2气体供给管34的N2气体阀35。另外，N2气体供给管34在第一缓冲室24与NH3气体阀31之间来与NH3气体供给管30连接。N2气体供给部33经由N2气体供给管34和NH3气体供给管30来向第一缓冲室24供给N2气体。另外，N2气体供给部33对所供给的N2气体的流量进行调节。N2气体阀35自如地进行N2气体供给管34的切断和连通。在NH3气体供给系统28中，能够通过切换NH3气体阀31和N2气体阀35的开闭来选择性地切换向第一缓冲室24、进而向腔室16内供给的气体种类。
喷淋头18的上层部23连接于HF气体供给系统29。HF气体供给系统29具备与上层部23的第二缓冲室25连通的HF气体供给管36、配置于HF气体供给管36的HF气体阀37以及与HF气体供给管36连接的HF气体供给部38。HF气体供给部38经由HF气体供给管36向第二缓冲室25供给HF气体，进而对所供给的HF气体的流量进行调节。HF气体阀37自如地进行HF气体供给管36的切断和连通。喷淋头18的上层部23内置有未图示的加热器，能够利用该加热器对第二缓冲室25内的HF气体进行加热。
HF气体供给系统29具有氩(Ar)气体供给部39、与Ar气体供给部39连接的Ar气体供给管40以及配置于Ar气体供给管40的Ar气体阀41。Ar气体供给管40在第二缓冲室25与HF气体阀37之间连接于HF气体供给管36。Ar气体供给部39经由Ar气体供给管40和HF气体供给管36向第二缓冲室25供给Ar气体。另外，Ar气体供给部39对所供给的Ar气体的流量进行调节。Ar气体阀41自如地进行Ar气体供给管40的切断和连通。
在蚀刻装置5中，NH3气体供给系统28的NH3气体供给部32与HF气体供给系统29的HF气体供给部38协作，来调整从喷淋头18向腔室16内供给的NH3气体和HF气体的体积流量比。另外，蚀刻装置5被设计成为NH3气体和HF气体到达腔室16内才开始混合(后混合设计)。由此，防止NH3气体和HF气体在被导入腔室16内之前混合而发生反应。并且，蚀刻装置5在腔室16的侧壁内置有未图示的加热器，由此防止腔室16内的环境温度的降低，进而能够提高氧化膜去除处理的再现性。此外，通过控制侧壁的温度，能够抑制在氧化膜去除处理时在腔室16内升华的反应生成物、气化的副生成物再次附着于侧壁的内侧。
载置台17俯视时呈大致圆形，且被固定在腔室16的底部。在载置台17的内部设置有对该载置台17的温度进行调节的温度调节器42(温度调节部)。温度调节器42例如具备供水等温度调节用介质进行循环的管道，通过与在该管道内流动的温度调节用介质进行热交换来调节载置台17的温度，从而对载置台17上的晶圆W进行温度控制。另外，载置台17具有使晶圆W在载置台17的上表面上进行升降以在载置台17与第二晶圆搬送机构12之间进行晶圆W的交接的未图示的升降销。此外，在蚀刻装置5中执行的氧化膜去除处理的详细内容后述。
返回到图1的说明，控制部6具有工艺控制器43，该工艺控制器43具备对基板处理系统1的各结构要素进行控制的微处理器(计算机)。工艺控制器43与用户接口44连接，该用户接口44具有操作员为了管理基板处理系统1而进行命令的输入操作等所需的键盘(未图示)、将基板处理系统1的运行状况可视化地显示的显示器等。另外，工艺控制器43与存储部45连接，该存储部45保存处理制程和各种数据库等，其中，该制程是用于通过工艺控制器43的控制来实现由基板处理系统1执行的各种处理例如由蚀刻装置5进行的氧化膜去除处理中所使用的处理气体的供给、腔室16内的排气等的控制程序、以及用于根据处理条件使基板处理系统1的各结构要素执行规定的处理的控制程序。此外，处理制程等被存储于存储部45中的存储介质(未图示)。然后，根据需要从存储部45调出任意的处理制程并使工艺控制器43执行处理制程，由此在工艺控制器43的控制下进行基板处理系统1的期望的处理。
在本实施方式中，例如，首先，具有作为蚀刻装置5中的氧化膜去除处理的对象的SiO2层(被处理膜)的晶圆W被收纳在载体C内，并被搬送到基板处理系统1。之后，在基板处理系统1中，在将大气侧的闸阀11打开的状态下由第一晶圆搬送机构7的搬送臂7a、7b中的任一个搬送臂将一片晶圆W从搬入搬出部2的载体C搬送到加载互锁室3，并交接到加载互锁室3内的第二晶圆搬送机构12的拾取器12a。之后，关闭大气侧的闸阀11并对加载互锁室3内进行真空排气，接着，打开闸阀15，使拾取器12a移动到蚀刻装置5来向蚀刻装置5搬送晶圆W。
之后，使拾取器12a返回到加载互锁室3，关闭闸阀15，在蚀刻装置5中进行后述的氧化膜去除处理。在氧化膜去除处理结束后，打开闸阀14、15，由第二晶圆搬送机构12的拾取器12a将氧化膜去除处理后的晶圆W搬送到热处理装置4，并载置到被设置于热处理装置4的载置台。接着，向腔室13内导入N2气体等，并且利用加热器对载置台上的晶圆W进行加热，从而对晶圆W的残渣等进行加热来去除残渣。
接着，在热处理装置4中的热处理结束后，打开闸阀14，由第二晶圆搬送机构12的拾取器12a使热处理装置4的载置台上的晶圆W退避到加载互锁室3，由第一晶圆搬送机构7的搬送臂7a、7b中的任一个搬送臂将晶圆W返回到载体C。由此，完成一片晶圆的处理。
此外，在基板处理系统1中，热处理装置4不是必须的。在不设置热处理装置4的情况下，由第二晶圆搬送机构12的拾取器12a使氧化膜去除处理结束后的晶圆W退避到加载互锁室3，由第一晶圆搬送机构7的搬送臂7a、7b中的任一个搬送臂使晶圆W返回到载体C即可。
接着，详细地说明由蚀刻装置5执行的氧化膜去除处理。
在氧化膜去除处理中，首先，当将具有SiO2层(被处理膜)的晶圆W向蚀刻装置5搬送并载置于载置台17时，从N2气体供给部33和Ar气体供给部39向腔室16内供给N2气体和Ar气体。另外，通过TMP 19的运行，来维持将腔室16内的压力减压至比大气压低的规定的真空度的状态。并且，利用温度调节器42将晶圆W的温度保持在70℃～120℃的范围的固定温度，例如120℃。此外，晶圆W在到氧化膜去除处理结束为止的期间，在载置台17上被保持为固定温度。
接着，执行使SiO2层的一部分与NH3气体和HF气体发生反应来转变为反应生成物(其它生成物)的反应工序(以下，称为“COR工序”。)。在COR工序中，首先，从NH3气体供给部32向腔室16内供给NH3气体。此时，向腔室16内还供给Ar气体，但停止供给N2气体。此外，相反地，也可以供给N2气体而停止供给Ar气体，或者也可以使N2气体和Ar气体均持续供给。
之后，一边向腔室16内持续供给NH3气体一边开始从HF气体供给部38向腔室16内供给HF气体。此时，由于向腔室16内预先供给了NH3气体，因此通过供给HF气体，腔室16内的气氛成为包含HF气体和NH3气体的混合气体。而且，SiO2层暴露在混合气体中，由此按照以下的反应式变质为氟硅酸铵((NH4)2SiF6：Ammonium hexa-fluorosilicate)等反应生成物，从而生成反应生成物。
SiO2+4HF→SiF4+2H2O↑
SiF4+2NH3+2HF→(NH4)2SiF6
接着，执行用于通过使在COR工序中生成的反应生成物(主要是氟硅酸铵)升华来从晶圆W去除反应生成物的升华工序(以下称为“PHT工序”)(其它去除工序)。在PHT工序中，停止向腔室16内供给HF气体和NH3气体，并且供给Ar气体或者N2气体。此时，晶圆W的温度保持为与COR工序时相同的温度，但在COR工序中生成的反应生成物由于热而升华，通过TMP19的运行，从腔室16内排出该反应生成物。
即，在氧化膜去除处理中，通过COR工序和PHT工序来从SiO2层生成反应生成物，并且，通过使所生成的反应生成物升华来去除SiO2层。此外，主要通过COR工序中的NH3气体、HF气体的供给量来控制SiO2层的去除量。
另外，在COR工序中开始向腔室16内供给HF气体时，HF气体的反应性高，当与NH3气体、SiO2层接触时立即发生化学反应而生成反应生成物。即，HF气体在到达气体不易扩散的场所、例如晶圆W的表面形成的槽的角部之前，与NH3气体、SiO2层发生化学反应，因此槽的角部的SiO2层不会变质为反应生成物，无法在在接下来的PHT工序中使反应生成物升华。即，即使在蚀刻装置5中执行了氧化膜去除处理，在晶圆W中在槽的角部也残留SiO2层。在本实施方式中，与之对应地在蚀刻装置5中执行了氧化膜去除处理之后，对槽的角部执行残留的SiO2层的去除处理。
图3A至图3F是用于说明本实施方式所涉及的基板处理方法的工序图。通过由工艺控制器43执行从存储部45调出的处理制程来实现图3A至图3F的基板处理方法。另外，被实施图3A至图3F的基板处理方法的晶圆W具有以下构造：在包含硅(Si)的基部的表面形成的多晶硅膜46上以规定的图案形成槽，以填充该槽的方式形成有SiO2层47。在图3A至图3F的基板处理方法中设为去除SiO2层47的一部分。
在图3A至图3F的基板处理方法中，最初执行氧化膜去除处理。例如，当将晶圆W向蚀刻装置5搬送并载置于载置台17时，首先执行COR工序。即，在将晶圆W的温度保持在70℃～120℃的范围的固定温度，例如120℃的状态下，将腔室16内的压力减压至比大气压低的规定的真空度，并且向腔室16内供给Ar气体和NH3气体，之后供给HF气体(图3A)。此时，如上所述，SiO2层47的一部分与NH3气体、HF气体发生反应而变质为作为主要的反应生成物的氟硅酸铵(以下，称为“AFS”。)48(图3B)。另一方面，槽的角部的SiO2层(以下称为“角部SiO2层”。)49由于上述理由而不会变质为AFS 48。此外，根据NH3气体、HF气体的供给量来控制SiO2层47的变质量。
接着，执行PHT工序。即，在将晶圆W的温度保持为与COR工序时相同的温度的状态下，停止向腔室16内供给HF气体和NH3气体。由此，SiO2层47停止向AFS 48变质，所生成的AFS48由于热而升华，并从腔室16内排出。其结果，通过氧化膜去除处理来去除SiO2层47的一部分，在槽的中央部残留的SiO2层47被平坦化。另一方面，没有变质为AFS 48的角部SiO2层49不会升华而残留。
接着，执行角部SiO2层49的去除处理(以下，称为“角部去除处理”。)(第二蚀刻工序)。在角部SiO2层49的去除处理中，利用ALE(Atomic Layer Etching：原子层蚀刻)工序，在该工序中，使大致一层的处理气体的分子吸附于被处理膜的表面来通过化学反应去除该被处理膜。具体地说，在将晶圆W的温度保持为与氧化膜去除处理时相同的温度的状态下，使在COR工序中变质的AFS 48在PHT工序中完全升华后，首先从N2气体供给部33和Ar气体供给部39向腔室16内供给N2气体和Ar气体，并且，限于在规定的期间内从HF气体供给部38向腔室16内供给HF气体(第一处理气体)(图3C)。此时，由于在腔室16内不存在NH3气体，因此HF气体不会与在氧化膜去除处理后残留在槽的中央部的SiO2层47、角部SiO2层49发生反应，而直接到达残留在槽的中央部的SiO2层47、角部SiO2层49的表面，在角部SiO2层49等的表面吸附HF气体的分子(吸附工序)(图3D)。
接着，在继续向腔室16内供给N2气体和Ar气体在状态下停止供给HF气体，并且通过积极地使TMP 19运行，来将没有吸附在角部SiO2层49等的表面的多余的HF气体从腔室16内排出(排出工序)。
另外，在COR工序中，并非所有的HF气体到达角部SiO2层49，而是微量的HF气体到达角部SiO2层49。因而，角部SiO2层49的极少部分变质为微量的AFS 48，在接下来的PHT工序中，角部SiO2层49中包含的微量的AFS 48升华。其结果，与在氧化膜去除处理后残留在槽的中央部的SiO2层47的构造相比，角部SiO2层49的构造变得稀疏，在角部SiO2层49的表面存在大量微小的凹部，并且在内部存在大量微小的空隙。而且，在HF气体的分子吸附于角部SiO2层49时，如图4所示，HE气体的分子吸附于角部SiO2层49的微小的凹部、微小的空隙的表面。由此，角部SiO2层49的各表面吸附的HF气体的分子的数量远远多于在槽的中央部残留的SiO2层47的表面吸附的HF气体的分子的数量。即，在从腔室16内排出多余的HF气体之后，在角部SiO2层49的各表面吸附的HF气体的分子数量远远多于在槽的中央部残留的SiO2层47的表面吸附的HF气体的分子的数量。另外，如上所述，由于从腔室16内排出多余的HF气体，因此能够防止HF气体的分子过量地吸附于角部SiO2层49的各表面，作为结果，角部SiO2层49的各表面被大致一层HF气体的分子覆盖。
接着，在继续向腔室16内供给N2气体和Ar气体的状态下，限于在规定的期间内从NH3气体供给部32向腔室16内供给NH3气体(第二处理气体)。向腔室16内供给的NH3气体到达残留在槽的中央部的SiO2层47、角部SiO2层49的表面，但如上所述，在角部SiO2层49的各表面吸附的HF气体的分子数量远远多于向残留在槽的中央部的SiO2层47的表面吸附的HF气体的分子的数量，因此与残留在槽的中央部的SiO2层47相比，角部SiO2层49积极地与HF气体、NH3气体发生反应，角部SiO2层49几乎都变质为AFS 48，生成AFS 48(生成工序)(图3E)。另一方面，由于向残留在槽的中央部的SiO2层47的表面吸附的HF气体的分子的数量少，因此残留在槽的中央部的SiO2层47几乎不会变质为AFS 48。
接着，在继续向腔室16内供给N2气体和Ar气体的状态下，停止供给HF气体，以使向AFS 48的变质停止。此时，变质得到的AFS 48由于来自载置台17的温度调节器42的热而升华，被从腔室16内排出，但残留在槽的中央部的SiO2层47几乎没有变质为AFS 48，另外角部SiO2层49几乎都变质为AFS 48，因此作为结果，角部SiO2层49被选择性地去除(去除工序)(图3F)。之后，结束本方法。
根据图3A至图3F的基板处理方法，使HF气体的分子吸附于在被实施了氧化膜去除处理的晶圆W上残留的角部SiO2层49，朝向吸附有HF气体的分子的角部SiO2层49供给NH3气体，角部SiO2层49、HF气体以及NH3气体发生反应而生成AFS 48，AFS 48升华而被去除。在被实施氧化膜去除处理后残留在晶圆W上的角部SiO2层49由于氧化膜去除处理而构造变得稀疏，因此表面积增大，吸附大量的HF气体的分子。因而，当供给NH3气体时，与残留在槽的中央部的SiO2层47相比，角部SiO2层49积极地与NH3气体发生反应，角部SiO2层49几乎都变质为AFS 48。其结果，通过使AFS 48升华，能够选择性地去除角部SiO2层49，进而，能够在槽中获得平坦的SiO2层47。
另外，通常，为了对以填充规定的图案的槽的方式形成的SiO2层47实施氧化膜去除处理来获得平坦的SiO2层47，还考虑极力缩短执行一次COR工序的期间来减小HF气体的扩散程度的差，从而减少HF气体不易到达的区域。然而，在该情况下，为了去除固定量的SiO2层47，需要重复多次极力缩短期间的COR工序，因此存在吞吐量降低之类的问题。与此相对地，在图3A至图3F的基板处理方法中，能够在一次氧化膜去除处理中去除大部分SiO2层47，在一次角部去除处理中去除残留的角部SiO2层49，因此能够大幅地提高吞吐量。
并且，在图3A至图3F的基板处理方法中，在使HF气体的分子吸附于角部SiO2层49之后且朝向角部SiO2层49供给NH3气体之前，从腔室16内排出多余的HF气体。由此，能够防止HF气体的分子过量地吸附于残留在槽的中央部的SiO2层47，进而，能够防止残留在槽的中央部的SiO2层47过量地变质为AFS 48而被去除，从而防止角部SiO2层49的形状被破坏。另外，能够防止HF气体的分子也过量地吸附于角部SiO2层49的各表面，角部SiO2层49的各表面被大致一层HF气体的分子覆盖。由此，如果细微地观察角部SiO2层49的各表面，则在角部SiO2层49的各表面产生微量的AFS 48。其结果，能够通过所谓的尺寸效果来极端地缩短AFS48的升华所需要的时间，能够进一步提高吞吐量。此外，此处的尺寸效果是指，当使物质的尺寸变小时，如果与某个特定的尺寸相比变小，则物质的性质(物性)发生变化，例如，已知以下效果：尽管通常的金(Au)的融点为1064℃，直径为2.4nm的粒子的金的融点降低至100℃附近。尺寸效果的主要原因在于，当构成物质的粒子的尺寸变小时，一个粒子中的原子、分子的表面积的比率变大，受到外部作用等的影响的部分变大。
另外，在图3A至图3F的基板处理方法中，在角部去除处理中使用的气体的种类与在氧化膜去除处理中使用的气体的种类相同。因而，蚀刻装置5能够执行任一处理，由此，也能够进一步提高吞吐量。另外，在用相同的蚀刻装置5执行氧化膜去除处理和角部去除处理的情况下，不需要增加蚀刻装置5的气体供给系统的种类，因此能够防止蚀刻装置5的结构变得复杂。
在上述的图3A至图3F的基板处理方法的角部去除处理中，在吸附工序、排出工序、生成工序以及去除工序的任一工序中也向腔室16内供给了N2气体和Ar气体，但在任一工序中，也可以仅将N2气体和Ar气体中的一方供给到腔室16内。
另外，在上述图3A至图3F的基板处理方法的角部去除处理中，在吸附工序中向腔室16内供给HF气体，之后，在排出工序中从腔室16内排出多余的HF气体，并且，在生成工序中向腔室16内供给了NH3气体，但气体的供给顺序并不限于此。例如也可以是，首先，在吸附工序中向腔室16内供给NH3气体以使该NH3气体吸附于角部SiO2层49等的表面，之后，在排出工序中将多余的NH3气体从腔室16内排出，并且，在生成工序中向腔室16内供给HF气体以使角部SiO2层49向AFS 48变质。
图5A至图5F是用于说明本实施方式所涉及的基板处理方法的变形例的工序图。图5A至图5F的基板处理方法也通过由工艺控制器43执行从存储部45调出的处理制程来实现。另外，被实施图5A至图5F的基板处理方法的晶圆W具有以下构造：在包含Si的基部50的表面形成一对氮化硅(SiN)的壁部51，在由一对壁部51构成的槽的底部形成栅极氧化膜52，并且多晶硅膜53在槽的内部覆盖栅极氧化膜52的上方。在图5A至图5F的基板处理方法中设为完全去除多晶硅膜53。此外，蚀刻装置5也执行图5A至图5F的基板处理方法，但所使用的气体的种类与图3A至图3F的基板处理方法中的气体的种类不同。
在图5A至图5F的基板处理方法中，最初执行多晶硅膜去除处理(第一蚀刻工序)。例如，当晶圆W被搬送到蚀刻装置5并被载置于载置台17时，首先执行COR工序。具体地说，在将晶圆W的温度保持在70℃～120℃的范围的固定温度的状态下，将腔室16内的压力减压至比大气压低的规定的真空度，并且，在向腔室16内供给了Ar气体和NH3气体之后，供给F2气体(图5A)。此时，多晶硅膜53与NH3气体、F2气体发生反应而变质为AFS 48(图5B)，但与HF气体同样地，在F2气体的反应性也高，在到达气体不易扩散的场所、例如由壁部51构成的槽的角部之前与NH3气体、多晶硅膜53发生化学反应，因此槽的角部的多晶硅膜(以下，称为“角部多晶硅膜”。)54不会变质为AFS 48。
接着，执行PHT工序。具体地说，在将晶圆W的温度保持为与COR工序相同的温度的状态下，停止向腔室16内供给F2气体和NH3气体。由此，多晶硅膜53停止向AFS 48变质，所生成的AFS 48由于热而升华，被从腔室16内排出。其结果，通过多晶硅膜去除处理，大部分的多晶硅膜53被去除，但没有变质为AFS 48的角部多晶硅膜54不会升华而残留。
接着，执行角部多晶硅膜54的去除处理(第二蚀刻工序)。在角部多晶硅膜54的去除处理中也利用ALE工序。具体地说，在将晶圆W的温度保持为与多晶硅膜去除处理相同的温度的状态下，使在COR工序中变质得到的AFS 48在PHT工序中完全地升华之后，首先向腔室16内供给N2气体和Ar气体，并且，限于在规定的期间内向腔室16内供给F2气体(第一处理气体)(图5C)。此时，在腔室16内不存在NH3气体，因此F2气体不会与残留的角部多晶硅膜54发生反应而是到达角部多晶硅膜54的表面，在角部多晶硅膜54的表面吸附F2气体的分子(吸附工序)(图5D)。
接着，在继续向腔室16内供给N2气体和Ar气体的状态下，停止供给F2气体，并且，通过积极地使TMP 19运行，来将没有吸附于角部多晶硅膜54等的表面的多余的F2气体从腔室16内排出(排出工序)。
另外，在图5A至图5F的基板处理方法中，也与图3A至图3F的基板处理方法同样地，在COR工序中，并非所有的F2气体到达角部多晶硅膜54，微量的F2气体到达角部多晶硅膜54。因而，角部多晶硅膜54的极少部分变质为微量的AFS 48，在接下来的PHT工序中，角部多晶硅膜54中包含的微量的AFS48升华。其结果，角部多晶硅膜54的构造变得稀疏，与角部SiO2层49同样地，在角部多晶硅膜54的表面存在大量微小的凹部，并且，在内部存在大量微小的空隙。而且，在F2气体的分子吸附于角部多晶硅膜54时，F2气体的分子吸附于角部多晶硅膜54的微小的凹部、微小的空隙的表面。由此，在角部多晶硅膜54的各表面吸附的F2气体的分子的数量变得非常多。另外，如上所述，多余的F2气体被从腔室16内排出，因此能够防止F2气体的分子过量地吸附于角部多晶硅膜54的各表面，作为结果，角部多晶硅膜54的各表面被大致一层F2气体的分子覆盖。
接着，在继续向腔室16内供给N2气体和Ar气体的状态下，限于在规定的期间内向腔室16内供给NH3气体(第二处理气体)。向腔室16内供给的NH3气体到达角部多晶硅膜54的表面，但如上所述，由于在角部多晶硅膜54的各表面吸附有非常多的F2气体的分子，因此角部多晶硅膜54积极地与F2气体、NH3气体发生反应，角部多晶硅膜54几乎都变质为AFS 48，生成AFS 48(生成工序)(图5E)。
接着，在继续向腔室16内供给N2气体和Ar气体的状态下，停止供给F2气体，以使向AFS 48的变质停止。此时，变质得到的AFS 48由于来自载置台17的温度调节器42的热而升华，被从腔室16内排出，但由于角部多晶硅膜54几乎都变质为AFS 48，因此作为结果，能够选择性地去除角部多晶硅膜54(去除工序)(图5F)。其结果，能够针对槽来从由壁部51构成的槽中完全地去除多晶硅膜53，进而能够使栅极氧化膜52在槽的底部暴露。之后，结束本方法。
在上述图5A至图5F的基板处理方法的变形例的角部去除处理中，在吸附工序中向腔室16内供给F2气体，之后，在排出工序中将多余的F2气体从腔室16内排出，并且，在生成工序中向腔室16内供给了NH3气体，但气体的供给顺序并不限于此。例如也可以是，首先，在吸附工序中向腔室16内供给NH3气体以使该NH3气体吸附于角部多晶硅膜54等的表面，之后，在排出工序中将多余的NH3气体从腔室16内排出，并且，在生成工序中向腔室16内供给F2气体以使角部多晶硅膜54向AFS 48变质。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述实施方式。例如，在图3A至图3F以及图5A至图5F的基板处理方法中，一次一次地执行了COR工序、PHT工序以及ALE工序，但各工序的实施次数并不限于一次。具体地说，在重复进行多次COR工序和PHT工序的情况下，也可以使COR工序、PHT工序以及冷却晶圆W的CST(Cooling Storage：蓄冷)工序组合，在重复执行多次该组合之后，执行一次ALE工序、或者一次一次地执行ALE工序以及PHT工序、或者一次一次地执行COR工序、ALE工序以及PHT工序。另外，在COR工序中几乎不产生AFS 48的情况下，在基板处理方法中，既可以省略PHT工序而仅一次一次地执行COR工序和ALE工序，或者也可以在一次一次地执行COR工序和ALE工序之后仅执行一次PHT工序。
另外，在图3A至图3F以及图5A至图5F的基板处理方法中，在第一蚀刻工序中利用了以化学反应为主的蚀刻(COR工序、PHT工序)，但在第一蚀刻工序中能够利用干法蚀刻即可，例如也可以利用等离子体蚀刻。
并且，在图3A至图3F以及图5A至图5F的基板处理方法中，利用ALE工序去除了包含SiO2、硅且残留在槽的角部的层(角部SiO2层49、角部多晶硅膜54)，但同样地，也可以利用ALE工序去除包含SiN且残留在槽的角部的层。在该情况下，也能够选择性地去除残留在槽的角部的包含SiN的层。
另外，例如向工艺控制器43提供记录有用于实现上述本实施方式的功能的软件的程序代码的存储介质，工艺控制器43读出存储介质中保存的程序代码并执行该程序代码，由此也能够实现本发明的目的。
在该情况下，从存储介质读出的程序代码自身实现上述本实施方式的功能，该程序代码以及存储有该程序代码的存储介质构成本发明。
实施例
接着，对本发明的实施例进行说明。
首先，作为比较例，准备了具有以下构造的测试用的晶圆W：以对在包含硅的基部的表面形成的多晶硅膜46的规定的图案的槽进行填充的方式形成有SiO2层47，将该晶圆W向蚀刻装置5搬送，在蚀刻装置5中执行了图3A至图3F的基板处理方法中的氧化膜去除处理之后，从基板处理系统1取出晶圆W，在SEM中确认了晶圆W的表面(图6A)。
接着，作为实施例1，准备与比较例1相同的晶圆W，在蚀刻装置5中对该晶圆W实施了图3A至图3F的基板处理方法中的氧化膜去除处理以及角部去除处理之后，从基板处理系统1取出晶圆W，在SEM中确认了晶圆W的表面(图6B)。在实施例1的角部去除处理中利用载置台17的温度调节器42将晶圆W的温度保持为100℃。
接着，作为实施例2，准备与比较例1相同的晶圆W，在蚀刻装置5中对该晶圆W实施了图3A至图3F的基板处理方法中的氧化膜去除处理以及角部去除处理之后，从基板处理系统1取出晶圆W，在SEM中确认了晶圆W的表面(图6C)。在实施例2的角部去除处理中将晶圆W的温度保持为80℃。
接着，作为实施例3，准备与比较例1相同的晶圆W，在蚀刻装置5中对该晶圆W实施了图3A至图3F的基板处理方法中的氧化膜去除处理以及角部去除处理之后，从基板处理系统1取出晶圆W，在SEM中确认了晶圆W的表面(图6D)。在实施例3的角部去除处理中将晶圆W的温度保持为60℃。
根据比较例1以及实施例1至3的SEM的确认结果确认了，在比较例1中角部SiO2层49没有被去除，在实施例1、2中角部SiO2层49被去除，特别是在实施例2中确认了角部SiO2层49几乎没有残留。因而，获知利用ALE工序的角部去除处理对角部SiO2层49的去除特别有效。
另外，如上所述，确认了在实施例1、2中角部SiO2层49被去除，另一方面，确认了在实施例3中在角部残留AFS 48。推测这是由于，实施例3的角部去除处理中的晶圆W的温度低至60℃，在角部去除处理中，由角部SiO2层49变质得到的AFS 48没有充分地升华。
基于以上说明获知，在利用ALE工序的角部去除处理中，为了去除角部SiO2层49，最好将晶圆W的温度保持在70℃～120℃之间，优选保持在80℃～100℃之间，更优选保持为接近100℃的温度。
本申请主张2015年11月5日申请的日本申请第2015-217701号的优先权，本申请引用该日本申请中所述的全部内容。
附图标记说明
W：晶圆；1：基板处理系统；5：蚀刻装置；17：载置台；16：腔室；42：温度调节器；43：工艺控制器；47：SiO2层；48：AFS；49：角部SiO2层；53：多晶硅膜；54：角部多晶硅膜；55：SiN层；56：角部SiN层。

Claims (10)

1.一种基板处理方法，至少局部地去除基板的表面形成的被处理膜，其特征在于，包括以下工序：
第一蚀刻工序，对所述被处理膜实施第一蚀刻；以及
第二蚀刻工序，对被实施了所述第一蚀刻的被处理膜实施第二蚀刻，
其中，所述第二蚀刻工序具有以下工序：
吸附工序，使第一处理气体的分子吸附于被实施了所述第一蚀刻的被处理膜；
生成工序，朝向吸附有所述第一处理气体的分子的被处理膜供给第二处理气体，使所述被处理膜、所述第一处理气体以及所述第二处理气体发生反应来生成生成物；以及
去除工序，使所生成的所述生成物升华来去除该生成物。
2.根据权利要求1所述的基板处理方法，其特征在于，
关于所述第二蚀刻工序，在所述吸附工序与所述生成工序之间还具有排出工序，在该排出工序中排出多余的所述第一处理气体。
3.根据权利要求1或2所述的基板处理方法，其特征在于，
所述第一蚀刻工序具有使所述被处理膜变质为其它生成物的反应工序和使所述其它生成物升华来去除该其它生成物的其它去除工序。
4.根据权利要求1至3中的任一项所述的基板处理方法，其特征在于，
在重复执行了多次所述第一蚀刻工序之后，执行所述第二蚀刻工序。
5.根据权利要求1至4中的任一项所述的基板处理方法，其特征在于，
所述被处理膜形成于在所述基板的表面形成的槽的内部。
6.根据权利要求1至5中的任一项所述的基板处理方法，其特征在于，
所述第一处理气体是卤素系气体，所述第二处理气体是碱性气体，所述被处理膜是硅系的膜。
7.根据权利要求1至5中的任一项所述的基板处理方法，其特征在于，
所述第一处理气体是碱性气体，所述第二处理气体是卤素系气体，所述被处理膜是硅系的膜。
8.根据权利要求1至7中的任一项所述的基板处理方法，其特征在于，
在所述第二蚀刻工序中，所述基板的温度被保持在70℃～120℃之间。
9.一种基板处理装置，具备：
载置台，其载置表面形成有被处理膜的基板；
处理室，其收容所述载置台；
处理气体供给部，其向所述处理室的内部供给第一处理气体和第二处理气体；以及
控制部，其控制所述处理气体供给部的动作，
其中，在所述载置台上载置有所述基板时，所述控制部执行对所述被处理膜实施第一蚀刻的第一蚀刻工序和对被实施了所述第一蚀刻的被处理膜实施第二蚀刻的第二蚀刻工序，
在所述第二蚀刻工序中，所述控制部通过控制所述处理气体供给部的动作来使第一处理气体的分子吸附于被实施了所述第一蚀刻的被处理膜，并且朝向吸附有所述第一处理气体的分子的被处理膜供给第二处理气体，使所述被处理膜、所述第一处理气体以及所述第二处理气体发生反应来生成生成物。
10.根据权利要求9所述的基板处理装置，其特征在于，
还具备温度调节部，该温度调节部对所述载置台上载置的基板的温度进行调节，
在所述第二蚀刻工序中，所述控制部通过控制所述温度调节部的动作使所生成的所述生成物升华来去除该生成物。
CN201680064463.1A 2015-11-05 2016-10-14 基板处理方法和基板处理装置 Active CN108352309B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015217701A JP6643045B2 (ja) 2015-11-05 2015-11-05 基板処理方法及び基板処理装置
JP2015-217701 2015-11-05
PCT/JP2016/081190 WO2017077876A1 (ja) 2015-11-05 2016-10-14 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
CN108352309A true CN108352309A (zh) 2018-07-31
CN108352309B CN108352309B (zh) 2022-06-24

Family

ID=58662403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064463.1A Active CN108352309B (zh) 2015-11-05 2016-10-14 基板处理方法和基板处理装置

Country Status (6)

Country Link
US (1) US10629446B2 (zh)
JP (1) JP6643045B2 (zh)
KR (1) KR102159869B1 (zh)
CN (1) CN108352309B (zh)
TW (1) TWI692806B (zh)
WO (1) WO2017077876A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675080A (zh) * 2020-05-15 2021-11-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6308637B1 (ja) 2017-05-08 2018-04-11 国立大学法人福井大学 特徴量を用いた３次元計測方法およびその装置
JP7113681B2 (ja) 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
JP7137976B2 (ja) * 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7138529B2 (ja) * 2018-09-28 2022-09-16 東京エレクトロン株式会社 エッチング方法
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN101840884A (zh) * 2009-03-19 2010-09-22 东京毅力科创株式会社 衬底的蚀刻方法以及系统
CN103081071A (zh) * 2010-08-03 2013-05-01 东京毅力科创株式会社 基板处理方法和基板处理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128382A (ja) * 2002-10-07 2004-04-22 Tokyo Electron Ltd 処理方法及び処理装置
JP4933789B2 (ja) * 2006-02-13 2012-05-16 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP2007266455A (ja) 2006-03-29 2007-10-11 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN101840884A (zh) * 2009-03-19 2010-09-22 东京毅力科创株式会社 衬底的蚀刻方法以及系统
CN103081071A (zh) * 2010-08-03 2013-05-01 东京毅力科创株式会社 基板处理方法和基板处理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675080A (zh) * 2020-05-15 2021-11-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Also Published As

Publication number Publication date
JP6643045B2 (ja) 2020-02-12
US10629446B2 (en) 2020-04-21
TW201727728A (zh) 2017-08-01
WO2017077876A1 (ja) 2017-05-11
JP2017092144A (ja) 2017-05-25
US20180330962A1 (en) 2018-11-15
CN108352309B (zh) 2022-06-24
KR102159869B1 (ko) 2020-09-24
KR20180054841A (ko) 2018-05-24
TWI692806B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
CN108352309A (zh) 基板处理方法和基板处理装置
CN105895503B (zh) 基板处理方法和基板处理装置
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
JP5084250B2 (ja) ガス処理装置およびガス処理方法ならびに記憶媒体
JP6139986B2 (ja) エッチング方法
TWI727023B (zh) 基板處理方法及基板處理裝置
KR101100466B1 (ko) 기판 처리 장치
JP6559107B2 (ja) 成膜方法および成膜システム
CN106796881B (zh) 蚀刻方法
TWI608536B (zh) Etching method and memory medium
JP6073172B2 (ja) エッチング方法
TWI600084B (zh) Gas treatment methods
TWI578393B (zh) Gas treatment method
KR102410555B1 (ko) 기판 처리 방법 및 성막 시스템
JP2020205304A (ja) エッチング方法およびエッチング装置
JP2014013841A (ja) 処理方法およびコンデショニング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant