CN108306639A - 延迟信号产生装置和延迟信号产生方法 - Google Patents

延迟信号产生装置和延迟信号产生方法 Download PDF

Info

Publication number
CN108306639A
CN108306639A CN201810021550.XA CN201810021550A CN108306639A CN 108306639 A CN108306639 A CN 108306639A CN 201810021550 A CN201810021550 A CN 201810021550A CN 108306639 A CN108306639 A CN 108306639A
Authority
CN
China
Prior art keywords
coarse adjustment
delay
retardation
postpones
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810021550.XA
Other languages
English (en)
Other versions
CN108306639B (zh
Inventor
徐瑛佑
庄志伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108306639A publication Critical patent/CN108306639A/zh
Application granted granted Critical
Publication of CN108306639B publication Critical patent/CN108306639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本申请提供一种延迟信号产生装置和延迟信号产生方法，其中延迟信号产生装置包括数字控制延迟线和控制电路，数字控制延迟线包括粗调延迟电路，用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号，其中，所述不同的粗调延迟量由第一控制输入信号设置；以及细调延迟电路，用于通过基于粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由第二控制输入信号设置；该控制电路，用于产生第一控制输入信号和第二控制输入信号，当根据所述第二控制输入信号，所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时，控制电路改变第一控制信号。使用该技术方案可以减少毛刺。

Description

延迟信号产生装置和延迟信号产生方法
技术领域
本发明涉及对输入信号施加延迟量以产生延迟信号，特别是涉及一种使用无毛刺的数字控制延迟线的延迟信号产生装置和延迟信号产生方法。
背景技术
以实用性的角度考虑，数字控制延迟线(digitally controlled delay line,DCDL)在许多应用中具有重要作用，例如全数字式锁相环(all-digital phase lockedloop,ADPLL)，延迟锁定环(delay-locked loop,DLL)，移相器(phase shifter)，时钟发生器(clock generator)等等。然而，毛刺(glitch)是数字电路中出现的不想要的脉冲信号，且已成为数字电路中最常见的设计问题。例如，不想要的毛刺(也可以称为短时脉冲干扰)可能导致数据损失。对于常规的数字控制延迟线(DCDL)，在切换延迟控制代码(delaycontrol code)时可能出现毛刺。因此，需要一种新型的无毛刺的数字控制延迟线设计。
发明内容
本发明实施例提供一种延迟信号产生装置和延迟信号产生方法，以避免毛刺。
本发明一实施例提供一种延迟信号产生装置，其包括：数字控制延迟线和控制电路，该数字控制延迟线包括：粗调延迟电路，用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号，其中，所述不同的粗调延迟量由第一控制输入信号设置；以及细调延迟电路，用于通过基于所述粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由第二控制输入信号设置；控制电路，用于向所述粗调延迟电路产生所述第一控制输入信号，以及向所述细调延迟电路产生所述第二控制输入信号，其中，当根据所述第二控制输入信号，所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时，所述控制电路改变所述第一控制输入信号。例如，所述控制电路不改变所述第一控制输入信号，除非根据所述第二控制输入信号，所述粗调延迟信号其中之一对所述细调延迟信号没有贡献。
本发明一实施例提供一种延迟信号产生方法，包括：产生第一控制输入信号；产生第二控制输入信号；通过对输入信号应用多个不同的粗调延迟量，产生多个粗调延迟信号，其中，所述不同的粗调延迟量由所述第一控制输入信号数字控制；以及通过基于所述粗调延迟信号执行相位插值，产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由所述第二控制输入信号数字控制；其中，当根据所述第二控制输入信号，所述粗调延迟信号其中之一对所述细调延迟信号没有贡献时，所述第一控制输入信号被改变。
本申请通过产生第一控制输入信号和第二控制输入信号，只有在基于第二控制输入信号的粗调延迟信号其中之一对细调延迟信号没有贡献时，才允许调整第一控制输入信号，从而避免对该粗调延迟信号进行调整时对细调延迟信号造成的扰动，因此可以保持无毛刺。
附图说明
在阅读了各附图和附图中所示的优选实施例的详细说明后，本发明的各目的对于本领域的技术人员来说无疑是显而易见的。
图1是根据本发明一实施例的延迟信号产生装置的结构框图。
图2是根据本发明一实施例的用于产生多个粗调延迟信号其中之一的独立数字控制延迟线的示意图。
图3是根据本发明一实施例的延迟单元的示意图。
图4A和图4B是根据本发明一实施例的具有共用延迟元件的用于产生粗调延迟信号的第一数字控制延迟线的示意图。
图5A和图5B是根据本发明一实施例的具有共用延迟元件的用于产生粗调延迟信号的第二数字控制延迟线的示意图。
图6A至图6D根据本发明一实施例，示出了具有用于产生粗调延迟信号的共用延迟元件的数字控制延迟线的第一配置示例的示意图。
图7A至图7D根据本发明一实施例，示出了具有用于产生粗调延迟信号的共用延迟元件的数字控制延迟线的第二配置示例的示意图。
图8是根据本发明一实施例的相位插值器的示意图。
图9根据本发明一实施例，示出了将第一控制输入从当前设置切换到下一设置的时间。
图10A至图10E根据本发明一实施例，示出了在第一控制输入信号被调整时细调延迟电路(例如：相位插值器)工作状态的示意图。
图11根据本发明一实施例，示出了使用无毛刺的数字控制延迟线的延迟锁定环的应用示意图。
图12根据本发明一实施例，示出了使用无毛刺的数字控制延迟线的存储器接口的应用示意图。
具体实施方式
在说明书及权利要求中，某些术语可被使用来指代特定组件。可被本领域技术人员理解的是，制造商可以用不同名称来指代某组件。本说明书不以名称不同(而不是功能不同)来区分组件。在以下描述和权利要求中，术语“包括”以开放式描述的方式使用，因此不应当被解释为诸如“由……组成”的封闭式描述的方式。此外，术语“耦接”意指间接或直接的电连接。因此，如果一个装置耦接到另一装置，那么所述连接可以是通过直接的电连接，或经由其它装置及连接设备的间接电连接。
图1是根据本发明一实施例的延迟信号产生装置100的结构框图。延迟信号产生装置100包括无毛刺(glitch free)的数字控制延迟线(digitally controlled delay line,DCDL)101，该数字控制延迟线101具有粗调延迟电路(coarse delay circuit)102和细调延迟电路(fine delay circuit)104，且还包括控制电路106。控制电路106用于管理无毛刺数字控制延迟线101的输入信号和输出信号间的最终延迟量(delay amount)。在此实施例中，控制电路106产生第一控制输入信号CS1至粗调延迟电路102，并产生第二控制输入信号CS2至细调延迟电路104。
粗调延迟电路102用于通过对输入信号SIN分别施加多个不同的粗调延迟量(coarse delay amounts)，例如TCD1和TCD2，以产生多个粗调延迟信号(coarse delaysignal)，例如FB1和FB2，其中，不同的粗调延迟量由第一控制输入信号CS1设置(即数字控制)。在一个示例性设计中，粗调延迟电路102可被设置为具有多个独立数字控制延迟线以分别产生粗调延迟信号(例如FB1和FB2)。图2根据本发明的一实施例，示出了用于产生多个粗调延迟信号(例如FB1和FB2)其中之一的独立数字控制延迟线的示意图。独立数字控制延迟线200接收输入信号IN，且通过对输入信号IN施加选定的延迟量以产生输出信号OUT。如图2所示，独立数字控制延迟线200包括多个延迟单元202_1、202_2、……、202_N。202_1至202_N中的每个延迟单元具有第一输入节点In1，第二输入节点In2，第一输出节点Out1，第二输出节点Out2。对于首个延迟单元202_1，第一输入节点In1接收独立数字控制延迟线200的输入信号IN，第一输出节点Out1输出独立数字控制延迟线200的输出信号OUT，第二输出节点Out2与下一个延迟单元202_2的第一输入节点In1连接，且第二输入节点In2与下一个延迟单元202_2的第一输出节点Out1连接。对于最后一个延迟单元202_N，第一输入节点In1与前一个延迟单元(图未示)的第二输出节点连接，第一输出节点Out1与前一个延迟单元(图未示)的第二输入节点连接，且第二输入节点In2与第二输出节点Out2连接。独立数字控制延迟线200由具有多个控制比特C1、CB1、C2、CB2、……CN和CBN的第一控制输入信号CS1控制，其中CBi是Ci的相反版本。具体地，延迟单元202_1可由控制比特C1和CB1控制，延迟单元202_2可由控制比特C2和CB2控制，而延迟单元202_N可由控制比特CN和CBN控制。
例如，延迟单元202_i(1≤i≤N)的控制比特Ci和CBi决定在第一输入节点In1接收的输入信号是否被延迟并传送至第一输出节点Out1，或者，第一输入节点In1接收的输入信号是否被延迟并传送至第二输出节点Out2且第二输入节点In2接收的另一个输入信号是否被延迟并传送到第一输出节点Out1。图3是根据本发明一实施例示出的延迟单元示意图。202_1至202_N中的每一个延迟单元可通过使用如图3所示的延迟单元300实现。延迟单元300包括多个与非门302、304、306和308，其中与非门308是用于平衡载荷的虚拟逻辑门(dummy logic gate)。在一种情况下，C和CB被分别设置为1和0，第一输入节点In1接收的输入信号被与非门304和302延迟，然后传送到第一输出节点Out1。如果当前的延迟单元是首个延迟单元202_1，第一输入节点In1接收的输入信号被首个延迟单元202_1在内部延迟。如果当前的延迟单元不是首个延迟单元202_1，那么第一输入节点In1接收的输入信号被当前的延迟单元延迟，接着被一个或多个之前的延迟单元延迟。
在另一种情况下，C和CB被分别设置为0和1，第一输入节点In1接收的输入信号被与非门(NAND gate)306延迟，然后传送到第二输出节点Out2，且第二输入节点In2接收的另一个输入信号被与非门302延迟，然后传送到第一输出节点Out1。如果当前的延迟单元是最后一个延迟单元202_N，第一输入节点In1接收的输入信号被延迟单元300的与非门306和302延迟，接着被一个或多个之前的延迟单元延迟。如果当前的延迟单元是首个延迟单元202_1，第一输入节点In1接收的输入信号被延迟单元300延迟，且还被下一个延迟单元延迟，第二输入节点In2接收的输入信号被延迟单元300延迟，且不被之前的延迟单元延迟。如果当前的延迟单元既不是首个延迟单元(例如：202_1)也不是最后一个延迟单元(例如：202_N)，那么第一输入节点In1接收的输入信号被当前的延迟单元延迟，然后被一个或多个接下来的延迟单元延迟，并且第二输入节点In2接收的输入信号被当前的延迟单元延迟，然后被一个或多个之前的延迟单元延迟。
通过恰当地设置第一控制输入信号CS1，一个独立数字控制延迟线200可用于产生粗调延迟信号FB1，粗调延迟信号FB1对输入信号SIN的粗调延迟量为TCD1。另一个独立数字控制延迟线200可用于产生粗调延迟信号FB2，粗调延迟信号FB2对输入信号SIN的粗调延迟量为TCD2。然而，使用多个独立数字控制延迟线来向细调延迟电路104产生多个粗调延迟信号(例如：FB1和FB2)只是粗调延迟电路102的一种可行的实施例。在实际应用中，粗调延迟电路102可以使用不同的电路设计实现。例如，在另一个示例性设计中，粗调延迟电路102可通过合并多个独立数字控制延迟线电路以通过使用共用延迟元件(delay element)来产生粗调延迟信号(例如：FB1和FB2)来实现。
图4A和图4B根据本发明一实施例，示出了具有共用延迟元件的用于产生粗调延迟信号(例如：FB1和FB2)的第一数字控制延迟线的示意图。图4A部分示出了数字控制延迟线400的一个延迟元件组。一个延迟元件组可包括多个延迟元件410，每个延迟元件410用于对其中穿过的信号施加一单位的粗调延迟。例如，延迟元件410可使用由各自的控制比特选择性激活的与非门来实现，如图3中所述。图4B部分示出了数字控制延迟线400包括多个延迟元件组组1至组N。通过恰当地选择延迟元件，用于对输入信号SIN进行延迟的延迟路径可被建立，以产生粗调延迟信号。从图4A和图4B可见，用于对输入信号SIN进行延迟以产生粗调延迟信号FB1而建立的延迟路径，以及用于对输入信号SIN进行延迟以产生粗调延迟信号FB2而建立的延迟路径可被允许使用共用的延迟元件。通过这种方式，功率消耗和芯片面积可以极大的减小，且用于产生不同粗调延迟信号的延迟路径间的失配(mismatch)可被有效地减少。
图5A和图5B根据本发明一实施例，示出了具有共用延迟元件的用于产生粗调延迟信号(例如：FB1和FB2)的第二数字控制延迟线的示意图。图5A部分示出了数字控制延迟线500的一个延迟元件组。一个延迟元件组可包括多个延迟元件510，每个延迟元件510用于对经过其中的信号施加一单位的粗调延迟。例如，延迟元件510可使用由各自的控制比特选择性激活的与非门来实现，如图3中所述。图5B部分示出了数字控制延迟线500包括多个延迟元件组组1至组N。通过恰当地选择延迟元件，用于对输入信号SIN进行延迟的延迟路径可被建立，以产生粗调延迟信号。从图5A和图5B可见，用于对输入信号SIN进行延迟以产生粗调延迟信号FB1而建立的延迟路径，以及用于对输入信号SIN进行延迟以产生粗调延迟信号FB2而建立的延迟路径可被允许使用共用的延迟元件。通过这种方式，功率消耗和芯片面积可以极大的减小，且用于产生不同粗调延迟信号的延迟路径间的失配可被有效地减少。
应当注意，图4B和图5B所示的粗调延迟电路结构仅以解释说明为目的，而不应被认作本发明的限制。在实际应用中，合并多个独立数字控制延迟线电路以产生多个粗调延迟信号(例如：FB1和FB2)的不同的粗调延迟电路也可以被使用。通过对粗调延迟电路102恰当的设计和控制，也可以实现其他附加的效果。例如，用于产生不同粗调延迟信号的延迟路径间的失配，可通过延迟元件交织(interleaving)被最小化，且/或延迟步阶/延迟单位(delay step)可通过一次插值(one-time interpolation)减小。
图6A至图6D根据本发明一实施例，示出了具有共用延迟元件以产生粗调延迟信号(例如：FB1和FB2)的数字控制延迟线的配置的第一示例。在这个例子中，用于产生粗调延迟信号FB1和FB2的数字控制延迟线具有共用的延迟元件602、604和606。具体地，当共用延迟元件602、604和606中的一个被用于设置粗调延迟量TCD1时，同一个的共用延迟元件也可被用于设置另一个粗调延迟量TCD2。因此，功率消耗和芯片面积可通过使用用于产生多个粗调延迟信号的共用延迟元件而极大地减小。除了共用延迟元件602、604和606以外，用于产生粗调延迟信号FB1和FB2的数字控制延迟线还包括位于共用延迟元件602至606第一侧的第一组延迟元件611、612、613、614和615，以及位于共用延迟元件602至606第二侧的第二组延迟元件621、622、623、624、625和626，以及第三组延迟元件631、632、633和634。
当第一控制输入信号CS1具有第一设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有一个单位的粗调延迟的粗调延迟信号FB1(由延迟元件611提供)，且产生相对输入信号SIN具有两个单位的粗调延迟的粗调延迟信号FB2(由延迟元件621和622提供)，如图6A所示。
当第一控制输入信号CS1具有第二设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有三个单位的粗调延迟的粗调延迟信号FB1(由延迟元件602、623和631提供)，且产生相对输入信号SIN具有四个单位的粗调延迟的粗调延迟信号FB2(由延迟元件602、612、632和622提供)，如图6B所示。
当第一控制输入信号CS1具有第三设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有五个单位的粗调延迟的粗调延迟信号FB1(由延迟元件602、604、625、624和631提供)，且产生相对输入信号SIN具有六个单位的粗调延迟的粗调延迟信号FB2(由延迟元件602、604、614、613、632和622提供)，如图6C所示。
当第一控制输入信号CS1具有第四设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有七个单位的粗调延迟的粗调延迟信号FB1(由延迟元件602、604、606、615、633、624和631提供)，且产生相对输入信号SIN具有八个单位的粗调延迟的粗调延迟信号FB2(由延迟元件602、604、606、626、634、613、632和622提供)，如图6D所示。
假设由位于共用延迟元件602至606第一侧的每个延迟元件611至615提供的一个单位的粗调延迟都偏离了期望值。如果粗调延迟信号FB1使用仅从第一组延迟单元611至615中选择的延迟元件对输入信号SIN进行延迟产生，那么误差将被积累，从而导致产生粗调延迟信号FB1的延迟路径与产生粗调延迟信号FB2的延迟路径之间的巨大的失配。类似地，假设由位于共用延迟元件602至606第二侧的每个延迟元件621至626提供的一个单位的粗调延迟都偏离了期望值。如果粗调延迟信号FB2使用仅从第二组延迟单元621至626中选择的延迟元件对输入信号SIN进行延迟产生，那么误差将被积累，导致产生粗调延迟信号FB1的延迟路径与产生粗调延迟信号FB2的延迟路径之间的巨大的失配。
因此，为了最小化路径失配，本发明推荐使用延迟元件交织技术。如图6A所示，从第一组延迟元件611至615中选择的延迟元件611被用于设置向输入信号SIN施加的粗调延迟量TCD1，从第二组延迟元件621至626中选择的延迟元件621和622被用于设置向输入信号SIN施加的粗调延迟量TCD2。然而，如图6B所示，从第二组延迟元件621至626中选择的延迟元件623被用于设置向输入信号SIN施加的粗调延迟量TCD1，而从第一组延迟元件611至615中选择的延迟元件612被用于设置向输入信号SIN施加的粗调延迟量TCD2。通过这种方式，产生粗调延迟信号FB2的延迟路径与产生粗调延迟信号FB1的延迟路径之间失配可通过延迟元件交织而平均化/最小化。
如图6C所示，从第二组延迟元件621至626中选择的延迟元件624和625被用于设置向输入信号SIN施加的粗调延迟量TCD1，从第一组延迟元件611至615中选择的延迟元件613和614被用于设置向输入信号SIN施加的粗调延迟量TCD2。然而，如图6D所示，从第一组延迟元件611至615中选择的延迟元件615被用于设置向输入信号SIN施加的粗调延迟量TCD1，而从第二组延迟元件621至626中选择的延迟元件626被用于设置向输入信号SIN施加的粗调延迟量TCD2。类似地，产生粗调延迟信号FB2的延迟路径与产生粗调延迟信号FB1的延迟路径之间失配可通过延迟元件交织而平均化/最小化。
需要注意，如图6A至图6D所示的配置方法仅以解释说明为目的，而不应被认为是本发明的限制。在实际应用中，第一控制输入信号CS1可以被适当地调整以使粗调延迟信号FB1具有任意数量单位的粗调延迟，并且使粗调延迟信号FB2具有任意数量单位的粗调延迟。例如，第一控制信号CS1可以被设置为使用M个单位的粗调延迟配置粗调延迟量TCD1和TCD2中的一个，且使用M+1个单位的粗调延迟配置粗调延迟量TCD1和TCD2中的另一个，其中M可以是图6A至图6D中的示例性数字控制延迟线设计所支持的任意正数值。
图7A至图7D根据本发明一实施例，示出了具有共用延迟元件以产生粗调延迟信号(例如：FB1和FB2)的数字控制延迟线的配置的第二示例。在这个例子中，用于产生粗调延迟信号FB1和FB2的数字控制延迟线具有共用的延迟元件702、704、706和708。具体地，当共用延迟元件702、704、706和708中的一个被用于设置粗调延迟量TCD1时，同一个的共用延迟元件也可被用于设置另一个粗调延迟量TCD2。因此，功率消耗和芯片面积可通过使用用于产生多个粗调延迟信号的共用延迟元件而极大地减小。除了共用延迟元件702至708以外，用于产生粗调延迟信号FB1和FB2的数字控制延迟线还包括位于共用延迟元件702至708第一侧的第一组延迟元件711、712、713、714、715和716，以及位于共用延迟元件702至708第二侧的第二组延迟元件721、722、723、724、725、726和727，以及第三组延迟元件731、732和733。
当第一控制输入信号CS1具有第一设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有一个单位的粗调延迟的粗调延迟信号FB1(由延迟元件711提供)，且产生相对输入信号SIN具有两个单位的粗调延迟的粗调延迟信号FB2(通过延迟元件721提供的一个单位的粗调延迟和延迟元件702、722和723提供的三个单位的粗调延迟间的一次插值产生，该例子中是在一个单位的粗调延迟和三个单位的粗调延迟之间做内插，得到2个单位的粗调延迟)，如图7A所示。应当注意，粗调延迟信号FB2是通过结合输入信号SIN在不同的延迟路径通过时得到的多个延迟信号而产生的，其中一条延迟路径包括延迟元件721，而另一条延迟路径包括延迟元件702、722和723。由于信号结合的内在特性，粗调延迟量TCD2是由位于不同延迟路径的延迟元件提供的不同延迟量的插值得到的。
当第一控制输入信号CS1具有第二设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有三个单位的粗调延迟的粗调延迟信号FB1(由延迟元件702、712和713提供)，且产生相对输入信号SIN具有四个单位的粗调延迟的粗调延迟信号FB2(通过延迟元件702、722和723提供的三个单位的粗调延迟和延迟元件702、704、714、731和723提供的五个单位的粗调延迟间的一次插值产生，即在三个单位的粗调延迟和五个单位的粗调延迟之间做内插，得到4个单位的粗调延迟)，如图7B所示。
当第一控制输入信号CS1具有第三设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有五个单位的粗调延迟的粗调延迟信号FB1(由延迟元件702、704、724、732和713提供)，且产生相对输入信号SIN具有六个单位的粗调延迟的粗调延迟信号FB2(通过延迟元件702、704、714、731和723提供的五个单位的粗调延迟和延迟元件702、704、706、715、716、731和723提供的七个单位的粗调延迟间的一次插值产生，即在五个单位的粗调延迟和七个单位的粗调延迟之间做内插，得到6个单位的粗调延迟)，如图7C所示。
当第一控制输入信号CS1具有第四设置时，具有共用延迟元件的数字控制延迟线可用于产生相对输入信号SIN具有七个单位的粗调延迟的粗调延迟信号FB1(由延迟元件702、704、706、725、726、732和713提供)，且产生相对输入信号SIN具有八个单位的粗调延迟的粗调延迟信号FB2(通过延迟元件702、704、706、715、716、731和723提供的七个单位的粗调延迟和延迟元件702、704、706、708、727、733、716、731和723提供的九个单位的粗调延迟间的一次插值产生，即在七个单位的粗调延迟和九个单位的粗调延迟之间做内插，得到8个单位的粗调延迟)，如图7D所示。
与图6A至图6D所示的例子类似，图7A至图7D所示的例子使用了前述的延迟元件交织技术以最小化粗调延迟信号FB2的延迟路径与产生粗调延迟信号FB1的延迟路径之间的失配。此外，一次插值还被使用以减少延迟步阶/延迟单位。
需要注意，如图7A至7D所示的配置方法仅以解释说明为目的，而不应被认为是本发明的限制。在实际应用中，第一控制输入信号CS1可以被适当地调整以使粗调延迟信号FB1具有任意数量单位的粗调延迟，并且使粗调延迟信号FB2具有任意数量单位的粗调延迟。例如，第一控制信号CS1可以被设置为使用M个单位的粗调延迟配置粗调延迟量TCD1和TCD2中的一个，且使用M+1个单位的粗调延迟配置粗调延迟量TCD1和TCD2中的另一个，其中M可以是图7A至图7D中的示例性数字控制延迟线设计所支持的任意正数值。
如上所述，粗调延迟电路102用于产生多个粗调延迟信号(例如：FB1和FB2)，并提供给细调延迟电路104作进一步处理。在本实施例中，细调延迟电路104用于基于粗调延迟信号(例如：FB1和FB2)执行相位插值(phase interpolation)，产生细调延迟信号SOUT，细调延迟信号SOUT相对输入信号SIN具有细调延迟量TFD，其中细调延迟量TFD通过第二控制输入信号CS2设置，且细调延迟信号SOUT作为无毛刺的数字控制延迟线101输出的最终延迟信号。
图8示出了本发明相位插值器(phase interpolator)一实施例的示意图。图1中的细调延迟电路104可以使用图8中的相位插值器800实现。由粗调延迟电路102产生的粗调延迟信号FB1和FB2被控制，以在相应的粗调延迟量TCD1和TCD2之间具有延迟差。例如，粗调延迟量TCD1和TCD2之间的延迟差可以是一个单位的粗调延迟。相位插值器800接收的第二控制输入信号CS2决定粗调延迟信号FB1和FB2的权重因子A和B。因此，细调延迟量TFD可以通过粗调延迟量TCD1和TCD2的加权求和得到。例如，TFD＝A·TCD1+B·TCD2+TPI，其中A+B＝1，且TPI是恒定的相位插值器的延迟。在本实施例中，第二控制输入信号CS2控制启用以驱动粗调延迟信号FB1的缓冲器802的数量，以及控制启用以驱动粗调延迟信号FB2的缓冲器804的数量，其中被启用以驱动粗调延迟信号FB1的缓冲器802的数量以及被启用以驱动粗调延迟信号FB2的缓冲器804的数量之和等于确定的值。因此，被启用以驱动粗调延迟信号FB1的缓冲器802的数量决定权重因子A，而被启用以驱动粗调延迟信号FB2的缓冲器804的数量决定权重因子B。例如，相位插值器800具有15个可被选择性启用的缓冲器802以驱动粗调延迟信号FB1，以及15个可被选择性启用的缓冲器804以驱动粗调延迟信号FB2。而被启用以驱动粗调延迟信号FB1的缓冲器802的数量以及被启用以驱动粗调延迟信号FB2的缓冲器804的数量之和等于15。那么，当被启用以驱动粗调延迟信号FB1的缓冲器802的数量被设置为X时，则被启用以驱动粗调延迟信号FB2的缓冲器804的数量被设置为(15-X)。因此，权重因子A的值可被认为等于权重因子B的值可被认为等于通过对第二控制输入信号CS2恰当地设置，细调延迟信号SOUT可通过粗调延迟信号FB1和FB2产生，其中若TCD1＜TCD2则TCD1≤TFD-TPI≤TCD2，或者，若TCD2＜TCD1则TCD2≤TFD-TPI≤TCD1。
如上所述，控制电路106向粗调延迟电路102产生第一控制输入信号CS1，且向细调延迟电路104产生第二控制输入信号CS2。为了避免在延迟控制代码切换时产生毛刺，本发明提出对改变第一控制输入信号CS1的时间做限制。例如，控制电路106不会改变第一控制输入信号CS1，除非根据第二控制输入信号CS2粗调延迟信号(例如FB1和FB2)其中之一对细调延迟信号SOUT没有贡献。在本实施例中，当第一控制输入信号CS1被允许改变时，控制电路106控制粗调延迟电路102每次只改变不同粗调延迟量(TCD1和TCD2)中的一个。例如，当第二控制输入信号CS2被设置为控制细调延迟电路104以将不同粗调延迟信号(例如：FB1和FB2)中的特定粗调延迟信号与细调延迟信号SOUT隔离时，仅该特定的延迟信号被调整以响应第一控制输入信号CS1的改变，且其余的不同粗调延迟信号保持不变。由于该特定的延迟信号与细调延迟信号SOUT隔离，且细调延迟信号SOUT由其余的粗调延迟信号决定，调整该特定的延迟信号(即，改变相应的粗调延迟量)对其余的粗调延迟信号以及细调延迟信号SOUT没有影响，因此，不会对其余的粗调延迟信号以及细调延迟信号SOUT引入毛刺。为了更好的理解此技术特征，下文将详细描述改变第一控制输入信号CS1的一个例子。
图9根据本发明一实施例，展示了将第一控制输入信号CS1从当前设置改变为下一设置的时间的示意图。如图9所示，当粗调延迟量TCD1由K个单位的粗调延迟设置而粗调延迟量TCD2由K+1个单位的粗调延迟设置时，由于对粗调延迟信号FB1和FB2执行了相位插值，细调延迟量TFD是K个单位的粗调延迟和K+1个单位的粗调延迟的加权求和。例如，当粗调延迟量TCD1由三个单位的粗调延迟设置而成，而粗调延迟量TCD2由四个单位的粗调延迟设置而成时，细调延迟信号SOUT(即无毛刺的数字控制延迟线101的最终延迟信号)包含的细调延迟量TFD是三个单位的粗调延迟和四个单位的粗调延迟的加权求和。
当第二控制输入信号CS2控制细调延迟量TFD，使其总体上由粗调延迟量TCD2决定时(即，粗调延迟信号FB1此时对细调延迟信号SOUT没有贡献)，第一控制输入信号CS1允许被调整以增加或降低粗调延迟量TCD1。在一种情况下，第一控制输入信号CS1被控制电路106改变之前，粗调延迟量TCD1比粗调延迟量TCD2大，且两者差值为第一延迟差值，而在第一控制输入信号CS1被控制电路106改变之后，粗调延迟量TCD1可以被调整为比粗调延迟量TCD2小，且两者差值为第二延迟差值。例如，第一延迟差值和第二延迟差值都可以等于一个单位的粗调延迟。在另一种情况下，第一控制输入信号CS1被控制电路106改变之前，粗调延迟量TCD1比粗调延迟量TCD2小第一延迟差值，而在第一控制输入信号CS1被控制电路106改变之后，粗调延迟量TCD1可以被调整为比粗调延迟量TCD2大第二延迟差值。例如，第一延迟差值和第二延迟差值都可以等于一个单位的粗调延迟。
例如，粗调延迟量TCD1由三个单位的粗调延迟设置而成，而粗调延迟量TCD2由四个单位的粗调延迟设置而成，且用于设置细调延迟信号SOUT的目标延迟量大于四个单位的粗调延迟。因此，控制电路106调整第二控制输入信号CS2以减小粗调延迟信号FB1的权重。当第二控制输入信号CS2控制细调延迟量TFD使其总体上由粗调延迟量TCD2决定时(即粗调延迟信号FB1此时对细调延迟信号SOUT没有贡献)，控制电路106调整第一控制输入信号CS1以增加粗调延迟量TCD1(该粗调延迟量TCD1此时对细调延迟量TFD没有影响)而不改变粗调延迟量TCD2(该粗调延迟量TCD2此时可决定细调延迟量TFD)。根据对第一控制输入信号CS1所做的调整，粗调延迟量TCD2保持在四个单位的粗调延迟，而粗调延迟量TCD1由三个单位的粗调延迟变为五个单位的粗调延迟。
当第二控制输入信号CS2控制细调延迟量TFD，使其总体上由粗调延迟量TCD1决定时(即，粗调延迟信号FB2此时对细调延迟信号SOUT没有贡献)，第一控制输入信号CS1允许被调整以增加或降低粗调延迟量TCD2。在一种情况下，第一控制输入信号CS1被控制电路106改变之前，粗调延迟量TCD2比粗调延迟量TCD1大第一延迟差值，而在第一控制输入信号CS1被控制电路106改变之后，粗调延迟量TCD2可以被调整为比粗调延迟量TCD1小第二延迟差值。例如，第一延迟差值和第二延迟差值都可以等于一个单位的粗调延迟。在另一种情况下，第一控制输入信号CS1被控制电路106改变之前，粗调延迟量TCD2比粗调延迟量TCD1小第一延迟差值，而在第一控制输入信号CS1被控制电路106改变之后，粗调延迟量TCD2可以被调整为比粗调延迟量TCD1大第二延迟差值。例如，第一延迟差值和第二延迟差值都可以等于一个单位的粗调延迟。
例如，粗调延迟量TCD1被设置为三个单位的粗调延迟，而粗调延迟量TCD2被设置为四个单位的粗调延迟，且用于设置细调延迟信号SOUT的目标延迟量小于三个单位的粗调延迟。因此，控制电路106调整第二控制输入信号CS2以减小粗调延迟信号FB2的权重。当第二控制输入信号CS2控制细调延迟量TFD使其总体上由粗调延迟量TCD1决定时(即粗调延迟信号FB2此时对细调延迟信号SOUT没有贡献)，控制电路106调整第一控制输入信号CS1以减小粗调延迟量TCD2(该粗调延迟量TCD2此时对细调延迟量TFD没有影响)而不改变粗调延迟量TCD1(该粗调延迟量TCD1此时可完全决定细调延迟量TFD)。根据对第一控制输入信号CS1所做的调整，粗调延迟量TCD1保持在三个单位的粗调延迟，而粗调延迟量TCD1由四个单位的粗调延迟变为两个单位的粗调延迟。
图10A至图10E根据本发明一实施例示出了细调延迟电路104(例如：相位插值器800)在第一控制输入信号CS1调整时的工作状态示意图。假设第一控制输入信号CS1的初始设置为使粗调延迟量TCD1被设置为一个单位的粗调延迟(记为“1”)，且使粗调延迟量TCD2被设置为两个单位的粗调延迟(记为“2”)，如图10A所示，在此实施例中，用于设置细调延迟信号SOUT的目标延迟量在五个单位粗调延迟量和六个单位粗调延迟量之间。因此，第一控制输入信号CS1和第二控制输入信号CS2应被控制电路106改变以使细调延迟量TFD单调的增加从而接近目标延迟量。由于目标延迟量大于粗调延迟量TCD2(TCD2＝2，且TCD2＞TCD1)，控制电路106调整第二控制输入信号CS2以减少粗调延迟信号FB1的权重。第二控制输入信号CS2控制多个缓冲器802以及多个缓冲器804使得多个缓冲器802逐个被停用并且多个缓冲器804逐个被启用，此时细调延迟量TFD单调的从TCD1变化到TCD2，例如采用图9中0-15个步阶单调的从TCD1变化到TCD2，其中图9中0-15个步阶是对粗调延迟量TCD1和粗调延迟量TCD2执行相位插值得到的。当第二控制输入信号CS2使得细调延迟量TFD总体上由粗调延迟量TCD2决定时(即，所有的缓冲器804被启用而所有的缓冲器802被停用)，控制电路106调整第一控制输入信号CS1以将粗调延迟量TCD1从一个单位的粗调延迟增加为三个单位的粗调延迟，如图10B所示。由于此时所有缓冲器802均被停用，改变施加到输入信号SIN上的粗调延迟量TCD1可调整粗调延迟信号FB1而不向对细调延迟信号SOUT具有完全决定作用的粗调延迟信号FB2引入毛刺。通过这种方式，可得到无毛刺的细调延迟信号SOUT。
由于目标延迟量仍大于粗调延迟量TCD1(TCD1＝3，且TCD1＞TCD2)，控制电路106调整第二控制输入信号CS2以减少粗调延迟信号FB2的权重。第二控制输入信号CS2控制多个缓冲器802以及多个缓冲器804使得多个缓冲器804逐个被停用并且多个缓冲器802逐个被启用，此时细调延迟量TFD单调的从TCD2变化到TCD1，例如采用图9中15-0个步阶单调的从TCD2变化到TCD1，其中图9中15-0个步阶是对粗调延迟量TCD1和粗调延迟量TCD2执行相位插值得到的。当第二控制信号CS2使得细调延迟量TFD总体上由粗调延迟量TCD1决定时(即，所有的缓冲器802被启用而所有的缓冲器804被停用)，控制电路106调整第一控制输入信号CS1以将粗调延迟量TCD2从两个单位的粗调延迟增加为四个单位的粗调延迟，如图10C所示。由于此时所有缓冲器804均被停用，改变施加到输入信号SIN上的粗调延迟量TCD2可调整粗调延迟信号FB2而不向对细调延迟信号SOUT具有完全决定作用的粗调延迟信号FB1引入毛刺。通过这种方式，可得到无毛刺的细调延迟信号SOUT。
由于目标延迟量仍大于粗调延迟量TCD2(TCD2＝4，且TCD2＞TCD1)，控制电路106调整第二控制输入信号CS2以减少粗调延迟信号FB1的权重。当第二控制信号CS2使得细调延迟量TFD总体上由粗调延迟量TCD2决定时(即，所有的缓冲器804被启用而所有的缓冲器802被停用)，控制电路106调整第一控制输入信号CS1以将粗调延迟量TCD1从三个单位的粗调延迟增加为五个单位的粗调延迟，如图10D所示。由于此时所有缓冲器802均被停用，改变施加到输入信号SIN上的粗调延迟量TCD1可调整粗调延迟信号FB1而不向对细调延迟信号SOUT具有决定作用的粗调延迟信号FB2引入毛刺。通过这种方式，可得到无毛刺的细调延迟信号SOUT。
由于目标延迟量仍大于粗调延迟量TCD1(TCD1＝5，且TCD1＞TCD2)，控制电路106调整第二控制输入信号CS2以减少粗调延迟信号FB2的权重。当第二控制信号CS2使得细调延迟量TFD总体上由粗调延迟量TCD1决定时(即，所有的缓冲器802被启用而所有的缓冲器804被停用)，控制电路106调整第一控制输入信号CS1以将粗调延迟量TCD2从四个单位的粗调延迟增加为六个单位的粗调延迟，如图10E所示。由于此时所有缓冲器804均被停用，改变施加到输入信号SIN上的粗调延迟量TCD2可调整粗调延迟信号FB2而不向对细调延迟信号SOUT具有决定作用的粗调延迟信号FB1引入毛刺。通过这种方式，可保持无毛刺的细调延迟信号SOUT。
由于用于设置细调延迟信号SOUT的目标延迟量在五个单位的粗调延迟和六个单位的粗调延迟之间，第二控制输入信号CS2可被恰当地设置以使细调延迟量TFD等于目标延迟量，那么，就可以通过相位插值器800对粗调延迟信号FB1(相对输入信号SIN具有五个单位的粗调延迟)和粗调延迟信号FB2(相对输入信号SIN具有六个单位的粗调延迟)执行相位插值而提供对于输入信号SIN具有目标延迟量TFD的细调延迟信号SOUT。
上述使用无毛刺的数字控制延迟线的延迟信号产生结构可被实现于多种实际应用中，例如延迟锁定环(delay-locked loop,DLL)、移相器(phase shifter)等等。图11根据本发明一实施例示出了使用上述无毛刺的数字控制延迟线的延迟锁定环的应用场景。延迟锁定环1100可以是多相时钟产生器(multi-phase clock generator)，用以产生多个具有相同频率但相位不同的输出时钟信号。在这个例子中，延迟锁定环1100包括控制电路1102、多个无毛刺的数字控制延迟线1104_1、1104_2、1104_3和1104_4以及相位检测器(phasedetector,PD)1104。控制电路1102包括DLL有限状态机(DLL finite state machine)1112和延迟线解码器(decoder)1114。相位检测器1104执行多相检测(multi-phase detection)以产生相位误差检测结果PD_ERR至DLL有限状态机1112。此外，相位检测器1104包括分频器(frequency divider)1105，例如四分频电路(divide-by-4circuit)，用于根据相位检测器1104的输入时钟信号产生分频时钟信号CKDIV4，其中分频时钟信号CKDIV4可用作DLL有限状态机1112和延迟线解码器1114的工作时钟信号。DLL有限状态机1112可参考相位误差检测结果PD_ERR来决定二进制代码。延迟线解码器1114对该二进制代码进行解码，以产生相应的控制输入信号CS1和CS2至每个无毛刺的数字控制延迟线的粗调延迟电路(记为“CDL”)和细调延迟电路(记为“FDL”)。通过这种方式，具有不同相位的输出时钟信号可以通过对输入时钟信号CKIN在无毛刺的数字控制延迟线1104_1至1104_4中进行延迟而产生。
图12根据本发明一实施例示出了使用上述无毛刺的数字控制延迟线的存储器接口(memory interface)的应用场景。存储器接口1200可以是双倍数据速率(double datarate，DDR)存储器接口。在此实施例中，存储器接口1200包括主数字控制延迟线1202和至少一个从数字控制延迟线1204，均使用上述无毛刺的数字控制延迟线来实现。参考时钟信号CK_0被提供给主数字控制延迟线1202，从而延迟时钟信号从主数字控制延迟线1202的粗调电路(记为“CDL”)和细调延迟电路(记为“FDL”)产生。主数字控制延迟线1202产生的延迟时钟信号通过时钟信号路径1206输送至相位检测器(PD)1208，该时钟信号路径1206是数据选通(data strobe，DQS)时钟树综合(clock tree synthesis，CTS)设计的副本。相位检测器1208检测参考时钟信号CK_90和来自时钟信号路径1206的延迟时钟信号之间的相位误差，且输出相位误差检测结果至延迟锁定环有限状态机(DLL FSM)1210，延迟锁定环有限状态机1210是主数字控制延迟线1202和从数字控制延迟线1204的控制电路。参考时钟信号CK_0和CK_90具有相同的频率和不同的相位。具体地，参考时钟信号CK_0和CK_90具有90度的相位差。延迟锁定环有限状态机1210根据相位误差检测结果调整主数字控制延迟线1202的控制设置。主数字控制延迟线1202的延迟量通过延迟锁定环有限状态机1210被相应地控制以使延迟时钟信号在经过时钟信号路径1206后对准参考时钟信号CK_90。应用于主数字控制延迟线1202的控制设置同样被提供给从数字控制延迟线1204。数据选通信号(DQS signal)被提供给从数字控制延迟线1204，且由从数字控制延迟线1204产生的延迟信号通过具有数据选通时钟树综合(DQS CTS)的时钟信号路径1212被传输至触发器(flip flop，FF)1214时钟信号输入端口。由于被主数字控制延迟线1202校准过的相同的延迟量被从数字控制延迟线1204应用于数据选通信号，提供至触发器1214数据输入端口的数据信号(data signal)(以DQ表示)就可以在准确的时间点被采样。
本领域的技术人员可以很容易理解，在保持本发明基本原则的基础上，可以实现相关设备和方法的多种修改和变型。相应地，上述申请内容应被认为只由所附的权利要求的范围来决定。

Claims (19)

1.一种延迟信号产生装置，其特征在于，包括：
数字控制延迟线，包括：
粗调延迟电路，用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号，其中，所述不同的粗调延迟量由第一控制输入信号设置；以及
细调延迟电路，用于通过基于所述粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由第二控制输入信号设置；以及
控制电路，用于向所述粗调延迟电路产生所述第一控制输入信号，以及向所述细调延迟电路产生所述第二控制输入信号，其中，当根据所述第二控制输入信号，所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时，所述控制电路改变所述第一控制输入信号。
2.如权利要求1所述的延迟信号产生装置，其特征在于，所述控制电路控制所述粗调延迟电路每次只改变所述不同的粗调延迟量其中之一。
3.如权利要求1所述的延迟信号产生装置，其特征在于，当所述控制电路改变所述第一控制输入信号时，所述多个粗调延迟信号中对所述细调延迟信号没有贡献的粗调延迟信号被调整以响应所述第一控制输入信号的改变。
4.如权利要求3所述的延迟信号产生装置，其特征在于，当所述控制电路改变所述第一控制输入信号时，除所述多个粗调延迟信号中对所述细调延迟信号没有贡献的粗调延迟信号以外的粗调延迟信号保持不变。
5.如权利要求1所述的延迟信号产生装置，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；在所述第一控制输入信号被所述控制电路改变之前，所述第一粗调延迟量比所述第二粗调延迟量大第一延迟差值；而在所述第一控制输入信号被所述控制电路改变之后，所述第二粗调延迟量比所述第一粗调延迟量大第二延迟差值。
6.如权利要求5所述的延迟信号产生装置，其特征在于，所述第一延迟差值等于所述第二延迟差值。
7.如权利要求1所述的延迟信号产生装置，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；所述粗调延迟电路包括多个延迟元件；所述第一粗调延迟量由从所述多个延迟元件中选择的至少一个第一延迟元件设置；所述第二粗调延迟量由从所述多个延迟元件中选择的多个第二延迟元件设置；且所述至少一个第一延迟元件和所述多个第二延迟元件具有至少一个共用延迟元件。
8.如权利要求1所述的延迟信号产生装置，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；所述粗调延迟电路包括共用延迟元件、位于所述共用延迟元件第一侧的第一组延迟元件以及位于所述共用延迟元件第二侧的第二组延迟元件；当所述第一控制输入信号具有第一设置时，从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量，从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量；以及，当所述第一控制输入信号具有第二设置时，从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量，从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量。
9.如权利要求1所述的延迟信号产生装置，其特征在于，所述粗调延迟电路包括多个延迟元件，所述不同的粗调延迟量包括由不同延迟路径提供的不同延迟量的插值得到的至少一个粗调延迟量，其中，不同延迟路径包括从所述多个延迟元件中选择的延迟元件。
10.如权利要求3所述的延迟信号产生装置，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量，所述第一粗调延迟量是K个单位的粗调延迟，所述第二粗调延迟量是K+1个单位的粗调延迟，所述细调延迟电路在所述第一粗调延迟量和所述第二延迟量之间做插值，以对所述第一粗调延迟量和所述第二延迟量做加权求和，得到具有细调延迟量的细调延迟信号。
11.一种延迟信号产生方法，其特征在于，包括：
产生第一控制输入信号；
产生第二控制输入信号；
通过对输入信号应用多个不同的粗调延迟量，产生多个粗调延迟信号，其中，所述不同的粗调延迟量由所述第一控制输入信号数字控制；以及
通过基于所述粗调延迟信号执行相位插值，产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由所述第二控制输入信号数字控制；
其中，当根据所述第二控制输入信号，所述粗调延迟信号其中之一对所述细调延迟信号没有贡献时，所述第一控制输入信号被改变。
12.如权利要求11所述的延迟信号产生方法，其特征在于，所述产生第一控制输入信号包括：
调整所述第一控制输入信号，使得每次只调整所述不同的粗调延迟量其中之一。
13.如权利要求11所述的延迟信号产生方法，其特征在于，当所述第一控制输入信号被改变时，所述粗调延迟信号的所述其中之一被调整，以响应所述第一控制输入信号的改变。
14.如权利要求13所述的延迟信号产生方法，其特征在于，当所述第一控制输入信号被改变时，除了所述粗调延迟信号的所述其中之一外的所有所述粗调延迟信号保持不变。
15.如权利要求11所述的延迟信号产生方法，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；在所述第一控制输入信号被所述控制电路改变之前，所述第一粗调延迟量比所述第二粗调延迟量大第一延迟差值；而在所述第一控制输入信号被所述控制电路改变之后，所述第二粗调延迟量比所述第一粗调延迟量大第二延迟差值。
16.如权利要求15所述的延迟信号产生方法，其特征在于，所述第一延迟差值等于所述第二延迟差值。
17.如权利要求11所述的延迟信号产生方法，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；所述粗调延迟电路包括多个延迟元件；所述第一粗调延迟量由从所述延迟元件中选择的至少一个第一延迟元件设置；所述第二粗调延迟量由从所述延迟元件中选择的多个第二延迟元件设置；且所述至少一个第一延迟元件和所述第二延迟元件具有至少一个共用延迟元件。
18.如权利要求11所述的延迟信号产生方法，其特征在于，所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量；所述粗调延迟电路包括共用延迟元件、位于所述共用延迟元件第一侧的第一组延迟元件以及位于所述共用延迟元件第二侧的第二组延迟元件；当所述第一控制输入信号具有第一设置时，从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量，从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量；以及，当所述第一控制输入信号具有第二设置时，从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量，从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量。
19.如权利要求11所述的延迟信号产生方法，其特征在于，所述不同粗调延迟量包括至少一个由在不同路径上的延迟元件提供的不同延迟量的差值产生的粗调延迟量。
CN201810021550.XA 2017-01-11 2018-01-10 延迟信号产生装置和延迟信号产生方法 Active CN108306639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/404,166 2017-01-11
US15/404,166 US10158352B2 (en) 2017-01-11 2017-01-11 Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method

Publications (2)

Publication Number Publication Date
CN108306639A true CN108306639A (zh) 2018-07-20
CN108306639B CN108306639B (zh) 2022-03-08

Family

ID=62783616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810021550.XA Active CN108306639B (zh) 2017-01-11 2018-01-10 延迟信号产生装置和延迟信号产生方法

Country Status (3)

Country Link
US (1) US10158352B2 (zh)
CN (1) CN108306639B (zh)
TW (1) TWI659607B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932702A (zh) * 2018-09-18 2020-03-27 爱思开海力士有限公司 集成电路
WO2022033005A1 (zh) * 2020-08-11 2022-02-17 长鑫存储技术有限公司 延迟锁定环电路
US11398824B2 (en) 2020-08-11 2022-07-26 Changxin Memory Technologies, Inc. Delay locked loop circuit
WO2023029880A1 (zh) * 2021-09-03 2023-03-09 华为技术有限公司 一种数据交织方法及数据交织装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355457B2 (en) * 2019-06-19 2022-06-07 Nxp B.V. Fully digital glitch detection mechanism with process and temperature compensation
CN110289837B (zh) * 2019-07-02 2023-01-20 京微齐力(北京)科技有限公司 用于消除dll使用ldu单元带来毛刺的系统及方法
KR20210004370A (ko) * 2019-07-04 2021-01-13 에스케이하이닉스 주식회사 지연 고정 루프
WO2021133399A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Systems, methods, and devices for wireless communications including digitally controlled edge interpolation (dcei)
JP2022146532A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム及び遅延制御方法
US11190174B1 (en) 2021-04-26 2021-11-30 Qualcomm Incorporated Delay interpolator
TW202247606A (zh) * 2021-04-26 2022-12-01 美商高通公司 延遲插值器
CN114548017A (zh) * 2022-02-24 2022-05-27 长鑫存储技术有限公司 延迟电路单元的版图、延迟电路的版图和半导体存储器
US11876521B1 (en) * 2022-04-26 2024-01-16 Cadence Design Systems, Inc. Dynamically updated delay line

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034816A1 (en) * 2000-03-29 2003-02-20 Jong-Hoon Oh Delay-locked loop for differential clock signals
CN101562440A (zh) * 2009-05-12 2009-10-21 华为技术有限公司 延迟模块和方法、时钟检测装置及数字锁相环
CN102195644A (zh) * 2003-12-24 2011-09-21 英特尔公司 可编程序直接插入式延迟锁定环路
US20150188527A1 (en) * 2013-12-27 2015-07-02 Erin D. FRANCOM Apparatus for a monotonic delay line, method for fast locking of a digital dll with clock stop/start tolerance, apparatus and method for robust clock edge placement, and apparatus and method for clock offset tuning
US20160141017A1 (en) * 2014-11-14 2016-05-19 Cavium, Inc. Controlled dynamic de-alignment of clocks
CN106160908A (zh) * 2015-04-23 2016-11-23 深圳市恒扬数据股份有限公司 两阶可编程电信级时钟树电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477808B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100605577B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 레지스터 제어형 지연 고정 루프 및 그의 제어 방법
US7629819B2 (en) * 2005-07-21 2009-12-08 Micron Technology, Inc. Seamless coarse and fine delay structure for high performance DLL
WO2008102246A2 (en) * 2007-02-22 2008-08-28 Agency For Science, Technology And Research An apparatus for generating a plurality of signals
US7545190B2 (en) * 2007-05-01 2009-06-09 Advanced Micro Devices, Inc. Parallel multiplexing duty cycle adjustment circuit with programmable range control
US7872507B2 (en) * 2009-01-21 2011-01-18 Micron Technology, Inc. Delay lines, methods for delaying a signal, and delay lock loops
US9413338B2 (en) * 2014-05-22 2016-08-09 Micron Technology, Inc. Apparatuses, methods, and circuits including a duty cycle adjustment circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034816A1 (en) * 2000-03-29 2003-02-20 Jong-Hoon Oh Delay-locked loop for differential clock signals
CN102195644A (zh) * 2003-12-24 2011-09-21 英特尔公司 可编程序直接插入式延迟锁定环路
CN101562440A (zh) * 2009-05-12 2009-10-21 华为技术有限公司 延迟模块和方法、时钟检测装置及数字锁相环
US20150188527A1 (en) * 2013-12-27 2015-07-02 Erin D. FRANCOM Apparatus for a monotonic delay line, method for fast locking of a digital dll with clock stop/start tolerance, apparatus and method for robust clock edge placement, and apparatus and method for clock offset tuning
US20160141017A1 (en) * 2014-11-14 2016-05-19 Cavium, Inc. Controlled dynamic de-alignment of clocks
CN106160908A (zh) * 2015-04-23 2016-11-23 深圳市恒扬数据股份有限公司 两阶可编程电信级时钟树电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ILIAS SOURIKOPOULOS: "A digital delay line with coarse/fine tuning through gate/body biasing in 28nm FDSOI", 《ESSCIRC CONFERENCE 2016: 42ND EUROPEAN SOLID-STATE CIRCUITS CONFERENCE》 *
万贤杰: "一种分段式数控延迟线的设计", 《微电子学》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932702A (zh) * 2018-09-18 2020-03-27 爱思开海力士有限公司 集成电路
CN110932702B (zh) * 2018-09-18 2023-10-03 爱思开海力士有限公司 集成电路
WO2022033005A1 (zh) * 2020-08-11 2022-02-17 长鑫存储技术有限公司 延迟锁定环电路
US11398824B2 (en) 2020-08-11 2022-07-26 Changxin Memory Technologies, Inc. Delay locked loop circuit
WO2023029880A1 (zh) * 2021-09-03 2023-03-09 华为技术有限公司 一种数据交织方法及数据交织装置

Also Published As

Publication number Publication date
US20180198439A1 (en) 2018-07-12
TWI659607B (zh) 2019-05-11
US10158352B2 (en) 2018-12-18
CN108306639B (zh) 2022-03-08
TW201826705A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
CN108306639A (zh) 延迟信号产生装置和延迟信号产生方法
US5790612A (en) System and method to reduce jitter in digital delay-locked loops
US8514001B1 (en) Memory interface phase-shift circuitry to support multiple frequency ranges
KR100313820B1 (ko) 반도체 집적회로 장치 및 타이밍 신호 발생회로
US7902890B2 (en) Locked loop circuit with clock hold function
JP4817348B2 (ja) 半導体メモリ装置で用いられる遅延固定ループ
US8290109B2 (en) Circuit, system and method for multiplexing signals with reduced jitter
US5828250A (en) Differential delay line clock generator with feedback phase control
US9378783B2 (en) I/O circuit with phase mixer for slew rate control
US20070046347A1 (en) Delay locked loop
US10437279B2 (en) Open loop solution in data buffer and RCD
US6734740B1 (en) Enhanced ZDB feedback methodology utilizing binary weighted techniques
US7135903B2 (en) Phase jumping locked loop circuit
JP4533599B2 (ja) ディレイロックループにおけるクロック分周器及びクロック分周方法
KR102534241B1 (ko) 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
JP2020113987A (ja) クロック信号に同期される信号生成回路及びこれを用いる半導体装置
US6922091B2 (en) Locked loop circuit with clock hold function
Mosalikanti et al. High performance DDR architecture in Intel® Core™ processors using 32nm CMOS high-K metal-gate process
US7423466B2 (en) Apparatus for enabling duty cycle locking at the rising/falling edge of the clock
TW202410642A (zh) 時脈產生電路及使用其的半導體裝置
Handbook RLDRAM II.
Table Speedster FPGA Family
KR20080030363A (ko) 위상 조절기 및 그를 포함하는 지연 고정 루프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant