CN110932702B - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN110932702B
CN110932702B CN201910832827.1A CN201910832827A CN110932702B CN 110932702 B CN110932702 B CN 110932702B CN 201910832827 A CN201910832827 A CN 201910832827A CN 110932702 B CN110932702 B CN 110932702B
Authority
CN
China
Prior art keywords
delay
complementary
signal
replica
strobe signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910832827.1A
Other languages
English (en)
Other versions
CN110932702A (zh
Inventor
金仔永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110932702A publication Critical patent/CN110932702A/zh
Application granted granted Critical
Publication of CN110932702B publication Critical patent/CN110932702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/1508—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of delay lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路包括：延迟电路，其适用于将一个或更多个输入信号延迟；转变感测电路，其适用于感测所述一个或更多个输入信号是否转变；以及复制延迟电路，其适用于在由所述转变感测电路感测到所述一个或更多个输入信号未转变的区段中将一个或更多个时钟信号延迟。

Description

集成电路
相关申请的交叉引用
本申请要求于2018年9月18日提交的申请号为10-2018-0111536的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及一种集成电路，并且更具体地，涉及一种使用选通信号的集成电路。
背景技术
在包括多个集成电路芯片的系统中，当在集成电路芯片之间以高速来交换数据时，选通信号也与数据一起被交换。为了确保数据的信号完整性，需要选通信号(被称为回送时钟(echo clock))来在集成电路芯片之间进行高速数据传送。作为代表性示例，在数据被交换时，几乎所有类型的存储器件都一起使用选通信号和数据来对数据进行选通。为了数据发送和接收的稳定性，需要将数据和选通信号正确对齐。
图1是示出常规存储器件的数据DQ以及选通信号DQS_t和DQS_c的波形的示图。在该图中，实线表示选通信号DQS_t，而虚线表示互补选通信号DQS_c。图1示出选通信号DQS_t和DQS_c的边沿未与数据DQ的中心对齐。在这种情况下，需要将选通信号DQS_t和DQS_c延迟一定量‘101’，以便使选通信号DQS_t和DQS_c的边沿与数据DQ的中心对齐。由于选通信号DQS_t和DQS_c是高速转变的信号，所以在将选通信号DQS_t和DQS_c延迟的过程中会消耗大量电流，这可能会在存储器件中产生大量的功率噪声。
发明内容
本发明的实施例针对一种用于消除在将选通信号延迟的过程中产生的功率噪声的集成电路。
根据本发明的一个实施例，一种集成电路包括：延迟电路，其适用于将一个或更多个输入信号延迟；转变感测电路，其适用于感测一个或更多个输入信号是否转变；以及复制延迟电路，其适用于在由转变感测电路感测到一个或更多个输入信号未转变的区段中将一个或更多个时钟信号延迟。
根据本发明的另一个实施例，一种集成电路包括：延迟线，其适用于将选通信号延迟；转变感测电路，其适用于感测选通信号的转变；输入控制电路，其适用于在由转变感测电路感测到选通信号未转变的区段中选择性地传送时钟信号；以及复制延迟电路，其适用于将从输入控制电路传送的时钟信号延迟。
根据本发明的另一个实施例，一种用于操作集成电路的方法包括：经由延迟线将选通信号延迟；感测被延迟的选通信号未转变的区段；以及在该区段中经由复制延迟线来将时钟信号延迟。
附图说明
图1是示出常规存储器件的数据和选通信号的波形的示图。
图2是示出根据本发明的一个实施例的集成电路的框图。
图3是用于描述图2中所示的集成电路的操作的时序图。
具体实施方式
下面将参考附图来更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式来实施，并且不应该将其解释为限于本文中所阐述的实施例。相反，提供这些实施例，使得本公开将是透彻且完整的，并且向本领域技术人员充分地传达本发明的范围。在整个公开中，相同的附图标记在本发明的各个附图和实施例指代相同的部分。
应注意，对“实施例”的参考不一定意指仅参考一个实施例，并且对“实施例”的不同参考不一定是对(一个或多个)相同实施例的参考。
将要理解，尽管术语“第一”和/或“第二”可以在本文中用来描述各种元件，但这些元件不应该受这些术语的限制。这些术语仅仅用来将一个元件和另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
应当理解，当一个元件被称为“耦接”或“连接”到另一个元件时，它可以直接耦接或连接到另一个元件，或者在它们之间可以存在中间元件。相反，应该理解，当一个元件被称为“直接耦接”或“直接连接”到另一个元件时，不存在中间元件。其他描述元件之间的关系的表述，诸如“在……之间”、“直接在……之间”、“与……相邻”或“与……直接相邻”应该以相同的方式来解释。
本文中所使用的术语仅为了描述特定实施例的目的，而不旨在进行限制。在本公开中，除非上下文中另外清楚地指出，否则单数形式意在也包括复数形式。还要理解，当在该说明书中使用术语“包括”、“包含”、“具有”等等时，这些术语指定所阐述的特征、数字、步骤、操作、元件、组件和/或其组合的存在，但不排除存在或添加一个或更多个其他特征、数字、步骤、操作、元件、组件和/或其组合。
上述示例性实施例仅仅用于理解本公开的技术精神的目的，并且本公开的范围不应该限于上述示例性实施例。对本公开所属领域的技术人员来说显而易见的是，除了上述示例性实施例之外，可以基于本公开的技术精神作出其他修改。
除非另外定义，否则本文中所使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。除非在本公开中另外定义，否则这些术语不应该被解释为理想的或过于正式的。
在下文中，将参考附图来详细地描述本发明的各种实施例。
图2是示出根据本发明的实施例的集成电路200的框图。
参考图2，集成电路200可以包括延迟电路210、转变感测电路220和复制延迟电路230。
延迟电路210可以将选通信号DQS_t和互补选通信号DQS_c延迟。在这里，示例性地示出：选通信号DQS_t和DQS_c被用作由延迟电路210延迟的输入信号。然而，本领域技术人员显而易见的是，由延迟电路210延迟的输入信号的类型和数量可以是不同的。延迟电路210可以包括：第一延迟线211，其用于将选通信号DQS_t延迟以输出为延迟选通信号DQS_t_D(在下文中，仅被称为选通信号)；以及第二延迟线212，其用于将互补选通信号DQS_c延迟以输出为延迟互补选通信号DQS_t_D(在下文中，仅被称为互补选通信号)。可以基于延迟码D_CODE<0:N>来调整第一延迟线211和第二延迟线212的延迟量。延迟电路210可以用于通过将选通信号DQS_t和DQS_c延迟来使选通信号DQS_t_D和DQS_c_D的边沿与数据(例如，图1中所示的DQ)的中心对齐。
转变感测电路220可以感测要由延迟电路210延迟的一个或更多个输入信号DQS_t和DQS_c的转变。当选通信号DQS_t和DQS_c两者都保持第一逻辑电平(例如，逻辑高电平)预定时间或更长时间时，转变感测电路220可以确定选通信号DQS_t和DQS_c不转变，并且然后可以将复制转变使能信号REP_EN激活为逻辑高电平。当复制转变使能信号REP_EN处于逻辑高电平时，它可以表示选通信号DQS_t和DQS_c不转变。相反，当复制转变使能信号REP_EN处于逻辑低电平时，它可以表示选通信号DQS_t和DQS_c转变。
转变感测电路220可以包括反相器221、222和224、225、与非门223和226以及或非门227。反相器221和222可以将选通信号DQS_t延迟。与非门223可以接收选通信号DQS_T和反相器222的输出信号。反相器224和225可以将互补选通信号DQS_c延迟。与非门226可以接收互补选通信号DQS_c和反相器225的输出信号。或非门227可以接收与非门223的输出信号和与非门226的输出信号，以输出复制转变使能信号REP_EN。
当选通信号DQS_t保持逻辑高电平预定时间或更长时间时，与非门223的输出信号可以处于逻辑低电平。类似地，当互补选通信号DQS_c保持逻辑高电平预定时间或更长时间时，与非门226的输出信号可以处于逻辑低电平。当与非门223的输出信号和与非门226的输出信号全部处于逻辑低电平时，复制转变使能信号REP_EN可以具有逻辑高电平。预定时间可以对应于通过反相器221和222(或反相器224和225)的延迟量。
复制延迟电路230可以在选通信号和DQS_t和DQS_c不转变的区段中(即，在复制转变使能信号REP_EN处于逻辑高电平的区段中)将时钟信号CLK和CLKB延迟。由于延迟电路210被示例性地示出为将差分输入的选通信号DQS_t和DQS_c延迟，因此复制延迟电路230也被示出为将差分输入到其的时钟信号CLK和CLKB延迟。选通信号DQS_t和DQS_c转变时的频率与时钟信号CLK和CLKB的频率可以相同。复制延迟电路230可以包括第一复制延迟线231和第二复制延迟线232。复制延迟电路230可以用来均匀地保持由集成电路200消耗的电流量以降低功率噪声。也就是说，在延迟电路210消耗大量电流的区段中可以消耗更少量的电流，而在延迟电路210消耗少量电流的区段中可以消耗更大量的电流。第一复制延迟线231和第二复制延迟线232可以具有与第一延迟线211和第二延迟线212相同的配置。第一复制延迟线231和第二复制延迟线232的延迟量可以基于延迟码D_CODE<0:N>来调整。
输入控制电路233可以响应于复制转变使能信号REP_EN来将时钟信号CLK和互补时钟信号CLKB传送到第一复制延迟线231和第二复制延迟线232。换言之，当复制转变使能信号REP_EN被激活为逻辑高电平时，时钟信号CLK可以作为采样时钟信号EN_CLK而被传送到第一复制延迟线231，且互补时钟信号CLKB可以作为采样互补时钟信号EN_CLKB而被传送到第二复制延迟线232。当复制转变使能信号REP_EN被去激活为逻辑低电平时，采样时钟信号EN_CLK和EN_CLKB可以被固定到逻辑低电平。输入控制电路233可以包括：与门234，所述与门234接收时钟信号CLK和复制转变使能信号REP_EN以产生要被传送到第一复制延迟线231的采样时钟信号EN_CLK；以及与门235，所述与门235接收互补时钟信号CLKB和复制转变使能信号REP_EN以产生要被传送到第二复制延迟线232的采样互补时钟信号EN_CLKB。
第一复制延迟线231可以将从输入控制电路233传送的采样时钟信号EN_CLK延迟。如上所述，第一复制延迟线231可以具有与第一延迟线211相同的配置，并且可以具有基于延迟码D_CODE<0:N>而调整的延迟值，正如在延迟线211中那样。类似地，第二复制延迟线232可以将从输入控制电路233传送的采样互补时钟信号EN_CLKB延迟。如上所述，第二复制延迟线232可以具有与第二延迟线212相同的配置，并且可以具有基于延迟码D_CODE<0:N>而调整的延迟值，正如在第二延迟线212中那样。
图3是用于描述图2中示出的集成电路200的操作的时序图。
参考图3，选通信号DQS_t_D和DQS_c_D可以在区段301中不转变。在这种情况下，复制转变使能信号REP_EN可以具有逻辑高电平，并且传送到第一复制延迟线231和第二复制延迟线232的采样时钟信号EN_CLK和EN_CLKB可以转变。因此，用于将选通信号DQS_t和DQS_c延迟的第一延迟线211和第二延迟线212可以消耗更少量的电流，而用于将采样时钟信号EN_CLK和EN_CLKB延迟的第一复制延迟线231和第二复制延迟线232可以消耗更大量的电流。
在区段302中，选通信号DQS_t_D和DQS_c_D可以转变。在这种情况下，复制转变使能信号REP_EN可以具有逻辑低电平，且传送到第一复制延迟线231和第二复制延迟线232的采样时钟信号EN_CLK和EN_CLKB可以被固定到逻辑低电平。因此，在将选通信号DQS_t和DQS_c延迟的第一延迟线211和第二延迟线212中可以消耗更大量的电流，而在将采样时钟信号EN_CLK和EN_CLKB延迟的第一复制延迟线231和第二复制延迟线232中可以消耗更少量的电流。
在区段303中，选通信号DQS_t_D和DQS_c_D可以不转变。在这种情况下，复制转变使能信号REP_EN可以具有逻辑高电平，并且传送到第一复制延迟线231和第二复制延迟线232的采样时钟信号EN_CLK和EN_CLKB可以转变。即，在区段303中，集成电路200可以与在区段301中基本相同的那样来操作。
由于在选通信号DQS_t_D和DQS_c_D转变的区段和选通信号DQS_t_D和DQS_c_D不转变的区段中由集成电路消耗的电流的总量可以保持恒定，所以在区段301到区段303的过渡期间，集成电路的电流消耗量不会突然地改变。因此，不会在集成电路中产生功率噪声。
根据本发明的实施方式，可以在没有功率噪声的情况下将选通信号延迟。
虽然已经关于特定实施例描述了本发明，但对本领域技术人员来说将显而易见的是，在不脱离如所附权利要求中所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

Claims (11)

1.一种集成电路，包括：
延迟电路，其适用于将一个或更多个输入信号延迟；
转变感测电路，其适用于感测所述一个或更多个输入信号是否转变；以及
复制延迟电路，其适用于在由所述转变感测电路感测到所述一个或更多个输入信号未转变的区段中将一个或更多个时钟信号延迟，
其中，所述一个或更多个输入信号包括选通信号和互补选通信号。
2.如权利要求1所述的集成电路，其中，所述一个或更多个时钟信号包括时钟信号和互补时钟信号。
3.如权利要求2所述的集成电路，其中，所述选通信号和所述互补选通信号是用于将由所述集成电路接收到的数据选通的信号，以及
当所述选通信号和所述互补选通信号转变时，所述选通信号和所述互补选通信号具有与所述时钟信号和所述互补时钟信号的频率相同的频率。
4.如权利要求2所述的集成电路，其中，所述延迟电路包括：
延迟线，其适用于将所述选通信号延迟；以及
互补延迟线，其适用于将所述互补选通信号延迟。
5.如权利要求4所述的集成电路，其中，所述复制延迟电路包括：
复制延迟线，其具有与所述延迟线相同的配置；以及
复制互补延迟线，其具有与所述互补延迟线相同的配置。
6.如权利要求5所述的集成电路，还包括：
输入控制电路，其适用于响应于由所述转变感测电路产生的复制转变使能信号来选择性地将所述时钟信号和所述互补时钟信号传送到所述复制延迟线和所述复制互补延迟线。
7.如权利要求6所述的集成电路，其中，所述延迟线、所述互补延迟线、所述复制延迟线和所述复制互补延迟线中的每个的延迟量基于延迟码来调整。
8.如权利要求6所述的集成电路，其中，当所述选通信号和所述互补选通信号两者都保持第一逻辑电平预定时间或更长时间时，所述复制转变使能信号被激活。
9.如权利要求6所述的集成电路，其中，所述转变感测电路包括：
第一与非门，其适用于接收所述选通信号和通过将所述选通信号延迟预定时间而获得的信号；
第二与非门，其适用于接收所述互补选通信号和通过将所述互补选通信号延迟所述预定时间而获得的信号；以及
或非门，其适用于接收所述第一与非门的输出信号和所述第二与非门的输出信号以输出所述复制转变使能信号。
10.如权利要求1所述的集成电路，其中，所述集成电路是存储器件。
11.一种集成电路，包括：
延迟线，其适用于将选通信号延迟；
转变感测电路，其适用于感测所述选通信号的转变；
输入控制电路，其适用于在由所述转变感测电路感测到所述选通信号未转变的区段中选择性地传送时钟信号；以及
复制延迟电路，其适用于将从所述输入控制电路传送的所述时钟信号延迟。
CN201910832827.1A 2018-09-18 2019-09-04 集成电路 Active CN110932702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180111536A KR102570959B1 (ko) 2018-09-18 2018-09-18 집적 회로
KR10-2018-0111536 2018-09-18

Publications (2)

Publication Number Publication Date
CN110932702A CN110932702A (zh) 2020-03-27
CN110932702B true CN110932702B (zh) 2023-10-03

Family

ID=69774317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910832827.1A Active CN110932702B (zh) 2018-09-18 2019-09-04 集成电路

Country Status (3)

Country Link
US (1) US10692553B2 (zh)
KR (1) KR102570959B1 (zh)
CN (1) CN110932702B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136203A1 (en) * 1983-08-01 1985-04-03 FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION Apparatus for dynamically controlling the timing of signals in automatic test systems
CN1201927A (zh) * 1997-06-10 1998-12-16 日本电气株式会社 一种时钟生成电路
TW200415652A (en) * 2002-10-11 2004-08-16 Nec Electronics Corp Semiconductor memory device having mode storing one bit data in two memory cells and method of controlling the same
JP2006085650A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 情報処理回路および情報処理方法
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN1965282A (zh) * 2004-04-05 2007-05-16 米克伦技术公司 延迟线同步器装置和方法
CN101131859A (zh) * 2006-08-22 2008-02-27 恩益禧电子股份有限公司 接口电路
CN101809869A (zh) * 2007-09-24 2010-08-18 高通股份有限公司 与同步电路的延迟匹配的延迟电路
CN106663078A (zh) * 2014-09-04 2017-05-10 高通股份有限公司 延迟电路以及相关的系统和方法
CN108306639A (zh) * 2017-01-11 2018-07-20 联发科技股份有限公司 延迟信号产生装置和延迟信号产生方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5160856B2 (ja) * 2007-10-24 2013-03-13 ルネサスエレクトロニクス株式会社 Ｄｄｒメモリコントローラ及び半導体装置
KR20100044625A (ko) 2008-10-22 2010-04-30 삼성전자주식회사 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
KR101143487B1 (ko) * 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치의
JP5879367B2 (ja) * 2011-12-29 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置
KR102143654B1 (ko) * 2014-02-18 2020-08-11 에스케이하이닉스 주식회사 반도체장치
KR20180046429A (ko) * 2016-10-27 2018-05-09 삼성전자주식회사 오프셋을 제거하는 지연 고정 루프 및 이를 포함하는 메모리 장치
KR102657550B1 (ko) * 2016-11-14 2024-04-16 에스케이하이닉스 주식회사 수신 회로, 이를 포함하는 반도체 장치 및 시스템
KR102300123B1 (ko) * 2017-06-01 2021-09-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20190102929A (ko) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136203A1 (en) * 1983-08-01 1985-04-03 FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION Apparatus for dynamically controlling the timing of signals in automatic test systems
CN1201927A (zh) * 1997-06-10 1998-12-16 日本电气株式会社 一种时钟生成电路
TW200415652A (en) * 2002-10-11 2004-08-16 Nec Electronics Corp Semiconductor memory device having mode storing one bit data in two memory cells and method of controlling the same
CN1965282A (zh) * 2004-04-05 2007-05-16 米克伦技术公司 延迟线同步器装置和方法
JP2006085650A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 情報処理回路および情報処理方法
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101131859A (zh) * 2006-08-22 2008-02-27 恩益禧电子股份有限公司 接口电路
CN101809869A (zh) * 2007-09-24 2010-08-18 高通股份有限公司 与同步电路的延迟匹配的延迟电路
CN106663078A (zh) * 2014-09-04 2017-05-10 高通股份有限公司 延迟电路以及相关的系统和方法
CN108306639A (zh) * 2017-01-11 2018-07-20 联发科技股份有限公司 延迟信号产生装置和延迟信号产生方法

Also Published As

Publication number Publication date
US20200090714A1 (en) 2020-03-19
KR20200032464A (ko) 2020-03-26
US10692553B2 (en) 2020-06-23
KR102570959B1 (ko) 2023-08-28
CN110932702A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
CN111433849B (zh) 用于存储器装置的连续写入操作的间隙检测
US7420391B2 (en) Circuit arrangement and method for operating a circuit arrangement
US6822478B2 (en) Data-driven clock gating for a sequential data-capture device
US10572406B2 (en) Memory controller for receiving differential data strobe signals and application processor having the memory controller
US7239576B2 (en) Memory device and method of controlling the same
US10431268B2 (en) Semiconductor device and memory controller receiving differential signal
US7636806B2 (en) Electronic system and method for sending or receiving a signal
US20110235446A1 (en) Write strobe generation for a memory interface controller
US7089440B2 (en) Skew compensation for a multi-agent shared bus
CN110246529B (zh) 延迟电路
US7352227B2 (en) Semiconductor device having plurality of circuits belonging to different voltage domains
US8384437B2 (en) Method and apparatus for gating a clock signal
EP0953982B1 (en) Input circuit
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US10027316B2 (en) Low power clock buffer circuit for integrated circuit with multi-voltage design
CN110932702B (zh) 集成电路
EP3698363B1 (en) Dqs gating in a parallelizer of a memory device
US7424059B2 (en) Data transfer circuit
US6130558A (en) Data transfer circuit and method for a semiconductor memory
US20020002663A1 (en) Data backup memory
US8248129B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US10305500B1 (en) Amplification circuit, and frequency dividing circuit, semiconductor apparatus and semiconductor system including the amplification circuit and or frequency dividing circuit
US10348276B2 (en) Loop delay optimization for multi-voltage self-synchronous systems
CN116243149A (zh) 单线总线电路中的扫描测试
KR20180029819A (ko) 차동 신호를 수신하는 반도체 장치, 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant