CN108270429A - 一种抗双节点翻转的锁存器 - Google Patents

一种抗双节点翻转的锁存器 Download PDF

Info

Publication number
CN108270429A
CN108270429A CN201810018508.2A CN201810018508A CN108270429A CN 108270429 A CN108270429 A CN 108270429A CN 201810018508 A CN201810018508 A CN 201810018508A CN 108270429 A CN108270429 A CN 108270429A
Authority
CN
China
Prior art keywords
memory node
cross coupling
coupling structure
latch
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810018508.2A
Other languages
English (en)
Other versions
CN108270429B (zh
Inventor
刘梦新
刘海南
赵发展
卜建辉
罗家俊
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810018508.2A priority Critical patent/CN108270429B/zh
Publication of CN108270429A publication Critical patent/CN108270429A/zh
Application granted granted Critical
Publication of CN108270429B publication Critical patent/CN108270429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请实施例提供的一种抗双节点翻转的锁存器，涉及集成电路技术领域，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构；第二交叉耦合结构；第三交叉耦合结构；第四交叉耦合结构；第五交叉耦合结构；第六交叉耦合结构；第七交叉耦合结构；第八交叉耦合结构；第九交叉耦合结构。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

Description

一种抗双节点翻转的锁存器
技术领域
本发明涉及集成电路技术领域，特别涉及一种抗双节点翻转的锁存器。
背景技术
锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的其中一个作用是解决一个I/O口既能输出也能输入的问题。
但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：
现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转。
发明内容
本申请实施例通过提供一种抗双节点翻转的锁存器，解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
鉴于上述问题，提出了本申请实施例以便提供一种抗双节点翻转的锁存器。
本申请实施例提供了一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点C；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点C，输出端接存储节点F；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点D；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点D，输出端接存储节点B；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点F，输出端接存储节点B；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点A，输出端接存储节点E。
本申请实施例还提供了一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点A，输出端接存储节点B；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点C，输出端接存储节点A；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点F，输出端接存储节点C；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点E，输出端接存储节点F；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点D，输出端接存储节点E；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点B，输出端接存储节点D；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点B，输出端接存储节点F；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点C，输出端接存储节点D；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点E，输出端接存储节点A。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点C；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点C，输出端接存储节点F；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点D；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点D，输出端接存储节点B；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点F，输出端接存储节点B；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点A，输出端接存储节点E。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种抗双节点翻转的锁存器的结构示意图；
图2为本申请实施例提供的交叉偶和结构示意图；
图3为本申请实施例提供的一种抗双节点翻转的锁存器的输入/输出电路连接示意图；
图4为本申请实施例提供的一种抗双节点翻转的锁存器的仿真示意图。
附图标号说明：第一交叉耦合结构1，第二交叉耦合结构2，第三交叉耦合结构3，第四交叉耦合结构4，第五交叉耦合结构5，第六交叉耦合结构6，第七交叉耦合结构7，第八交叉耦合结构8，第九交叉耦合结构9。
具体实施方式
本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：
所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点C；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点C，输出端接存储节点F；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点D；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点D，输出端接存储节点B；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点F，输出端接存储节点B；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点A，输出端接存储节点E。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
图1为本申请实施例提供的一种抗双节点翻转的锁存器的结构示意图。如图1所示，所述锁存器包括：
所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；
具体而言，锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。所述存储节点是具有存储功能的节点，在网络拓扑学中，节点是网络任何支路的终端或网络中两个或更多支路的互连公共点。本申请实施例中所述的锁存器具有A、B、C、D、E、F六个存储节点，并且所述六个存储节点互不相同。
所述锁存器还具有：所述锁存器还具有：第一交叉耦合结构1，所述第一交叉耦合结构1的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构2，所述第二交叉耦合结构2的输入端接存储节点A，输出端接存储节点C；第三交叉耦合结构3，所述第三交叉耦合结构3的输入端接存储节点C，输出端接存储节点F；第四交叉耦合结构4，所述第四交叉耦合结构4的输入端接存储节点F，输出端接存储节点E；第五交叉耦合结构5，所述第五交叉耦合结构5的输入端接存储节点E，输出端接存储节点D；第六交叉耦合结构6，所述第六交叉耦合结构6的输入端接存储节点D，输出端接存储节点B；第七交叉耦合结构7，所述第七交叉耦合结构7的输入端接存储节点F，输出端接存储节点B；第八交叉耦合结构8，所述第八交叉耦合结构8的输入端接存储节点D，输出端接存储节点C；第九交叉耦合结构9，所述第九交叉耦合结构9的输入端接存储节点A，输出端接存储节点E。
具体而言，如图2所示，交叉偶和结构具体的内部构成是由一个PMOS晶体管M1和一个NMOS晶体管M2构成的交叉耦合晶体管结构，M1的栅极和M2的漏极相连接到n1节点，并作为输入方向；M1的漏极和M2的栅极相连接到n2节点，并作为输出方向。在图1中，所述第一交叉耦合结构1，直到所述第九交叉耦合结构9的内部结构相同，在此不做过多赘述。
本申请实施例通过上述锁存器主体的拓扑结构，解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
实施例二
本申请实施例还提供了一种抗双节点翻转的锁存器，所述锁存器包括：
所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；
所述锁存器还具有：第一交叉耦合结构1，所述第一交叉耦合结构1的输入端接存储节点A，输出端接存储节点B；第二交叉耦合结构2，所述第二交叉耦合结构2的输入端接存储节点C，输出端接存储节点A；第三交叉耦合结构3，所述第三交叉耦合结构3的输入端接存储节点F，输出端接存储节点C；第四交叉耦合结构4，所述第四交叉耦合结构4的输入端接存储节点E，输出端接存储节点F；第五交叉耦合结构5，所述第五交叉耦合结构5的输入端接存储节点D，输出端接存储节点E；第六交叉耦合结构6，所述第六交叉耦合结构6的输入端接存储节点B，输出端接存储节点D；第七交叉耦合结构7，所述第七交叉耦合结构7的输入端接存储节点B，输出端接存储节点F；第八交叉耦合结构8，所述第八交叉耦合结构8的输入端接存储节点C，输出端接存储节点D；第九交叉耦合结构9，所述第九交叉耦合结构9的输入端接存储节点E，输出端接存储节点A。
具体而言，本申请实施例与实施例一提供的一种抗双节点翻转的锁存器结构相同，各个存储节点之间的输入输出方向相反，同样能够解决现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
实施例三
为了更进一步对本申请提供的一种抗双节点翻转的锁存器进行解释，本申请实施例对一种抗双节点翻转的锁存器的工作原理进行阐述。
当所述锁存器在导通模式下，如图3所示，输入数据In通过CMOS传输门TG1，TG2和TG3分别传送到存储节点A，存储节点D和存储节点F，而存储节点B，存储节点E和存储节点C则与输入数据In逻辑相反。存储节点B通过时钟控制反相器输出到输出节点Q，因此输入In与输出Q逻辑相同。当所述锁存器在保持模式下，这些冗余存储节点具备恢复正确逻辑的能力，达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
本申请实施例对保持模式下的双节点翻转进行了仿真，仿真结果如图4所示，在时钟信号CLK＝0的低电平模式下，所述锁存器处于保持状态。此时对所述锁存器中任意两个节点施加翻转。仿真进行7个时钟周期，每个周期为2ns。结果显示，所述锁存器的输出Q均能保持和输入IN一致的逻辑状态。因此提出的锁存器结构是一种抗双节点翻转的设计。在实际的仿真过程中，电压从低电平到高电平的波动都达到了电源电压VDD的值，电压从高电平向低电平的波动都达到了地GND的电位水平。同理的，其它周期或者可以做类似分析。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点C；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点C，输出端接存储节点F；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点D；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点D，输出端接存储节点B；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点F，输出端接存储节点B；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点A，输出端接存储节点E。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (2)

1.一种抗双节点翻转的锁存器，其特征在于，所述锁存器包括：
所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；
所述锁存器还具有：
第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；
第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点C；
第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点C，输出端接存储节点F；
第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点F，输出端接存储节点E；
第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点D；
第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点D，输出端接存储节点B；
第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点F，输出端接存储节点B；
第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点D，输出端接存储节点C；
第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点A，输出端接存储节点E。
2.一种抗双节点翻转的锁存器，其特征在于，所述锁存器包括：
所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；
所述锁存器还具有：
第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点A，输出端接存储节点B；
第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点C，输出端接存储节点A；
第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点F，输出端接存储节点C；
第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点E，输出端接存储节点F；
第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点D，输出端接存储节点E；
第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点B，输出端接存储节点D；
第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点B，输出端接存储节点F；
第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点C，输出端接存储节点D；
第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点E，输出端接存储节点A。
CN201810018508.2A 2018-01-09 2018-01-09 一种抗双节点翻转的锁存器 Active CN108270429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810018508.2A CN108270429B (zh) 2018-01-09 2018-01-09 一种抗双节点翻转的锁存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810018508.2A CN108270429B (zh) 2018-01-09 2018-01-09 一种抗双节点翻转的锁存器

Publications (2)

Publication Number Publication Date
CN108270429A true CN108270429A (zh) 2018-07-10
CN108270429B CN108270429B (zh) 2021-10-15

Family

ID=62773269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810018508.2A Active CN108270429B (zh) 2018-01-09 2018-01-09 一种抗双节点翻转的锁存器

Country Status (1)

Country Link
CN (1) CN108270429B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109586705A (zh) * 2018-11-26 2019-04-05 中北大学 基于双互锁单元的抗辐照d锁存器
CN109586704A (zh) * 2018-11-26 2019-04-05 中北大学 基于双互锁结构的抗辐照d锁存器
CN110111833A (zh) * 2019-04-03 2019-08-09 中国科学院微电子研究所 存储器验证电路以及验证方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073345A1 (en) * 2003-10-01 2005-04-07 Ronny Schneider System and method for automatically-detecting soft errors in latches of an integrated circuit
CN101471642A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 一种基于电荷恢复的单相功率时钟触发器
WO2010123940A3 (en) * 2009-04-20 2011-03-24 Robust Chip Inc. Soft error hard electronic circuit and layout
CN102064814A (zh) * 2010-11-26 2011-05-18 中国电子科技集团公司第五十八研究所 一种基于状态保存机制的抗单粒子锁存结构
US20120182048A1 (en) * 2011-01-19 2012-07-19 Paul Eaton Radiation hardened circuit design for multinode upsets
CN103326711A (zh) * 2013-06-17 2013-09-25 天津大学 基于三模冗余和dice的抗辐射加固锁存器
CN103632715A (zh) * 2013-05-08 2014-03-12 中国科学院电子学研究所 用于可编程逻辑器件的二模冗余配置存储单元电路
CN203722602U (zh) * 2013-12-30 2014-07-16 天津大学 一种全定制的五模冗余表决电路
CN104393864A (zh) * 2014-11-27 2015-03-04 西安交通大学 一种抗单粒子翻转的sr锁存器
CN104901676A (zh) * 2015-06-06 2015-09-09 合肥工业大学 一种抗单粒子多节点翻转的锁存器
CN204993301U (zh) * 2015-08-10 2016-01-20 天津大学 能够抵抗双节点翻转的时域加固锁存器
CN105897222A (zh) * 2016-03-31 2016-08-24 中国人民解放军国防科学技术大学 抗单粒子翻转的高速可置位和复位的扫描结构d触发器
CN106849913A (zh) * 2017-01-12 2017-06-13 安徽大学 高性能低开销的双节点翻转在线自恢复锁存器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073345A1 (en) * 2003-10-01 2005-04-07 Ronny Schneider System and method for automatically-detecting soft errors in latches of an integrated circuit
CN101471642A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 一种基于电荷恢复的单相功率时钟触发器
WO2010123940A3 (en) * 2009-04-20 2011-03-24 Robust Chip Inc. Soft error hard electronic circuit and layout
CN102064814A (zh) * 2010-11-26 2011-05-18 中国电子科技集团公司第五十八研究所 一种基于状态保存机制的抗单粒子锁存结构
US20120182048A1 (en) * 2011-01-19 2012-07-19 Paul Eaton Radiation hardened circuit design for multinode upsets
CN103632715A (zh) * 2013-05-08 2014-03-12 中国科学院电子学研究所 用于可编程逻辑器件的二模冗余配置存储单元电路
CN103326711A (zh) * 2013-06-17 2013-09-25 天津大学 基于三模冗余和dice的抗辐射加固锁存器
CN203722602U (zh) * 2013-12-30 2014-07-16 天津大学 一种全定制的五模冗余表决电路
CN104393864A (zh) * 2014-11-27 2015-03-04 西安交通大学 一种抗单粒子翻转的sr锁存器
CN104901676A (zh) * 2015-06-06 2015-09-09 合肥工业大学 一种抗单粒子多节点翻转的锁存器
CN204993301U (zh) * 2015-08-10 2016-01-20 天津大学 能够抵抗双节点翻转的时域加固锁存器
CN105897222A (zh) * 2016-03-31 2016-08-24 中国人民解放军国防科学技术大学 抗单粒子翻转的高速可置位和复位的扫描结构d触发器
CN106849913A (zh) * 2017-01-12 2017-06-13 安徽大学 高性能低开销的双节点翻转在线自恢复锁存器

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
AIBIN YAN 等: "HLDTL: High-performance, low-cost, and double node upset tolerant latch design", 《2017 IEEE 35TH VLSI TEST SYMPOSIUM (VTS)》 *
LINFEI WANG 等: "Experimental study of single event upset and single event latch-up in SOI SRAM", 《2016 13TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT)》 *
ZIHAN FAN 等: "A device-physics-basic SPICE model for PDSOI CMOS SEU", 《2010 10TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY》 *
于猛 等: "基于PDSOI的锁相环电路单粒子瞬变敏感性研究", 《微电子学与计算机》 *
孙敬 等: "基于TDICE单元的SRAM抗SEU加固设计", 《微电子学与计算机》 *
李玉红 等: "0.18μm工艺下单粒子加固锁存器的设计与仿真", 《微电子学与计算机》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109586705A (zh) * 2018-11-26 2019-04-05 中北大学 基于双互锁单元的抗辐照d锁存器
CN109586704A (zh) * 2018-11-26 2019-04-05 中北大学 基于双互锁结构的抗辐照d锁存器
CN110111833A (zh) * 2019-04-03 2019-08-09 中国科学院微电子研究所 存储器验证电路以及验证方法

Also Published As

Publication number Publication date
CN108270429B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
CN108270429A (zh) 一种抗双节点翻转的锁存器
JP7285265B2 (ja) ジョセフソン極性および論理インバータゲート
CN108055032A (zh) 一种抗双节点翻转的锁存器
CN100397783C (zh) 触发器电路
CN104269132B (zh) 一种移位寄存单元、显示面板和显示装置
JPH09261039A (ja) プログラム可能論理装置
JPS61224520A (ja) 構成を変更可能な論理要素
CN208608968U (zh) 正反馈动态d触发器及应用其的数据运算单元、芯片、算力板和计算设备
CN104009736A (zh) 低功耗主从触发器
CN103886887A (zh) 一种使用单端口存储单元的双端口静态随机存储器
CN109039307A (zh) 双沿防抖电路结构
JPH01216622A (ja) 論理回路
Yuan et al. Teaching digital noise and noise margin issues in engineering education
TW202337133A (zh) 電路單元、邏輯電路、處理器和計算裝置
CN110166041A (zh) 锁存器
Van Berkel et al. Beware the three-way arbiter
JPS6179318A (ja) フリツプフロツプ回路
CN210745099U (zh) 免保持动态d触发器、数据运算单元、芯片、算力板及计算设备
Tsyrulnyk et al. Simulation of Logic Elements in Reverse Mode for Building Neural Networks.
Majumder et al. Variation aware design of 50-Gbit/s, 5.027-fJ/bit serializer using latency combined mux-dual latch for inter-chip communication
CN108111161A (zh) 一种准静态动态移位寄存器及红外焦平面阵列读出电路
CN108259033A (zh) 一种辐射加固的高性能dice锁存器
Arundeepakvel et al. Realization of Memristor based D-Latch
CN107404316A (zh) 信号复用装置
JP7411762B2 (ja) 準長接合相互接続部を用いたジョセフソンメモリおよび論理回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant