CN108198586A - 移位寄存器电路及其驱动方法、栅极驱动器和显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器电路，其包括输入端、复位端、第一扫描电压端、第二扫描电压端、第一参考电压端、第二参考电压端、时钟端、输出端、输入电路、第一控制电路、第二控制电路和输出电路。第一控制电路被配置成响应于第二节点处于有效电位而将施加在所述第二参考电压端的第二参考电压供应到第一节点并使所述第二参考电压端与所述输出端导通。第二控制电路被配置成响应于第三节点处于有效电位而将施加在所述第一参考电压端的第一参考电压供应到所述第一节点并使所述第一参考电压端与所述输出端导通。还公开了一种驱动该移位寄存器电路的方法、栅极驱动器、显示面板和显示装置。

Description

移位寄存器电路及其驱动方法、栅极驱动器和显示面板

技术领域

本发明涉及栅极驱动信号的生成，尤其涉及一种移位寄存器电路及其驱动方法、栅极驱动器、显示面板和显示装置。

背景技术

包括多个级联的移位寄存器单元的栅极驱动器可以操作来生成和向显示面板的像素阵列供应栅极驱动信号。在某些现有的栅极驱动器中，移位寄存器单元中的一个或多个晶体管可能在操作期间始终处于直流偏置状态，导致所述晶体管的阈值电压漂移和寿命缩短。这可以进一步导致生成的栅极驱动信号的异常。

发明内容

提供一种可以缓解、减轻或消除上述问题中的至少一个的机制将是有利的。

根据本发明的一个方面，提供了一种移位寄存器电路，包括：输入端，可操作用于接收输入脉冲；复位端，可操作用于接收复位脉冲；第一扫描电压端，可操作用于被施加第一扫描电压；第二扫描电压端，可操作用于被施加第二扫描电压；第一参考电压端，可操作用于被施加第一参考电压；第二参考电压端，可操作用于被施加第二参考电压；时钟端，可操作用于接收时钟信号；输出端，可操作用于输出输出信号；输入电路，被配置成响应于在所述输入端处接收的所述输入脉冲有效而将施加在所述第一扫描电压端的所述第一扫描电压供应到第一节点，并且响应于在所述复位端接收的所述复位脉冲有效而将施加在所述第二扫描电压端的所述第二扫描电压供应到所述第一节点；第一控制电路，被配置成响应于施加到所述第一参考电压端的所述第一参考电压有效而使所述第一参考电压端与第二节点导通，响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通，以及响应于所述第二节点处于有效电位而将施加在所述第二参考电压端的所述第二参考电压供应到所述第一节点并使所述第二参考电压端与所述输出端导通；第二控制电路，被配置成响应于施加到所述第二参考电压端的所述第二参考电压有效而使所述第二参考电压端与第三节点导通，响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通，以及响应于所述第三节点处于有效电位而将施加在所述第一参考电压端的所述第一参考电压供应到所述第一节点并使所述第一参考电压端与所述输出端导通；以及输出电路，被配置成响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通。

在某些示例性实施例中，所述第一控制电路和所述第二控制电路被配置成响应于所述第一参考电压和所述第二参考电压中的每一个以一间隔在有效电压水平与无效电压水平之间切换而交替地操作。所述第一参考电压和所述第二参考电压具有相反的相位。

在某些示例性实施例中，所述输入电路包括：第一晶体管，其栅极连接到所述输入端，其第一电极连接到所述第一扫描电压端，并且其第二电极连接到所述第一节点；以及第二晶体管，其栅极连接到所述复位端，其第一电极连接到所述第二扫描电压端，其第二电极连接到所述第一节点。

在某些示例性实施例中，所述第一控制电路包括：第四晶体管，其栅极连接到所述第二节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述输出端；第六晶体管，其栅极连接到所述第一参考电压端，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第二节点；第七晶体管，其栅极连接到所述第一节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第二节点；以及第八晶体管，其栅极连接到所述第二节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第一节点。

在某些示例性实施例中，所述第二控制电路包括：第五晶体管，其栅极连接到所述第三节点，其第一电极连接到所述第一参考电压端，其第二电极连接到所述输出端；第九晶体管，其栅极连接到所述第二参考电压端，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第三节点；第十晶体管，其栅极连接到所述第一节点，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第三节点；以及第十一晶体管，其栅极连接到所述第三节点，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第一节点。

在某些示例性实施例中，所述输出电路包括第三晶体管，其栅极连接到所述第一节点，其第一电极连接到所述时钟端，并且其第二电极连接到所述输出端。在某些示例性实施例中，所述输出电路还包括连接在所述第一节点与所述输出端之间的电容器。

根据本发明的另一方面，提供了一种栅极驱动器，包括N个级联的如上所述的移位寄存器电路，N为大于等于2的整数。N个移位寄存器电路中的第m个移位寄存器电路的输出端连接到N个移位寄存器电路中的第m+1个移位寄存器电路的输入端，m为整数且1≤m<N。N个移位寄存器电路中的第n个移位寄存器电路的输出端连接到N个移位寄存器电路中的第n-1个移位寄存器电路的复位端，n为整数且1<n≤N。

根据本发明的又另一方面，提供了一种显示面板，包括：第一扫描电压线，可操作用于传送第一扫描电压；第二扫描电压线，可操作用于传送第二扫描电压；第一参考电压线，可操作用于传送第一参考电压，所述第一参考电压以一间隔在有效电压水平与无效电压水平之间切换；第二参考电压线，可操作用于传送第二参考电压，所述第二参考电压以所述间隔在有效电压水平与无效电压水平之间切换，第一、第二参考电压具有相反的相位；第一时钟线，可操作用于传送第一时钟信号；第二时钟线，可操作用于传送第二时钟信号，第一、第二时钟信号具有相反的相位；以及如上所述的栅极驱动器。所述N个移位寄存器电路的各第一扫描电压端连接到所述第一扫描电压线。所述N个移位寄存器电路的各第二扫描电压端连接到所述第二扫描电压线。所述N个移位寄存器电路的各第一参考电压端连接到所述第一参考电压线。所述N个移位寄存器电路的各第二参考电压端连接到所述第二参考电压线。所述N个移位寄存器电路中的第2k-1个移位寄存器电路的时钟端连接到所述第一时钟线。所述N个移位寄存器电路中的第2k个移位寄存器电路的时钟端连接到所述第二时钟线，k为正整数且2k≤N。

根据本发明的再另一方面，提供了一种显示装置，包括：如上所述的显示面板；时序控制器，被配置成控制所述显示面板的操作，其中所述时序控制器被配置成向所述第一时钟线和所述第二时钟线分别供应所述第一时钟信号和所述第二时钟信号；以及电压生成器，被配置成在所述时序控制器的控制下向所述第一扫描电压线、所述第二扫描电压线、所述第一参考电压线和所述第二参考电压线分别供应所述第一扫描电压、所述第二扫描电压、所述第一参考电压和所述第二参考电压。

根据本发明的另一方面，提供了一种驱动如上所述的移位寄存器电路的方法。所述方法包括：向所述第一参考电压端供应所述第一参考电压，其中所述第一参考电压以一间隔在有效电压水平与无效电压水平之间切换；向所述第二参考电压端供应所述第二参考电压，其中所述第二参考电压以所述间隔在有效电压水平与无效电压水平之间切换，第一、第二参考电压具有相反的相位；以及取决于是所述第一参考电压还是所述第二参考电压有效，由所述第一控制电路和所述第二控制电路选择性地执行操作，所述操作包括：（a）响应于所述第一参考电压有效，由所述第一控制电路使所述第一参考电压端与第二节点导通，将所述第二参考电压供应到所述第一节点，并且使所述第二参考电压端与所述输出端导通；或者（b）响应于所述第二参考电压有效，由所述第二控制电路使所述第二参考电压端与第三节点导通，将所述第一参考电压供应到所述第一节点，并且使所述第一参考电压端与所述输出端导通。

在某些示例性实施例中，所述第一扫描电压具有有效电压水平，并且所述第二扫描电压具有无效电压水平。所述方法还包括：向所述输入端供应所述输入脉冲，使得所述输入电路响应于所述输入脉冲有效而将所述第一扫描电压供应到所述第一节点；由所述第一控制电路响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通；由所述第二控制电路响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通；由所述输出电路响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通；并且向所述复位端供应所述复位脉冲，使得所述输入电路响应于所述复位脉冲有效而将所述第二扫描电压供应到所述第一节点。

在某些示例性实施例中，所述第一扫描电压具有无效电压水平，其中所述第二扫描电压具有有效电压水平。所述方法还包括：向所述复位端供应所述输入脉冲，使得所述输入电路响应于所述输入脉冲有效而将所述第二扫描电压供应到所述第一节点；由所述第一控制电路响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通；由所述第二控制电路响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通；由所述输出电路响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通；并且向所述输入端供应所述复位脉冲，使得所述输入电路响应于所述复位脉冲有效而将所述第一扫描电压供应到所述第一节点。

在某些示例性实施例中，所述时钟信号具有50%的占空比。所述输入脉冲具有等于所述时钟信号的周期的一半的脉宽且与其中所述时钟信号为无效的持续时间同步。所述复位脉冲具有等于所述时钟信号的所述周期的一半的脉宽且相对于所述输入脉冲被延迟所述时钟信号的一个周期。

根据在下文中所描述的实施例，本发明的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

附图说明

图1是一种典型的移位寄存器电路的电路图；

图2是用于图1所示的移位寄存器电路的时序图；

图3是根据本发明实施例的移位寄存器电路的示意性框图；

图4是图3所示的移位寄存器电路的示例电路的电路图；

图5是用于图4所示的示例移位寄存器电路的示例时序图；

图6是根据本发明实施例的栅极驱动器在正向扫描模式下的框图；

图7是根据本发明实施例的栅极驱动器在反向扫描模式下的框图；并且

图8是根据本发明实施例的显示装置的框图。

具体实施方式

将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件和/或部分，但是这些元件、部件和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件或部分与另一个元件、部件或部分相区分。因此，下面讨论的第一元件、部件或部分可以被称为第二元件、部件或部分而不偏离本发明的教导。

本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本发明。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合。

将理解的是，当元件被称为“连接到另一个元件”或“耦合到另一个元件”时，其可以直接连接到另一个元件或直接耦合到另一个元件，或者可以存在中间元件。相反，当元件被称为“直接连接到另一个元件”或“直接耦合到另一个元件”时，没有中间元件存在。

除非另有定义，本文中使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。

图1是一种典型的移位寄存器电路100的电路图。如图1所示，该移位寄存器电路100包括晶体管M1~M7、内部节点PU和PD、以及电容器C1。移位寄存器电路100连接到输入端IN、复位端RST、第一扫描电压端VD/S、第二扫描电压端VS/D、第一参考电压端VDD、第二参考电压端VSS、时钟端CLK和输出端OUT。

图2示出了用于移位寄存器电路100的示例时序图。如图2所示，输出端OUT处的输出信号相对于输入端IN处的输入信号被“移位”半个时钟周期。特别地，在该移位寄存器100的操作期间，第一参考电压端VDD始终处于高电压水平，使得晶体管M5始终处于直流偏置状态。这可以导致晶体管M5的阈值电压漂移和寿命缩短。这可以进一步导致输出端OUT处的输出信号的异常。

图3是根据本发明实施例的移位寄存器电路300的框图。参考图3，移位寄存器电路300包括可操作用于接收输入脉冲的输入端IN、可操作用于接收复位脉冲的复位端RST、可操作用于被施加第一扫描电压的第一扫描电压端VD/S、可操作用于被施加第二扫描电压的第二扫描电压端VS/D、可操作用于被施加第一参考电压的第一参考电压端VDD1、可操作用于被施加第二参考电压的第二参考电压端VDD2、可操作用于接收时钟信号的时钟端CLK、以及可操作用于输出输出信号的输出端OUT。移位寄存器电路300还包括被图示为方块的输入电路310、输出电路320、第一控制电路330和第二控制电路340。

输入电路310被配置成响应于在所述输入端IN处接收的所述输入脉冲有效而将施加在所述第一扫描电压端VD/S的所述第一扫描电压供应到第一节点N1。输入电路310还被配置成响应于在所述复位端RST接收的所述复位脉冲有效而将施加在所述第二扫描电压端VS/D的所述第二扫描电压供应到所述第一节点N1。

第一控制电路330被配置成响应于施加到所述第一参考电压端VDD1的所述第一参考电压有效而使所述第一参考电压端VDD1与第二节点N2导通。第一控制电路330还被配置成响应于所述第一节点N1处于有效电位而使所述第二参考电压端VDD2与所述第二节点N2导通。第一控制电路330还被配置成响应于所述第二节点N2处于有效电位而将施加在所述第二参考电压端VDD2的所述第二参考电压供应到所述第一节点N1并使所述第二参考电压端VDD2与所述输出端OUT导通。

第二控制电路340被配置成响应于施加到所述第二参考电压端VDD2的所述第二参考电压有效而使所述第二参考电压端VDD2与第三节点N3导通。第二控制电路340还被配置成响应于所述第一节点N1处于有效电位而使所述第一参考电压端VDD1与所述第三节点N3导通。第二控制电路340还被配置成响应于所述第三节点N3处于有效电位而将施加在所述第一参考电压端VDD1的所述第一参考电压供应到所述第一节点N1并使所述第一参考电压端VDD1与所述输出端OUT导通。

输出电路320被配置成响应于所述第一节点N1处于有效电位而使所述时钟端CLK与所述输出端OUT导通。

如本文使用的术语“有效电位”是指所涉及的电路元件（例如，晶体管）被启用所处的电位，并且如本文使用的术语“无效电位”是指所涉及的电路元件被禁用所处的电位。对于n型晶体管而言，有效电位是高电位，并且无效电位是低电位。对于p型晶体管而言，有效电位是低电位，并且无效电位是高电位。将理解的是，有效电位或无效电位并不意图是指某一个具体的电位，而是可以包括一个电位的范围。另外，术语“电压水平”意图与“电位”可互换地使用。

在该实施例中，第一控制电路330和第二控制电路340可以被配置成以交替的方式操作。这可以通过使供应到第一参考电压端VDD1的所述第一参考电压和供应到第二参考电压端VDD2的所述第二参考电压中的每一个以一间隔在有效电压水平与无效电压水平之间切换来实现。特别地，第一、第二参考电压具有相反的相位。即，当第二参考电压无效时，第一参考电压有效，并且反之亦然。通过如此，移位寄存器电路300可以以高信赖性进行操作。这是因为控制电路330或340的电路元件中的一些或甚至全部被允许间歇地操作，而不是在移位寄存器电路300的操作期间一直处于直流偏置状态，从而使得保持这些电路元件的特征参数稳定并且最终延长其使用期限成为可能。

图4是如图3所示的移位寄存器电路300的示例电路的电路图。下面参考图4描述移位寄存器电路300的示例配置。

输入电路310包括第一晶体管M1和第二晶体管M2。第一晶体管M1具有连接到所述输入端IN的栅极、连接到所述第一扫描电压端VD/S的第一电极、以及连接到所述第一节点N1的第二电极。第二晶体管M2具有连接到所述复位端RST的栅极、连接到所述第二扫描电压端VS/D的第一电极、以及连接到所述第一节点N1的第二电极。

输出电路320包括第三晶体管M3。第三晶体管M3具有连接到所述第一节点N1的栅极、连接到所述时钟端CLK的第一电极、以及连接到所述输出端OUT的第二电极。输出电路320还可选地包括连接在所述第一节点N1与所述输出端OUT之间的电容器C1。电容器C1的存在可以是有利的，因为第一节点N1处的电位可以借助于电容器C1的自举效应而被有利地保持确定（definite），如后面将描述的。

第一控制电路330包括第四晶体管M4、第六晶体管M6、第七晶体管M7和第八晶体管M8。第四晶体管M4具有连接到所述第二节点N2的栅极、连接到所述第二参考电压端VDD2的第一电极、以及连接到所述输出端OUT的第二电极。第六晶体管M6具有连接到所述第一参考电压端VDD1的栅极、连接到所述第一参考电压端VDD1的第一电极、以及连接到所述第二节点N2的第二电极。第七晶体管M7具有连接到所述第一节点N1的栅极、连接到所述第二参考电压端VDD2的第一电极、以及连接到所述第二节点N2的第二电极。第八晶体管M8具有连接到所述第二节点N2的栅极、连接到所述第二参考电压端VDD2的第一电极、以及连接到所述第一节点N1的第二电极。

第二控制电路340包括第五晶体管M5、第九晶体管M9、第十晶体管M10和第十一晶体管M11。第五晶体管M5具有连接到所述第三节点N3的栅极、连接到所述第一参考电压端VDD1的第一电极、以及连接到所述输出端OUT的第二电极。第九晶体管M9具有连接到所述第二参考电压端VDD2的栅极、连接到所述第二参考电压端VDD2的第一电极、以及连接到所述第三节点N3的第二电极。第十晶体管M10具有连接到所述第一节点N1的栅极、连接到所述第一参考电压端VDD1的第一电极、以及连接到所述第三节点N3的第二电极。第十一晶体管M11具有连接到所述第三节点N3的栅极、连接到所述第一参考电压端VDD1的第一电极、以及连接到所述第一节点N1的第二电极。

在该实施例中，虽然各晶体管被图示和描述为n型晶体管，但是p型晶体管是可能的。在p型晶体管的情况下，栅极开启电压具有低电平，并且栅极关闭电压具有高电平。在各实施例中，各晶体管可以例如采取薄膜晶体管的形式，其典型地被制作使得它们的第一、第二电极可互换地使用。还设想了其他实施例。

图5是用于如图4所示的示例移位寄存器电路300的示例时序图。为了图示的方便，仅两个接连的时间间隔T1和T2在图5中被示出。在本示例中，施加到第一参考电压端VDD1的电压在这两个时间间隔之间的过渡处从高电平切换到低电平，并且施加到第二参考电压端VDD2的电压在该过渡处从低电平切换到高电平，如图5中的椭圆中指示的。在图5中，在时钟端CLK处接收的时钟信号被示出为具有50%的占空比，并且在输入端IN处接收的输入脉冲被示出为具有等于时钟信号的周期的一半的脉宽且与其中时钟信号为无效的持续时间同步。在复位端RST处接收的复位脉冲具有等于时钟信号的周期的一半的脉宽且相对于输入脉冲被延迟时钟信号的一个周期。在该示例中还假定，第一扫描电压端VD/S和第二扫描电压端VS/D分别被施加高电平电压和低电平电压。

下面参考图5描述图4所示的示例电路300的操作。在下文中，以1表示高电平，并且以0表示低电平。

在时间间隔T1的阶段P1，IN=1，CLK=0，RST=0。由于IN=1，所以第一晶体管M1被开启并将来自第一扫描电压端VD/S的高电平电压传送到第一节点N1，使得第一节点N1被设定处于有效电位。相应地，第三晶体管M3、第七晶体管M7和第十晶体管M10被开启。由于第一参考电压端VDD1被施加高电平电压，所以第六晶体管M6被开启。由于第二参考电压端VDD2被施加低电平电压，所以第九晶体管M9被关断。第六、第七晶体管M6和M7被设计有这样的宽长比（其决定了晶体管的等效导通电阻），使得第二节点N2在第六、第七晶体管M6和M7两者都被开启的情况下被设定处于无效电位。第三节点N3被设定处于有效电位，因为它经由开启的第十晶体管M10与被施加高电平电压的第一参考电压端VDD1导通。相应地，第四晶体管M4被关断并且第五晶体管M5被开启。虽然时钟端CLK处于无效电位并且第一电压端VDD1处于有效电位，但是第三、第五晶体管M3和M5被设计有这样的宽长比，使得输出端OUT在第三、第五晶体管M3和M5两者都被开启的情况下被设定处于无效电位。

在时间间隔T1的阶段P2，IN=0，CLK=1，RST=0。由于IN=0和RST=0，所以第一、第二晶体管M1和M2被关断。第一节点N1被悬浮并且仍然处于有效电位，使得第三晶体管M3、第七晶体管M7和第十晶体管M10保持开启。由于第一参考电压端VDD1和第二参考电压端VDD2分别被施加高电平电压和低电平电压，所以第六晶体管M6保持开启并且第九晶体管M9保持关断。因此，第二节点N2保持处于无效电位并且第三节点N3保持处于有效电位。相应地，第四晶体管M4保持关断并且第五晶体管M5保持开启。由于时钟端CLK现在处于有效电位并且第一电压端VDD1处于有效电位，开启的第三、第五晶体管M3和M5促使输出端OUT从阶段P1的无效电位跳变到有效电位。特别地，由于电容器C1的自举效应，第一节点N1处的电位随着输出端OUT处的电位跳变而同步地跳变，如图5所示。这允许第一节点N1处的确定的（definite）有效电位，尽管第一节点N1被悬浮。

在时间间隔T1的阶段P3，IN=0，CLK=0，RST=1。由于RST=1，所以第二晶体管M2被开启并将来自第二扫描电压端VS/D的低电平电压传送到第一节点N1，使得第一节点N1被复位到无效电位。相应地，第三晶体管M3、第七晶体管M7和第十晶体管M10被关断。由于第一参考电压端VDD1被施加高电平电压，所以第六晶体管M6保持开启并将第二节点N2设定处于有效电位。由于第二参考电压端VDD2被施加低电平电压，所以第九晶体管M9被关断，使得第三节点N3被悬浮（在图5中被示意性地示出为处于无效电位）。相应地，第四晶体管M4被开启并且第五晶体管M5被关断。开启的第四晶体管M4将施加到第二参考电压VDD2的低电平电压传送到输出端OUT，使得输出端OUT从阶段P2的有效电位跳变到无效电位。

在时间间隔T1的阶段P4和剩余时间中，电容器C1保持第一节点N1处于无效电位。相应地，第三、第七和第十晶体管保持关断。第二节点N2保持处于有效电位，并且第三节点N3保持悬浮。因此，输出端OUT保持处于无效电平。

然后，在时间间隔T1的结束和时间间隔T2的开始处，施加到第一参考电压端VDD1的电压从高电平切换到低电平并且施加到第二参考电压端VDD2的电压从低电平切换到高电平。作为结果，第一控制电路330的操作和第二控制电路340的操作被互换。如图5所示，第二节点N2的电压水平和第三节点N3的电压水平在时间间隔T2中相对于时间间隔T1中的那些被互换。具体地，在时间间隔T2中，第一控制电路330执行第二控制电路340在时间间隔T1中的操作并且第二控制电路340执行第一控制电路330在时间间隔T1中的操作。移位寄存器电路300在时间间隔T2中的操作出于简洁起见在此未被详细描述。以这种方式，第一、第二控制电路330和340的电路元件中的一些（例如，第六晶体管M6和第九晶体管M9）被允许以交替的方式操作，从而延长作为整体的移位寄存器电路的使用期限成为可能。

图6和7分别为根据本发明实施例的栅极驱动器在正向扫描模式和反向扫描模式下的框图。

参考图6和7，栅极驱动器600和700均包括N个级联的移位寄存器电路SR(1), SR(2), SR(3),…, SR(N-1)和SR(N)，其每一个可以采取如上面关于图3和4描述的移位寄存器电路300的形式。N可以是大于或等于2的整数。在栅极驱动器600和700中，除了第一个移位寄存器电路SR(1)之外，各移位寄存器电路中的每一个的输入端IN连接到相邻上一个移位寄存器电路的输出端OUT，并且除了第N个移位寄存器电路SR(N)之外，各移位寄存器电路中的每一个的复位端RST连接到相邻下一个移位寄存器电路的输出端OUT。

取决于扫描模式，每个移位寄存器电路的输入端IN和复位端RST被可互换地使用，并且每个移位寄存器电路的第一、第二扫描电压端VD/S和VS/D被可互换地使用。在正向扫描模式下（图6），第一、第二扫描电压端VD/S和VS/D分别被施加有效电平电压和无效电平电压，并且第一个移位寄存器电路SR(1)的输入端IN接收起始信号STV作为所述输入脉冲。在反向扫描模式（图7）下，第一、第二扫描电压端VD/S和VS/D分别被施加无效电平电压和有效电平电压，并且第N个移位寄存器电路SR(N)的复位端RST接收起始信号STV作为所述输入脉冲。因此，在反向扫描模式下，各移位寄存器电路中的每一个的输入端IN充当“复位端”，并且各移位寄存器电路中的每一个的复位端RST充当“输入端”。

栅极驱动器600和700中的N个移位寄存器电路SR(1), SR(2), SR(3),…, SR(N-1)和SR(N)可以分别连接到N条栅线G[1], G[2], G[3], …, G[N-1]和G[N]。各移位寄存器电路中的每一个还可以连接到可操作用于传送第一扫描电压的第一扫描电压线vd/s、可操作用于传送第二扫描电压的第二扫描电压线vs/d、可操作用于传送第一参考电压的第一参考电压线vdd1、可操作用于传送第二参考电压的第二参考电压线vdd2、可操作用于传送第一时钟信号的第一时钟线clk、以及可操作用于传送第二时钟信号的第二时钟线clkb。第一、第二时钟信号具有相反的相位。特别地，移位寄存器电路SR(1), SR(2), SR(3),…, SR(N-1)和SR(N)中的第2k-1个移位寄存器电路的时钟端CLK连接到所述第一时钟线clk，并且移位寄存器电路SR(1), SR(2), SR(3),…, SR(N-1)和SR(N)中的第2k个移位寄存器电路的时钟端CLK连接到所述第二时钟线clkb，其中k为正整数且2k≤N。将理解的是，第一、第二时钟信号以这样的方式被供应给移位寄存器电路SR(1), SR(2), SR(3),…, SR(N-1)和SR(N)，使得所述移位寄存器电路中的每一个都以相同（但是被“时移”）的时序操作以便依次生成输出信号作为栅极开启脉冲。

如上所述，第一、第二参考电压线vdd1和vdd2传送的第一、第二参考电压可以以一间隔在有效电平与无效电平之间切换，并且第一、第二参考电压具有相反的相位。这可以提供较早前所述的优点。

图8是根据本发明实施例的显示装置800的框图。参考图8，显示装置800包括显示面板810、时序控制器820、栅极驱动器830、数据驱动器840和电压生成器850。栅极驱动器830可以采取上面关于图6和7所述的栅极驱动电路600或700的形式，并且在图6和7中示出的第一时钟线clk、第二时钟线clkb、第一扫描电压线vd/s、第二扫描电压线vs/d、第一参考电压线vdd1和第二参考电压线vdd2在图8中为了图示的方便被省略。

显示面板810连接至在第一方向D1上延伸的多个栅极线GL和在与第一方向D1交叉（例如，基本垂直）的第二方向D2上延伸的多个数据线DL。显示面板810包括以矩阵形式排列的多个像素（未示出）。所述像素中的每一个可电连接至栅极线GL中的对应一条栅极线和数据线DL中的对应一条数据线。显示面板810可以是液晶显示面板、有机发光二极管（OLED）显示面板或任何其他合适类型的显示面板。

时序控制器820控制显示面板810、栅极驱动器830、数据驱动器840和电压生成器850的操作。时序控制器820从外部设备（例如，主机）接收输入图像数据RGBD和输入控制信号CONT。输入图像数据RGBD可包括用于多个像素的多个输入像素数据。每个输入像素数据可包括用于多个像素中的对应一个的红色灰度数据R、绿色灰度数据G和蓝色灰度数据B。输入控制信号CONT可包括主时钟信号、数据使能信号、垂直同步信号、水平同步信号等。时序控制器820基于输入图像数据RGBD和输入控制信号CONT生成输出图像数据RGBD’、第一控制信号CONT1和第二控制信号CONT2。时序控制器820的实现方式是本领域已知的。时序控制器820可以以许多方式（例如诸如利用专用硬件）实现以便执行本文讨论的各种不同的功能。“处理器”是采用一个或多个微处理器的时序控制器820的一个示例，所述微处理器可以使用软件（例如微代码）进行编程以便执行本文讨论的各种不同的功能。时序控制器820可以在采用或者在不采用处理器的情况下实现，并且也可以实现为执行一些功能的专用硬件和执行其他功能的处理器的组合。时序控制器820的示例包括但不限于常规的微处理器、专用集成电路（ASIC）以及现场可编程门阵列（FPGA）。

栅极驱动器830从时序控制器820接收第一控制信号CONT1。第一控制信号CONT1可以包括经由在图6和7中示出的第一、第二时钟线clk和clkb传送且具有相反相位的第一、第二时钟信号。栅极驱动器830基于第一控制信号CONT1生成用于输出到栅极线GL的多个栅极驱动信号。栅极驱动器830可顺序地将多个栅极驱动信号施加至栅极线GL。

数据驱动器840从时序控制器820接收第二控制信号CONT2和输出图像数据RGBD’。数据驱动器840基于第二控制信号CONT2和输出图像数据RGBD’生成多个数据电压。数据驱动器840可将生成的多个数据电压施加至数据线DL。

电压生成器850向显示面板810、时序控制器820、栅极驱动器830、数据驱动器840以及潜在地另外的组件供应电力。具体地，电压生成器850被配置成在时序控制器820的控制下供应分别经由在图6和7中示出的第一扫描电压线vd/s、第二扫描电压线vs/d、第一参考电压线vdd1和第二参考电压线vdd2传送的第一扫描电压、第二扫描电压、第一参考电压和第二参考电压。电压生成器850的配置可以是本领域已知的。在一个实现方式中，电压生成器850可以包括诸如DC/DC转换器之类的电压转换器和交叉开关（crossbar switch）。所述电压转换器从输入电压生成具有不同电压水平的多个输出电压。然后，所述交叉开关可以在时序控制器820的控制下将这些输出电压选择性地耦合到第一扫描电压线vd/s、第二扫描电压线vs/d、第一参考电压线vdd1和第二参考电压线vdd2，以便供应所要求的第一、第二扫描电压和第一、第二参考电压。例如，所述交叉开关被控制使得所述电压转换器生成的高电平电压以一间隔被交替地耦合到第一、第二参考电压线vdd1和vdd2。在一些实施例中，该间隔可以等于一个或多个帧周期。

在各实施例中，栅极驱动器830和/或数据驱动器840可被设置在显示面板810上，或者可以借助例如带式载体封装（Tape Carrier Package，TCP）而连接至显示面板810。例如，栅极驱动器830可被集成在显示面板810中作为阵列基板行驱动（gate driver onarray，GOA）电路。

显示装置800的示例包括但不限于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪。

以上所述是本发明的具体实施例，而不应解释为限制本发明的范围。本技术领域的普通技术人员在不脱离本发明的精神的前提下可以对所描述的实施例做出若干变型和修改，这些变型和修改也应视为涵盖在本发明的范围之内。

Claims (15)

1.一种移位寄存器电路，包括：

输入端，可操作用于接收输入脉冲；

复位端，可操作用于接收复位脉冲；

第一扫描电压端，可操作用于被施加第一扫描电压；

第二扫描电压端，可操作用于被施加第二扫描电压；

第一参考电压端，可操作用于被施加第一参考电压；

第二参考电压端，可操作用于被施加第二参考电压；

时钟端，可操作用于接收时钟信号；

输出端，可操作用于输出输出信号；

输入电路，被配置成响应于在所述输入端处接收的所述输入脉冲有效而将施加在所述第一扫描电压端的所述第一扫描电压供应到第一节点，并且响应于在所述复位端接收的所述复位脉冲有效而将施加在所述第二扫描电压端的所述第二扫描电压供应到所述第一节点；

第一控制电路，被配置成响应于施加到所述第一参考电压端的所述第一参考电压有效而使所述第一参考电压端与第二节点导通，响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通，以及响应于所述第二节点处于有效电位而将施加在所述第二参考电压端的所述第二参考电压供应到所述第一节点并使所述第二参考电压端与所述输出端导通；

第二控制电路，被配置成响应于施加到所述第二参考电压端的所述第二参考电压有效而使所述第二参考电压端与第三节点导通，响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通，以及响应于所述第三节点处于有效电位而将施加在所述第一参考电压端的所述第一参考电压供应到所述第一节点并使所述第一参考电压端与所述输出端导通；以及

输出电路，被配置成响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通。

2.如权利要求1所述的移位寄存器电路，其中所述第一控制电路和所述第二控制电路被配置成响应于所述第一参考电压和所述第二参考电压中的每一个以一间隔在有效电压水平与无效电压水平之间切换而交替地操作，所述第一参考电压和所述第二参考电压具有相反的相位。

3. 如权利要求1所述的移位寄存器电路，其中所述输入电路包括：

第一晶体管，其栅极连接到所述输入端，其第一电极连接到所述第一扫描电压端，并且其第二电极连接到所述第一节点；以及

第二晶体管，其栅极连接到所述复位端，其第一电极连接到所述第二扫描电压端，其第二电极连接到所述第一节点。

4.如权利要求1所述的移位寄存器电路，其中所述第一控制电路包括：

第四晶体管，其栅极连接到所述第二节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述输出端；

第六晶体管，其栅极连接到所述第一参考电压端，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第二节点；

第七晶体管，其栅极连接到所述第一节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第二节点；以及

第八晶体管，其栅极连接到所述第二节点，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第一节点。

5.如权利要求1所述的移位寄存器电路，其中所述第二控制电路包括：

第五晶体管，其栅极连接到所述第三节点，其第一电极连接到所述第一参考电压端，其第二电极连接到所述输出端；

第九晶体管，其栅极连接到所述第二参考电压端，其第一电极连接到所述第二参考电压端，并且其第二电极连接到所述第三节点；

第十晶体管，其栅极连接到所述第一节点，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第三节点；以及

第十一晶体管，其栅极连接到所述第三节点，其第一电极连接到所述第一参考电压端，并且其第二电极连接到所述第一节点。

6.如权利要求1所述的移位寄存器电路，其中所述输出电路包括第三晶体管，其栅极连接到所述第一节点，其第一电极连接到所述时钟端，并且其第二电极连接到所述输出端。

7.如权利要求6所述的移位寄存器电路，其中所述输出电路还包括连接在所述第一节点与所述输出端之间的电容器。

8.一种栅极驱动器，包括N个级联的如权利要求1-7中任一项所述的移位寄存器电路，N为大于等于2的整数，其中N个移位寄存器电路中的第m个移位寄存器电路的输出端连接到N个移位寄存器电路中的第m+1个移位寄存器电路的输入端，m为整数且1≤m<N，并且其中N个移位寄存器电路中的第n个移位寄存器电路的输出端连接到N个移位寄存器电路中的第n-1个移位寄存器电路的复位端，n为整数且1<n≤N。

9.一种显示面板，包括：

第一扫描电压线，可操作用于传送第一扫描电压；

第二扫描电压线，可操作用于传送第二扫描电压；

第一参考电压线，可操作用于传送第一参考电压，所述第一参考电压以一间隔在有效电压水平与无效电压水平之间切换；

第二参考电压线，可操作用于传送第二参考电压，所述第二参考电压以所述间隔在有效电压水平与无效电压水平之间切换，第一、第二参考电压具有相反的相位；

第一时钟线，可操作用于传送第一时钟信号；

第二时钟线，可操作用于传送第二时钟信号，第一、第二时钟信号具有相反的相位；以及

如权利要求8所述的栅极驱动器，

其中所述N个移位寄存器电路的各第一扫描电压端连接到所述第一扫描电压线，

其中所述N个移位寄存器电路的各第二扫描电压端连接到所述第二扫描电压线，

其中所述N个移位寄存器电路的各第一参考电压端连接到所述第一参考电压线，

其中所述N个移位寄存器电路的各第二参考电压端连接到所述第二参考电压线，

其中所述N个移位寄存器电路中的第2k-1个移位寄存器电路的时钟端连接到所述第一时钟线，并且

其中所述N个移位寄存器电路中的第2k个移位寄存器电路的时钟端连接到所述第二时钟线，k为正整数且2k≤N。

10.一种显示装置，包括：

如权利要求9所述的显示面板；

时序控制器，被配置成控制所述显示面板的操作，其中所述时序控制器被配置成向所述第一时钟线和所述第二时钟线分别供应所述第一时钟信号和所述第二时钟信号；以及

电压生成器，被配置成在所述时序控制器的控制下向所述第一扫描电压线、所述第二扫描电压线、所述第一参考电压线和所述第二参考电压线分别供应所述第一扫描电压、所述第二扫描电压、所述第一参考电压和所述第二参考电压。

11.如权利要求10所述的显示装置，其中所述间隔等于至少一个帧周期。

12.一种驱动如权利要求1至7中任一项所述的移位寄存器电路的方法，包括：

向所述第一参考电压端供应所述第一参考电压，其中所述第一参考电压以一间隔在有效电压水平与无效电压水平之间切换；

向所述第二参考电压端供应所述第二参考电压，其中所述第二参考电压以所述间隔在有效电压水平与无效电压水平之间切换，第一、第二参考电压具有相反的相位；以及

取决于是所述第一参考电压还是所述第二参考电压有效，由所述第一控制电路和所述第二控制电路选择性地执行操作，所述操作包括：（a）响应于所述第一参考电压有效，由所述第一控制电路使所述第一参考电压端与第二节点导通，将所述第二参考电压供应到所述第一节点，并且使所述第二参考电压端与所述输出端导通；或者（b）响应于所述第二参考电压有效，由所述第二控制电路使所述第二参考电压端与第三节点导通，将所述第一参考电压供应到所述第一节点，并且使所述第一参考电压端与所述输出端导通。

13.如权利要求12所述的方法，其中所述第一扫描电压具有有效电压水平，并且其中所述第二扫描电压具有无效电压水平，所述方法还包括：

向所述输入端供应所述输入脉冲，使得所述输入电路响应于所述输入脉冲有效而将所述第一扫描电压供应到所述第一节点；

由所述第一控制电路响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通；

由所述第二控制电路响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通；

由所述输出电路响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通；并且

向所述复位端供应所述复位脉冲，使得所述输入电路响应于所述复位脉冲有效而将所述第二扫描电压供应到所述第一节点。

14.如权利要求12所述的方法，其中所述第一扫描电压具有无效电压水平，并且其中所述第二扫描电压具有有效电压水平，所述方法还包括：

向所述复位端供应所述输入脉冲，使得所述输入电路响应于所述输入脉冲有效而将所述第二扫描电压供应到所述第一节点；

由所述第一控制电路响应于所述第一节点处于有效电位而使所述第二参考电压端与所述第二节点导通；

由所述第二控制电路响应于所述第一节点处于有效电位而使所述第一参考电压端与所述第三节点导通；

由所述输出电路响应于所述第一节点处于有效电位而使所述时钟端与所述输出端导通；并且

向所述输入端供应所述复位脉冲，使得所述输入电路响应于所述复位脉冲有效而将所述第一扫描电压供应到所述第一节点。

15.如权利要求13或14所述的方法，其中所述时钟信号具有50%的占空比，其中所述输入脉冲具有等于所述时钟信号的周期的一半的脉宽且与其中所述时钟信号为无效的持续时间同步，并且其中所述复位脉冲具有等于所述时钟信号的所述周期的一半的脉宽且相对于所述输入脉冲被延迟所述时钟信号的一个周期。