CN108122786B - 具有烧结接合的热耗散结构的微电子模块和其制造方法 - Google Patents

具有烧结接合的热耗散结构的微电子模块和其制造方法 Download PDF

Info

Publication number
CN108122786B
CN108122786B CN201711220809.5A CN201711220809A CN108122786B CN 108122786 B CN108122786 B CN 108122786B CN 201711220809 A CN201711220809 A CN 201711220809A CN 108122786 B CN108122786 B CN 108122786B
Authority
CN
China
Prior art keywords
sintered
module substrate
module
sintering
microelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711220809.5A
Other languages
English (en)
Other versions
CN108122786A (zh
Inventor
伊利·A·马卢夫
拉克斯明纳里言·维斯瓦纳坦
杰弗里·塔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN108122786A publication Critical patent/CN108122786A/zh
Application granted granted Critical
Publication of CN108122786B publication Critical patent/CN108122786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
    • H05K7/20336—Heat pipes, e.g. wicks or capillary pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Abstract

用于产生含有烧结接合的热耗散结构的高热性能微电子模块的方法。在一个实施例中，所述方法包括在模块衬底中嵌入烧结接合的热耗散结构。所述嵌入步骤可引起将含有金属粒子的烧结前驱体材料施加到设置于所述模块衬底中的空腔中，且随后在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生接合到所述模块衬底的烧结金属体。接着在烧结之前、在烧结之后或与烧结同时地将微电子装置和散热器附接到所述模块衬底，使得所述散热器通过所述烧结接合的热耗散结构热联接到所述微电子装置。在某些实施例中，所述微电子装置可在上覆于所述导热结构的位置处接合到所述模块衬底。

Description

具有烧结接合的热耗散结构的微电子模块和其制造方法
技术领域
本发明的实施例大体上涉及微电子封装，且更具体地说，涉及含有烧结接合的热耗散结构的高热性能微电子模块，以及用于制造此类高热性能微电子模块的方法。
背景技术
含有例如射频(Radio Frequency，RF)半导体管芯等高功率微电子装置的微电子模块在操作期间常常产生余热。出于此原因，微电子模块通常制造为出于增强热耗散的目的而含有铜或其它金属结构。在某些状况下，金属结构可采用金属结构的形式，例如嵌入于例如无芯衬底或印刷电路板(Printed Circuit Board，PCB)等模块衬底内的金属段塞或“硬币”。可通过围绕金属硬币积累PCB层压物来使金属硬币就地嵌入于多层PCB中。可替换的是，可在利用依序镀敷工艺生产无芯衬底期间产生金属结构。作为又一可能性，可例如通过将金属硬币压合到通过机械或激光钻孔形成穿过衬底的开口中来在模块衬底后安装金属硬币。虽然含有嵌入的金属硬币的模块衬底可提供增强的局部热耗散，但是此类衬底常常不合需要地制造起来昂贵，易受衬底翘曲影响(尤其是在无芯衬底的状况下)，且与其它缺点相关联。更一般地说，甚至当利用嵌入的硬币衬底来成产时，微电子模块可仍在较高功率电平下操作时经历不合需要地高的热集中，较高功率电平例如超出1瓦特且可能接近或超出5瓦特的功率电平，如可在某些微波和RF应用中合乎需要。因此，对于具有增强的热耗散能力且易受利用有效率、节约成本且耐翘曲的制造工艺的制造影响的微电子模块存在持续存在的需求。
发明内容
根据本发明的第一方面，提供一种用于制造微电子模块的方法，包括：
通过以下操作来在模块衬底中嵌入烧结接合的热耗散结构：
将含有金属粒子的烧结前驱体材料施加到设置于所述模块衬底中的空腔中；以及
在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生接合到所述模块衬底的烧结金属体；以及
在烧结之前、在烧结之后或与烧结同时地将微电子装置和散热器附接到所述模块衬底，所述散热器通过所述烧结接合的热耗散结构热耦合到所述微电子装置。
在一个或多个实施例中，附接包括在上覆于所述导热结构的位置处将所述微电子装置接合到所述模块衬底，其沿着与所述模块衬底的上部主面大体上正交的轴线取得。
在一个或多个实施例中，接合包括将所述微电子装置放置为与所述烧结前驱体材料接触，使得在所述烧结前驱体材料的烧结之后，所述烧结金属体将所述微电子装置接合到所述模块衬底。
在一个或多个实施例中，所述散热器包括金属底板，且其中附接包括将所述金属底板接合到与所述微电子装置相对的所述模块衬底。
在一个或多个实施例中，所述方法进一步包括选择所述模块衬底以包括部分地限定所述空腔并上覆于所述烧结接合的热耗散结构的一部分的内部外围壁架。
在一个或多个实施例中，在所述模块衬底中嵌入所述烧结接合的热耗散结构进一步包括：
在所述空腔中定位段塞，所述段塞的导热率超出所述模块衬底的导热率；以及
形成所述烧结金属体以将所述段塞接合到所述模块衬底。
在一个或多个实施例中，施加包括将环形烧结预制坯放置为与所述段塞的外部外围部分接触。
在一个或多个实施例中，所述方法进一步包括：
选择所述段塞以具有第一导热率；以及
进一步选择所述散热器以包括具有小于所述第一导热率的第二导热率的金属底板。
在一个或多个实施例中，在所述模块衬底中嵌入所述烧结接合的热耗散结构进一步包括：
在所述空腔中定位细长加热管；以及
形成所述烧结金属体以将所述细长加热管接合到所述模块衬底。
在一个或多个实施例中，所述细长加热管包括第一端部和与所述第一端部相对的第二端部，且其中所述方法进一步包括定位所述细长加热管，使得所述微电子装置和所述散热器分别邻近于所述第一端部和所述第二端部而定位。
在一个或多个实施例中，所述方法进一步包括：
在烧结之后，在所述微电子装置上方形成密封剂主体，所述密封剂主体具有与所述微电子装置相对的上表面；以及
在所述密封剂主体的所述上表面上方产生烧结射频(RF)屏蔽层。
在一个或多个实施例中，所述方法进一步包括选择所述金属粒子以包括银粒子、金粒子和铜粒子中的至少一种。
在一个或多个实施例中，所述方法进一步包括以并排关系定位所述散热器与所述微电子装置，使得所述散热器上覆于所述烧结金属体的第一端部，同时所述微电子装置上覆于所述烧结金属体的第二相对端部。
在一个或多个实施例中，施加包括在所述导热结构上方和周围施配含金属粒子的膏状物，以至少相当大部分地填充所述导热结构与所述模块衬底的限定开口的侧壁之间的一或多个空隙。
根据本发明的第二方面，提供一种用于制造微电子模块的方法，包括：
在其中具有空腔的模块衬底上方定位微电子装置；
在所述模块衬底上方定位所述微电子装置之前，将含有金属粒子的烧结前驱体材料施加到所述模块衬底的选定区域且施加到所述空腔中；
在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生至少部分地填充所述空腔并将所述微电子装置接合到所述模块衬底的烧结金属体；以及
形成接合到与所述微电子装置相对的所述模块衬底的烧结接地平面，所述微电子装置通过所述烧结金属体电耦合到所述烧结接地平面。
在一个或多个实施例中，形成包括：
在所述模块衬底的表面上方施加额外的烧结前驱体材料；以及
利用普通烧结工艺以烧结所述烧结前驱体材料和所述额外的烧结前驱体材料，以分别同时形成所述烧结金属体和所述烧结接地平面。
根据本发明的第三方面，提供一种微电子模块，包括：
模块衬底，所述模块衬底具有空腔和第一主面；
烧结接合的热耗散结构，所述烧结接合的热耗散结构嵌入于所述模块衬底中并至少部分地填充所述空腔；
散热器，所述散热器定位于所述烧结接合的热耗散结构上方，其沿着与所述第一主面正交的轴线取得；以及
微电子装置，所述微电子装置进一步定位于所述烧结接合的热耗散结构上方，其沿着与所述第一主面正交的轴线取得，所述微电子装置通过所述烧结接合的热耗散结构热耦合到所述散热器。
在一个或多个实施例中，所述烧结接合的热耗散结构包括：
烧结金属体，所述烧结金属体接合到所述模块衬底；以及
细长热管道，所述细长热管道埋入于所述烧结金属体中，所述细长热管道具有下伏于所述微电子装置的第一端部并具有下伏于所述散热器的第二端部。
在一个或多个实施例中，所述细长热管道包括加热管。
在一个或多个实施例中，所述模块衬底进一步包括与所述第一主面相对的第二主面，其中所述微电子模块进一步包括形成于所述第二主面上方的烧结接地平面，且其中所述微电子装置电耦合到所述烧结接地平面。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
将结合附图在下文描述本发明的至少一个例子，其中相同数字表示相同元件，且：
图1和2分别是如根据本公开的示例性实施例所示出的包括嵌入于模块衬底内的烧结接合的热耗散结构的微电子模块的简化横截面和分解视图；
图3和4分别是如根据本公开的另一示例性实施例所示出的含有定位于衬底空腔中且嵌入于烧结金属体中的至少一个加热管的微电子模块的简化横截面和等角视图；
图5是如根据本公开的又一示例性实施例所示出的如通过烧结接地平面倒置且接合到第二微电子模块的图3和4中示出的微电子模块的简化横截面图；且
图6是如根据本公开的又一示例性实施例所示出的包括嵌入模块衬底于内的烧结接合的热耗散结构的微电子模块的简化横截面图。
为示出简单和清晰起见，可省略熟知特征和技术的描述和细节以避免不必要地混淆在后续详细描述中描述的本发明的示例性和非限制性实施例。应另外理解，除非另外陈述，否则附图中出现的特征或元件不一定按比例绘制。举例来说，图中某些元件或区域的尺寸可以相对于其它元件或区域而放大，以改进对本发明的实施例的理解。
具体实施方式
下面的具体实施方式在本质上仅仅是示例性的，且并不意图限制本发明或本申请及本发明的用途。如贯穿本文出现的术语“示例性”与术语“例子”同义，且在下文反复利用以强调以下描述仅提供本发明的多个非限制性例子，且在任何方面不应被理解为限制本发明的范围，如在权利要求书中陈述。如在本文中出现，当结构或主体具有超出5瓦特每米克耳文(W/mK)的导热率时，结构主体被视为“导热”的。
下文描述包括烧结接合的热耗散结构的高热性能微电子模块和用于成产此类微电子模块的方法。如由术语“烧结接合”指示，热耗散结构至少部分地由接合到模块衬底的烧结材料构成，模块衬底例如无芯衬底等模块衬底的、印刷电路板(PCB)或含有或不具有导电布线特征的其它衬底。在某些实施例中，热耗散结构可大体上完全由烧结材料组成，烧结材料可填充设置于模块衬底中的一或多个空腔。在其它实施例中，热耗散结构可含有导热片件(例如金属段塞)或细长热管道(例如加热管)，导热片件或细长热管道通过烧结材料附着于设置于衬底中的一或多个空腔内。在此类实施例中，可能通过烧结材料，热耗散结构可将至少一个半导体管芯或其它微电子装置热联接到另外附接到衬底的散热器。以此方式，热耗散结构可提供促进从微电子装置到散热器的有效率热传导的稳固热传递路径，散热器可由环境空气、由加压气流或以另一方式对流冷却。结果，可增强微电子模块的热耗散能力。
除了提供增强的热耗散以外，还可通过战略性使用烧结材料以将热耗散结构接合到模块衬底来实现多个益处。烧结材料被有利地调配，以形成具有模块衬底的(例如金属化)表面的相对稳固的冶金接合，模块衬底例如镀覆铜(Cu)或形成于选定衬底表面上的其它板金属层。烧结材料还可被调配以具有相对高的延展性，从而通过热循环降低接合分离或破裂的可能性；以具有受控(例如接近零)孔隙度；和以具有其它期望特性，如通过材料组成和工艺参数进行调整。可通过利用低温烧结工艺来处理烧结前驱体材料来形成烧结材料，低温烧结工艺通过施加较高热、受控汇集压力或热和汇集压力两者来在有限最大处理温度(例如小于300摄氏度(℃)的最大处理温度)下执行。因为在相对低温度下执行烧结工艺，所以缓解了置于模块组件上的材料约束，且缓和了与高温处理相关联的上文所描述的问题，例如衬底翘曲。此外，结合将热耗散结构接合到模块衬底，可利用烧结工艺以将一或多个微电子装置和/或散热器同时烧结接合到模块衬底。因此提供高效、节约成本的制造工艺用于制造微电子模块，不论是串行地还是并行地。
在微电子模块的某些实施例中，除了提供远离模块内含有的一或多个发热微电子装置的增强的热传递以外，烧结接合的热耗散结构还可发挥其它功能。举例来说，烧结接合的热耗散结构可在实施方案中电有源，并充当导电通孔，导电通孔提供通过模块衬底的功率和/或信号传递。在模块衬底采用具有一或多个内部配线层或图案化金属液面的多层PCB或多层无芯衬底形式的实施例中，配线层内的迹线或互连线可电接触烧结接合的热耗散结构。在其它实施例中，烧结接合的热耗散结构可充当接地平面，和/或可将微电子模块接合到另一结构或装置，例如第二微电子模块。在又另外的实施例中，除了包括热耗散结构以外，亦微电子模块还可生产为包括其它烧结结构，例如烧结射频(RF)屏蔽结构。现将结合图1到6提供具有此类烧结金属结构的微电子模块和用于生产此类微电子模块的方法的例子。
现转而参看图1，示出有是如根据本公开的示例性实施例所示出的微电子模块10的简化横截面图。在其它组件当中，微电子模块10包括模块衬底12、烧结接合的热耗散结构14、16和散热器18，以上各项以堆叠关系接合。热耗散结构14、16在模块衬底12与散热器18之间捕获。更具体地说，热耗散结构14、16含于设置于模块衬底12的下表面中的中心衬底空腔20内；也就是说，衬底12的下部主面接合到散热器18。中心开口22设置于模块衬底12的上部部分中。中心开口22与衬底空腔20相交，并允许从模块衬底12的外部以物理方式近接烧结接合的热耗散结构14、16。中心开口22的俯视图尺寸小于衬底空腔20的俯视图尺寸，由此向内部外围壁架24赋予模块衬底12，内部外围壁架24毗邻中心开口22且部分地覆盖热耗散结构14、16。
模块衬底12可采用适合于在制造微电子模块10期间充当支撑结构且热耗散结构14、16可烧结接合到的任何形式。模块衬底12可或可不含有导电布线特征。在所示出例子中，模块衬底12采用多层衬底的形式，例如多层PCB或多层无芯衬底，其包括上部经图案化金属层26和至少一个内部配线层(为清楚起见而未示出)。为了在采用多层PCB的形式时生产衬底12，可利用层压工艺连续地积累多个PCB层，其中上部PCB层(或多个上部PCB层)具有限定模块中心开口22的中心开口，且其中下部PCB层(或多个下部PCB层)具有限定衬底空腔20的更大中心开口。可替换的是，为了在采用无芯衬底的形式时生产衬底12，可在未示出的载体或临时衬底上方连续地形成多个积累层，在完成积累工艺之后随后移除所述载体或临时衬底。必要时，此类积累层可形成于例如金属或陶瓷环等加固件内或周围。通过将衬底12作为多层无芯衬底而非多层PCB生产，可降低衬底12的厚度。作为折衷，无芯衬底在高温处理期间相对易受衬底翘曲影响；然而，至少部分地由于下文描述的低温烧结工艺，这在本上下文中不是太大的问题。在又另外的实施例中，模块衬底12可采用各种其它形式，包括相对薄单层PCB或不具有内部配线层的无芯衬底、内插件、或包括或不具有金属布线特征的另一电介质结构的形式。举例来说，作为又一可能性，可利用拼板工艺来生产衬底12，在拼板工艺中含有互连线的重布层(Redistribution Layer，RDL)结构在模制面板上方产生，模制面板随后单一化成离散单元。
微电子装置28安装到与散热器18相对的烧结接合的热耗散结构14、16。举例来说，微电子装置28可以是具有作用表面的半导体管芯，在作用表面上定位接合垫32的一或多个群组(例如行或集群)。在所示出例子中，接合垫32通过导线接合34电联接到形成于经图案化金属层26中的导电迹线。在其它实施例中，可利用不同电气互连方法，包括例如在装置28和衬底12上方形成含有互连线的一或多个RDL。此外，虽然在图1的实施例中仅包括单个微电子装置，但是微电子模块10可在其它实施例中包括任何切实可行的数目个互连微电子装置，在此状况下模块10可被视为系统级封装(System-in-Package，SiP)。仅举数个例子，可含于微电子模块10中的其它微电子装置的非穷尽性列表包括另外的半导体管芯(例如存储器管芯或专用集成电路(Application Specification Integrated Circuit，ASIC)管芯)、微机电系统(Microelectromechanical System，MEMS)装置和表面安装装置(SurfaceMount Device，SMD)，例如离散或无源电容器(例如片状电容器)、电感器、电阻器和二极管。
散热器18由导热率超出模块衬底12的导热率的材料构成。散热器18将常常由金属材料构成，例如铝(Al)、Cu或镍(Ni)和其合金。然而，散热器18还可从具有相对高导热率的某些复合材料和非金属材料产生。此类材料可包括但不限于金刚石聚碳酸酯材料、金刚石金属复合材料(例如金刚石Au、金刚石Ag和金刚石Cu)、热解石墨、和含有碳的同素异形体的材料，例如石墨烯和碳纳米管填充材料。散热器18有效地生产为具有大于模块衬底12的材料体积的材料体积。在这点上，且如在图1中指示，散热器18的厚度可以是TBP，而模块衬底12具有厚度TS，其沿着与散热器18的上部主面正交的轴线测量。TBP大于TS，且可在实施例中，至少是TS两倍。散热器18可具有大体上单块或分层的组成。在某些实施例中，散热器18还可包括鳍片、引脚鳍片或其它表面面积增大特征的阵列。在所示出实施例中，且仅仅作为非限制性例子，散热器18采用相对大的金属(例如Al)框或底板的形式。
烧结接合的热耗散结构14、16具有大于衬底12的导热率。烧结接合的热耗散结构14、16因此用来将来自微电子装置28的余热传导到散热器18。烧结接合的热耗散结构14、16可具有适合于此热传递功能的各种不同结构形式和材料组成，其条件是热耗散结构14、16的至少一些部分由本文所描述类型的烧结金属材料构成。在某些实施中，烧结接合的热耗散结构14、16可排他地由烧结金属体构成，烧结金属体完全或部分地填充衬底空腔20。在其它实施方案中，烧结接合的热耗散结构14、16可含有其它导热预制的片件或部件，所述片件或部件定位于衬底空腔20中且通过烧结金属体接合到模块衬底12。举例来说，在某些实施例中，热耗散结构14、16可生产为含有一或多个金属硬币、板或高导热率段塞。如在本文中出现，术语“高导热率段塞”指导热率超出模块衬底的导热率的预制固体主体或结构，例如图1中示出的模块衬底12。具体地说，在图1的所示出实施例中，烧结接合的热耗散结构14、16包括高导热率(thermal conductivity，TC)段塞14。高TC段塞14可由金属材料、非金属材料或包括上文结合散热器18所论述的那些材料的复合材料构成。在实施例中，高TC段塞14采用硬币、板或框形式，硬币、板或框形式主要或基本上完全由例如Cu等金属或合金构成的；且其导热率超出衬底12的导热率且有可能超出散热器18的导热率。高TC段塞14可具有单块或分层式结构。必要时，高TC段塞14的一或多个表面可以另一金属镀覆或包覆，或是粗糙的以在下文描述的烧结工艺期间促进与烧结金属体或层16接合。
图2以分解视图另外示出微电子模块10(金属化层26、接合垫32和导线接合34未示出)。共同地参考图1和2，且如在图2中最明确地示出，高TC段塞14可具有俯视图形状和大体上匹配衬底空腔20的尺寸的尺寸。换句话说，高TC段塞14可经塑形并设定大小来配合在衬底空腔20中收纳。嵌入衬底的烧结接合层16还具有外部俯视图形状和大体上与衬底空腔20的尺寸对应的尺寸。此外，烧结接合层16在所示出的例子中是环状或环形的，并包括尺寸大体上匹配衬底开口22的中心开口的中心开口。在一个实施例中，烧结接合层16可由环形烧结预制坯或预切割膜形成。在定位于衬底12与段塞14之间时，嵌入衬底的烧结接合层16因此将高TC段塞14的外部外围部分接合到模块衬底12的内部外围壁架24。为了促进形成坚固的冶金接合，外围壁架24的下表面或内部可金属化或镀覆(例如通过溅镀沉积)以包括金属层36，如在图1中标识。
微电子装置28通过装置接合层38接合到高TC段塞14。装置接合层38可由例如管芯附接环氧树脂的部分非烧结材料构成，非烧结材料在形成嵌入衬底的烧结接合层16之前或之后沉积到高TC段塞14上。然而，出于工艺效率的原因，可能有利的是从烧结材料形成装置接合层38，烧结材料类似或大体上等同于组成嵌入衬底的烧结接合层16的烧结材料。在这点上，嵌入衬底的烧结接合层16和装置接合层38可从普通烧结前驱体材料形成，烧结前驱体材料作为图案化层(例如作为施加膜或作为沉积膏状物层)施加于高TC段塞14的上表面上方，并接着烧结以同时形成层16、18。类似地，散热器18通过散热器接合层40接合到模块衬底12和高TC段塞14，散热器接合层40也有利地(但不一定)从在组成上类似或等同于形成烧结接合层16的材料的烧结材料形成。出于此原因，层16、38、40在下文一起描述为“烧结接合层16、38、40”。尽管如此，但强调层38、40在微电子模块10的其它实施例中可能不从烧结材料形成。
烧结接合层16、38、40从烧结前驱体材料产生，烧结前驱体材料在低温烧结工艺期间致密到大体上一致的团块或层中。烧结接合层16、38、40的特定组成将在实施例当中变化，这取决于烧结前驱体材料的初始调配和烧结工艺的参数。一般来说，烧结接合层16、38、40可主要由至少一种金属构成，如按重量百分比计(wt％)考虑。在一个实施例中，烧结接合层16、38、40各自主要由Cu、Ag、Au或其混合物构成，再次如按重量计考虑。烧结接合层16、38、40可或可不含有有机材料。在某些实施中，烧结接合层16、38、40可基本上不含有机材料；如在本文中出现，术语“基本上不含”定义为含有小于1wt％的有机材料。在其它实施例中，烧结接合层16、38、40可含有选定的有机材料或填充剂以调整层30、32的属性。举例来说，在某些情况下，烧结接合层16、38、40可含有环氧树脂或另一有机材料。在一个实施方案中，至少烧结接合层16和可能所有烧结接合层16、38、40由烧结金属(例如Ag)材料构成，所述材料具有超出50W/mK的导热率并可能具有等于或超出约70W/mK的导热率。
为了产生烧结接合层16、38、40，烧结前驱体材料在模块制造期间施加到模块10的一或多个表面。具体地说，相对于嵌入衬底的烧结接合层16，烧结前驱体材料可施加到高TC段塞14的外部外围部分或施加到模块衬底12的内部壁架24的下表面。相对于烧结接合层38，烧结前驱体材料可施加到高TC段塞14或施加到微电子装置28的下表面。在一个方法中，且如上文所指示，烧结前驱体材料在图案化层中施加于高TC段塞14的上表面上方，以在下文描述的烧结工艺期间形成烧结前驱体材料的随后转换成烧结接合层16、38的本体。最后，相对于烧结接合层40，在散热器18上方定位衬底12和段塞14之前，烧结前驱体材料可施加到模块衬底12的下表面，施加到高TC段塞14的下表面，和/或施加到散热器18的上表面。
烧结前驱体材料可以各种不同方式施加，包括湿态和干态施加技术两者。适合的湿态施加技术包括但不限于丝网印刷或模板印刷、刀片刮抹、喷洒、浸渍和细针施配技术。当使用湿态施加技术时，通过例如独立生产或从第三方供应商购买来首先获得可流动或湿态涂敷前驱体材料。除了金属粒子(下文所描述)以外，湿态涂敷前驱体材料还含有其它成分(例如溶剂和/或界面活性剂)以促进湿定形施加，以调节前驱体材料的粘度、防止金属粒子的过早附聚或发挥其它用途。在一个实施例中，湿态涂敷前驱体材料含有与粘合剂(例如环氧树脂)结合的金属粒子、分散剂和更薄或液体载剂。可调节涂敷前驱体材料内含有的溶剂或液体载剂的体积以将前驱体材料的粘度调整成选定的湿态施加技术。举例来说，在通过网版印刷或刀片刮抹施加前驱体材料的实施例中，涂敷前驱体材料可含有充足的液体以产生膏状物、料浆或涂料。在施加湿态涂敷材料之后，如果如此需要的话，那么可执行干燥工艺以从烧结前驱体材料移除过量液体。
在其它实施例中，可利用干态施加技术来施加烧结前驱体材料。举例来说，可使用膜传递工艺来将前驱体材料施加到适当的组件表面。在这点上，可通过首先使一或多个烧结前驱体材料沉积(例如网版印刷或以其它方式施配)到临时衬底或载体上来首先制备干膜，临时衬底或载体例如塑料(例如聚对苯二甲酸伸乙酯)胶带背面。烧结前驱体材料可以湿、可流动状态施加到载体，且接着被加热或以其它方式干燥以得到干膜，干膜传送到适当的封装组件表面。接着施加热、压力或热和压力两者，以将含金属粒子的前驱物层(干膜)粘附到适当的组件表面。可接着通过物理移除(例如剥离)或通过化学溶剂中溶解来移除载体(例如胶带背面)。适当时，可接着重复此工艺以将另外的烧结前驱体材料施加到其它组件表面。在又另外的实施例中，一或多个独立式的薄膜可在堆叠或积累(在本文的上下文中还被视为“膜传送”)期间仅仅定位于微电子模块组件之间。
在烧结前驱体材料内分散的金属粒子可具有使得粒子能够形成依照/依据下文描述的烧结工艺的大体上一致的粘着层的任何组成、形状和大小。在一个实施例中，烧结前驱体材料含有Au、Ag或Cu粒子或其混合物。在另一实施例中，前驱体材料内含有的金属粒子主要由Ag或Cu粒子组成。前驱体材料内含有的金属粒子可或可不涂敷有有机材料。举例来说，在一些实施方案中，金属粒子可涂敷有有机分散剂，有机分散剂防止粒子之间的物理接触以抑制过早附聚或粒子烧结。当存在时，任何此有机粒子涂覆可在下文描述的金属烧结工艺期间燃烧掉或热分解，不管完全地或部分地。在又另外的实施例中，不管目前已知还是以后开发，易受低温烧结影响的其它材料系统可在模块制造工艺期间加以利用。
前驱体材料内含有的金属粒子可具有任何形状或形状的组合，包括但不限于球形形状、长方形形状和血小板或薄层形状。金属粒子的平均尺寸将结合粒子形状和工艺参数而变化。然而，一般来说，金属粒子的平均最大尺寸(例如在球形时金属粒子的直径或在长方形时金属粒子的主轴)可在实施例中介于围绕100微米(μm)与约10纳米(nm)之间。在其它实施例中，金属粒子可具有大于或小于前述范围的平均最大尺寸。在某些实施方案中，具有纳米和微米两者范围内的平均最大尺寸的金属粒子的混合物可在前驱体材料内存在。在其它实施方案中，仅纳米粒子(也就是说，具有1nm与1000nm之间的平均最大尺寸的粒子)可含于烧结前驱体材料内。作为具体但非限制性的例子，在Ag或Cu纳米粒子优选的实施例中，前驱体材料可含有Ag、Au或Cu纳米粒子或微米大小的粒子中的至少一种。
如上文所提及，执行低温烧结工艺以在施加烧结前驱体材料之后产生所要金属烧结层。可在适合于将烧结前驱体材料转换成金属烧结层的任何处理条件下执行低温烧结工艺，应注意，一些扩散可从前驱体材料发生，扩散到微电子模块的接触组件中。烧结接合工艺因此有利地在接合接点界面处形成低应力、以机械方式坚固的固态冶金扩散接合。可在具有或不具有压力的情况下、在具有或不具有加热(虽然将通常施加某一程度的较高热)的情况下和在任何适合的大气(例如户外或在存在例如氮气等惰性气体的情况下)中执行烧结工艺。作为强调点，在小于前驱体材料内含有的金属粒子的熔点的最大处理温度(TMAX)下执行烧结工艺。实际上，在多个实施例中，TMAX将显著地小于金属粒子的熔点，且可能小于按绝对温度比例(按克耳文)考虑的视为的熔点的二分之一。一般来说，TMAX将大于室温(在本文中视为20℃)且小于300℃。相对较，纳米或微米大小范围内的Ag、Au和Cu粒子的熔点将通常范围介于大约950℃到1100℃之间。作为又一例子，TMAX可在实施例中范围介于大约170℃到300℃之间。在又另外的实施例中，TMAX可大于或小于前述范围，其条件是TMAX(结合其它工艺参数)足以引发金属粒子的烧结，而不会使金属粒子液化。
可在烧结工艺期间使用多级加热调度程序。在此状况下，多级加热调度程序可引起在部分制造状态下历时第一时间段而将微电子模块10加热到小于TMAX的温度(T1)，将温度工艺逐渐增大或提高到TMAX，且接着历时第二时间段而维持TMAX。冷却时间段可随后发生。在一个实施例中，且仅作为非限制性例子，T1可范围介于大约100℃到200℃，而TMAX大于T1并范围介于大约170℃到280℃。如下文所论述，所使用工艺参数可或可不受控制以在烧结工艺期间将任何有机材料从烧结前驱体材料完全分解。
在微电子模块制造方法的至少一些实施方案中，受控汇集压力或压缩力在烧结工艺期间跨越部分地制造的微电子模块施加。当施加时，汇集压力可作为大体上恒定的力递送，或替代地根据基于时间或基于温度的调度程序而变化。可利用任何适合的机制以施加所要汇集压力，包括体积重量、弹性偏压装置(例如弹簧负载柱塞或引脚)、钳夹、液压机等等。可基于各种因素而选择所施加压力，所述因素包括金属烧结层的所要最终厚度、金属烧结层的所要孔隙度和烧结前驱体材料的组成。在一个实施例中，且仅仅作为非限制性例子，在烧结工艺期间施加范围介于约0.5兆帕斯卡(MPa)与约20MPa之间的最大压力(PMAX)。在其它实施例中，如果在烧结工艺期间施加压力，那么PMAX可大于或小于前述范围。
如先前所指示，依照/依据上文所描述的金属烧结工艺所产生的烧结接合层(例如图1和2中示出的接合层16、38、40)可主要由一或多个烧结金属构成。同样，金属烧结层可或可不含有有机材料。在一个实施例中，金属烧结层主要由一或多个金属(例如基本上是纯Cu或基本上是纯Ag)组成，且基本上不含有机材料(也就是说，含有小于1wt％的有机材料)。在其它实施例中，金属烧结层可含有树脂或其它有机填充剂。举例来说，在另一个实施方案中，金属烧结层可含有提高易弯性的有机材料，例如环氧树脂，以降低跨越热循环的裂痕形成和传播的可能性。取决于金属烧结层的所要最终组成，可控制烧结工艺的参数以完全或部分地使有机材料从烧结前驱体材料分解。此外，金属烧结层可产生为具有所要孔隙度，所要孔隙度在实施例中可按体积计范围介于0％到30％。在另一实施例中，金属烧结层可形成为各自按体积计具有小于1％的孔隙度。最后，金属烧结层的厚度将在实施例当中变化，但可范围介于约5微米与约100微米之间，且优选的是，在一个示例性和非限制性实施方案中范围介于约15微米与约35μm之间。在金属烧结层基本上由纯Ag或Cu构成的另一实施例中，金属烧结层的厚度可以范围介于约40微米到约100微米。
为了提供一种制造方法的更具体但非限制性的例子，可以以下方式生产微电子模块10。开始制造工艺，跨越散热器18的上表面在连续层中施加第一层烧结前驱体材料。烧结前驱体材料可在湿态下作为涂料施加，涂料丝网印刷于散热器18的上表面上方。可替换的是，烧结前驱体材料可利用上述类型的膜传送工艺来作为干态(例如独立式)膜施加到散热器18的上表面。接着利用例如取放工具来在散热器18上方定位高TC段塞14。烧结前驱体材料的第二经图案化层接着施加到与散热器18相对的高TC段塞14的上表面。同样，可利用干态或湿态施加技术。在一个实施例中，使用网版印刷工艺(利用图案化筛网)或细针施配(例如利用计算机控制器印刷头)。接着利用取放工具来各自定位模块衬底12和微电子装置28。如果尚未执行第一热处理工艺以将第一层烧结前驱体材料转换成烧结接合层40，那么可执行普通热处理或烧结工艺，以将第一层和第二层烧结前驱体材料分别转换成烧结接合层16、38、40。可接着执行导线接合以形成互连微电子装置28与模块衬底12的布线特征的导线接合34。适当时，还可执行另外的工艺步骤以完成微电子模块10的制造。
以上文所描述的方式，微电子模块10产生为以可靠且节约成本的方式包括模块衬底(例如衬底12)和烧结接合的热耗散结构(例如热耗散结构14、16)。在某些实施例中，可利用普通热处理工艺以同时将选择性地施加的烧结前驱体材料转换成烧结接合层16、38、40。相比于其它常规制造工艺，可避免对散热器18的加工。此外，当在有限的最大温度下执行上文所描述的烧结工艺时，缓解与衬底翘曲相关联的问题。结果，可降低封装制造成本。还可借助于上文所描述的制造工艺和模块结构实现其它优点。举例来说，当用于RF应用中时，散热器18和微电子装置28(例如携载RF电路的半导体管芯)的相对定位可提供相对有效的RF接地，以在模块操作期间降低损耗。
微电子模块10可在其它实施例中包括各种其它结构特征。举例来说，窗口框架可定位于周围，且盖子可定位于衬底12上方以在微电子模块10采用空气腔封装的形式时封闭微电子装置28。可替换的是，在实施方案中，密封剂主体44(在图1中以虚线示出)可形成于衬底12上方和微电子装置28周围。必要时，微电子模块10还可产生为包括其它烧结金属结构。举例来说，如在图1中以虚线另外示出，烧结金属RF屏蔽层46可形成于与微电子装置28相对的密封剂主体44上方。当存在时，可通过沉积烧结前驱体材料并接着以先前描述的方式烧结前驱体材料来形成烧结金属RF屏蔽层46；例如，在一个方法中，模具材料包覆模制于衬底12和装置28上方以形成密封剂主体44，接着将一层烧结前驱体材料作为连续膏状物层或传送膜施加到主体44的最上部表面，且接着执行烧结工艺以将烧结前驱体材料的层转换成RF屏蔽层46。
因此已描述包括烧结热耗散结构的高热性能微电子模块的实施例，连同用于生产此微电子模块的方法的实施例。如上文所提及，烧结热耗散结构可嵌入于PCB、无芯衬底或其它模块衬底中，且可促进远离由热耗散结构支撑的一或多个发热微电子装置(例如半导体管芯)的导热流动。烧结热传递结构可将热传导到另外包括于微电子模块中的对流冷却的散热器，例如金属板或引脚鳍片阵列。在实施例中，烧结热耗散结构可主要由烧结金属体组成，烧结金属体形成于设置于模块衬底中的空腔中。可替换的是，烧结热传递结构可另外包括定位于空腔中且通过烧结金属体接合到模块衬底的专用热管道或热散播器。在上文所描述的例子中，出于此目的而利用导热片件或部件(例如高导热率段塞14)。在其它实施例中，烧结热耗散结构可含有一或多个细长加热管，所述细长加热管通过烧结材料悬置于衬底空腔内。现将结合图3和4描述包括烧结热耗散结构的微电子模块的示例性实施例，烧结热耗散结构含有呈细长加热管形式的一或多个专用热管道。
图3和4分别是如根据本公开的另一示例性实施例所示出的含有嵌入衬底、烧结接合的热耗散结构52的微电子模块50的简化横截面和等角视图。在此实施例中，微电子模块50包括具有上部图案化金属层56(仅在图3中示出)的模块衬底54。如先前的状况，模块衬底54可采用以下形式：单层或多层PCB、无芯衬底、包括在利用拼板工艺生产的模制主体上方积累的RDL的衬底、或含有或不具有布线特征的另一类型的衬底。烧结接合的热耗散结构62嵌入于模块衬底54内，且具体地说，定位于通过衬底54的中心部分设置的空腔60内。烧结接合的热耗散结构52支撑微电子装置62(例如半导体管芯)和散热器64(例如引脚-鳍片阵列)。如图4中所示出，微电子装置62和散热器64以并排关系定位，且沿着由坐标图例66标识的Y轴侧向地间隔开。空腔60和烧结接合的热耗散结构62同样地沿着Y轴细长。热耗散结构62因此包括分别下伏于微电子装置62和散热器64的第一与第二相对端部。
烧结接合的热耗散结构62含有烧结金属体66，烧结金属体66在图3中以横截面示出，且在图4中以剖视图示出。烧结金属体66接合到模块衬底54的限定衬底空腔60的内表面，所述内表面可金属化(例如以铜或另一金属镀覆)以促进接合，如在图3中由图形68指示。在一个实施方案中，烧结金属体66可基本上全部填充60，使得热耗散结构62基本上由烧结金属体66组成。可替换的是，热耗散结构62可包括一或多个专用热管道，专用热管道通过烧结金属体66接合到模块衬底54，并可能嵌入或埋入于主体66内。举例来说，如在图3和4中指示，一或多个细长加热管70可嵌入于烧结金属体66内，且可沿着空腔60的长度的至少大部分延伸。加热管70可各自采用含有工作流体(例如氨气、乙醇和/或水混合物)的气密封闭的管道或盲管的形式，工作流体以热有效率方式将热从管的一端传递到另一端。加热管内的流体经受相变，且具体地说，可吸收潜热并在加热管的热接口(例如第一封闭端)处汽化；汽相接着流动到加热管的冷却接口(例如相对封闭端)并冷凝，由此释放潜热；且液相接着返回到热接口以完成热传递回路。如在图3中指示，加热管70可或在内部加衬有芯吸材料72，芯吸材料72通过毛细作用促进液相从低温接口到热接口的流动。虽然决不限于特定形状或材料，但是每一加热管70的壳74可采用从例如Cu或Al等高度导电金属或合金制造的细长盲管的形式。
作为非限制性例子，可如下生产微电子模块50。首先，加热管70和烧结前驱体材料定位于衬底空腔60中。在某些实施例中，加热管70可首先定位于衬底空腔60内且接着是湿态烧结前驱体材料，例如含金属粒子的膏状物，可接着施配到空腔60中以填充加热管70与模块衬底54的限定空腔60的内表面之间的剩余自由空间或空隙。在其它实施例中，加热管70可首先嵌入于烧结前驱体材料中(例如粉末烧结前驱体材料可围绕管道70按压)，使得前驱体材料和加热管70共同地定位于空腔60中。在某些实施例中，可接着执行烧结工艺以将烧结前驱体材料转换成金属烧结主体66，并由此得到嵌入衬底、烧结接合的热耗散结构52。在此状况下，微电子装置62和散热器64可随后附接到热耗散结构52的相对端部。然而，出于工艺效率的原因，可能需要在烧结之前将微电子装置62和/或散热器64安放于烧结前驱体材料上。可接着执行烧结工艺以形成烧结金属体66，同时通过金属主体66将微电子装置62和/或散热片64接合到模块衬底54。可接着在适当时执行另外的步骤以完成微电子模块50的制造，包括在装置62与模块50内的对应布线特征之间形成电互连件；例如形成于衬底54上方的未示出迹线。
因此已描述了含有嵌入衬底、烧结接合的热耗散结构的微电子模块的另一示例性实施例。在上文所描述的实施例中，通过将热耗散结构形成为包括至少部分地嵌入于烧结金属体中的一或多个专用热管道来增强从发热微电子装置(例如半导体管芯)到散热器的热传递。热管道可以是具有相对高导热率的材料的细长条或杆、金属丝编织带或网状网等等。可替换的是，热管道可以是细长加热管，在此状况下微电子装置和散热器可在加热管的相对端在上方或邻近而定位。热管道可在制造模块期间连同烧结前驱体材料定位于衬底空腔内。在一个方法中，含金属粒子的膏状物在热管道上方和周围，以至少相当大部分地填充热管道与衬底的限定衬底开口的侧壁之间的一或多个空隙。可接着执行烧结工艺以将烧结前驱体材料转换成将热管道接合到模块衬底的烧结金属体。借助以此和上文所描述的其它工艺步骤，微电子模块可产生为包括嵌入衬底、烧结接合的热耗散结构，这可显著地增强所得模块的热耗散能力。在又另外的实施例中，烧结接合的热耗散结构可执行其它功能，和/或所得模块可在堆叠配置中接合到第二模块。现将结合图5而提供这点上的另外的描述。
图5是如根据本公开的又一示例性实施例所示出的如通过烧结接地平面82倒置且接合到第二微电子模块80的微电子模块50(图3和4)的简化横截面图。微电子模块82含有在其中具有数个开口或空腔的模块衬底84，例如PCB或无芯衬底。每一衬底空腔填充有烧结材料以形成多个烧结填充的通孔86、88、90。微电子模块82另外含有三个微电子装置：(i)具有球形栅格陈列(Ball Grid Array，BGA)94的第一管芯92、(ii)具有BGA 98的第二管芯96和(iii)堆叠到第一管芯92上的SMD 100。第一管芯92通过BGA 94和烧结填充的通孔86电联接到烧结接地平面82。第二管芯96通过BGA 98和烧结填充的通孔86电联接到烧结接地平面82。此外，一或多个导线接合104通过烧结填充的通孔90将管芯94电联接到烧结接地平面82。可利用含有沉积的互连线RDL结构；通过导线接合，例如管芯92、96之间示出的导线接合102；或以另一方式来形成第一管芯92、第二管芯96与SMD 100之间的互连件。在某些实施例中，由模块50携载的微电子装置62还可通过热耗散结构52的烧结金属体66电联接到接地平面82。烧结接地平面82可因此发挥接合微电子模块50、80以及提供由模块50、80两者携载的装置电连接到的共同接地平面的双重用途。此外，在广义上，烧结接地平面82还可充当散热器，而烧结填充的通孔86、88充当分别提供从管芯92、96到接地平面82的有效率传导热传递路径的嵌入式热耗散结构。
可利用类似于上文所描述的工艺的工艺来制造微电子模块80(图5)。具体地说，相对于烧结填充的通孔86、88、90，可利用干态或湿态施加技术将烧结前驱体材料施加到通过模块衬底84提供的开口或空腔中；例如，含金属粒子的膏状物可通过计算机控制细针施配或通过丝印应用程序施配到衬底空腔中。可接着执行低温烧结工艺以将烧结前驱体材料转换成占据空腔烧结金属本体，并由此得到烧结填充的通孔86、88、90。微电子管芯92、96可在烧结之后或与烧结同时地接合到烧结填充的通孔86、88。在一个实施例中，微电子管芯92、96在烧结之前安放于沉积的烧结前驱体材料上，使得利用烧结工艺以同时形成烧结填充的通孔86、88、90并出于提高的工艺效率而附接管芯92、96。可接着利用取放工具来定位SMD100(和在图5的横截面图中未见的可能其它微电子装置)。管芯92、96、SMD 100和包括于模块80中的任何其它微电子装置可随后通过例如导线接合互连。可通过形成烧结接地平面82来将现在完成或接近完成状态下的微电子模块80接合到模块50。烧结接地平面82可通过以下操作形成：将一层烧结前驱体材料(例如作为连续膏状物层或膜)施加到微电子模块50或微电子模块80的背侧表面；以背靠背关系定位模块50、80；和接着通过施加热和/或汇集压力来执行烧结工艺。在其它实施例中，可在完成微电子模块50或微电子模块80之前形成烧结接地平面82，使得一个模块可充当在上方制造另一模块的衬底。
图6是如根据本公开的另一示例性实施例所示出的微电子模块110的横截面图。在许多方面中，微电子模块110类似于上文结合图1和2描述的微电子模块10。举例来说，微电子模块110包括上表面114和相对的下表面116的模块衬底112。衬底112可以是例如PCB、无芯衬底或按体积计主要由有机材料构成的包芯衬底。中心腔室118设置于模块衬底112中且通过下部表面116暴露。如先前的状况，空腔118具有限定内部外围机箱或壁架120的阶梯形横截面几何形状，如在与上表面114正交地延伸的横截面平面中考虑。烧结接合的热耗散结构122、124嵌入于空腔118内，且含有至少部分地埋入于烧结金属体124内的导热主体或高TC段塞122。烧结金属体124包括中间部分124(b)，中间部分124(b)将高TC段塞122接合到模块衬底112的内表面。模块衬底112的限定空腔118的选定表面134可金属化以促进衬底112与烧结金属体124之间的冶金接合。烧结金属体124还包括上部部分124(a)，上部部分124(a)通过热耗散结构122、124将微电子装置126接合到衬底112。最后，烧结金属体还包括将衬底112接合到散热器132的下部部分124(c)。在其它实施例中，散热器132可被不同结构或装置替换，例如第二模块。必要时，烧结金属体124的下部部分124(c)可不延伸到模块110的边缘来在模块衬底112与散热器132之间提供未填充的空气间隙136，这可提高散热器132的对流冷却表面面积和/或可防止衬底112的下部表面116上存在的任何电气特征的桥接。
如上文所提及，烧结金属体124将微电子装置126接合或附接到模块衬底112。微电子装置126可以是例如具有接合垫138的半导体管芯，接合垫138利用线接合130或另一互连方法与衬底112上设置的上部配线层或图案化金属层128电互连。如图1和2中示出的微电子模块10的状况，微电子装置126上覆于高TC段塞122，其沿着微电子模块110的中心线140取得。中心线140还与装置126和段塞122两者相交。烧结金属体124和高TC段塞122各自的导热率超出模块衬底112的导热率，并集合地提供从微电子装置126的下表面延伸、通过烧结金属体124的上部部分124(a)、通过高TC段塞122、通过烧结金属体124的下部部分124(c)且延伸到散热器132的高度坚固且直接的热传递路径。相比于微电子模块10(图1和2)，高TC段塞122具有更复杂的横截面形状，其增大宽度(定义垂直于中心线140的尺寸)，同时增加对散热器132和模块衬底112的下部表面116的邻近度，如在通过段塞122取得的横截面平面中考虑。具体地说，在图6中示出的示例性实施例中，高TC段塞122产生为具有阶梯形几何形状，其大体上与阶梯形空腔118的内部几何形状对应或相符。通过为高TC段塞122赋予此几何形状，高TC段塞122可更好地在散热器132的上部中心部分上方散播远离装置126传导的热。此外，此几何形状可增加高TC段塞122的可供用于接合的累积表面面积。在其它实施例中，高TC段塞122可具有同样地增加宽度同时增加对散热器132到邻近度的不同形状，例如梯形横截面几何形状。
作为非限制性例子，可如下执行适合于生产微电子模块110的一种制造方法。首先，可获得模块衬底112，同时以面板形式与数个其它衬底互连。数个高导热率段塞，包括高TC段塞122，可定位于设置于衬底112(图6)中的空腔118和设置于其它未示出的衬底中的类似空腔内。结合在空腔118中定位高TC段塞122或在空腔118中定位高TC段塞122之前，可利用上文所描述的施加技术中的一或多种来将烧结前驱体材料施加到段塞122和/或空腔118的内表面。可施加烧结前驱体材料以在烧结时形成烧结金属体124的所有部分124(a)到124(c)，或替代地，可在不同阶段中或在制造工艺的不同步骤时施加部分124(a)到124(c)。在一个实施例中，施加烧结前驱体材料以形成烧结金属体124的部分124(b)，执行低温烧结以将高TC段塞122附接到模块衬底112，并接着(例如通过锯割、激光切割、冲压刻划等等)执行面板单一化来使衬底112从其它未示出的衬底分离。可接着施加对应于烧结金属体124的下部部分124(c)的烧结前驱体材料，可使衬底112与散热器132接触，并可接着执行第二低温烧结工艺。最后，可执行管芯附接，以通过将烧结前驱体材料施加到段塞122的上表面、定位装置126并接着执行第三低温烧结工艺来在高TC段塞122上方安装装置126。可接着执行各种另外的步骤(例如用以形成导线接合130的球形接合)，以完成微电子模块110的制造。
在用以生产微电子模块110(图6)的制造工艺的其它实施方案中，可通过在单个步骤中施加和/或热处理烧结金属体124的两个或多于两个部分124(a)到(c)来提升工艺效率。在任一状况下，低温烧结工艺优选地由介于175℃与300℃之间，且在实施例中更佳地介于200℃与250℃之间的最大工艺温度表征。在其它实施例中，烧结工艺期间的最大工艺温度可大于或小于前述范围。此外，虽然示出为在图6的实施例中仅含有线接合130，但是应了解，在其它实施例中，除了导线接合130以外或代替导线接合130，微电子模块110可产生为还包括各种其它类型的互连结构(例如镀覆金属线)。一般来说，接着应理解，模块110和本文中所描述的其它微电子模块可含有提供微电子模块内含有的微电子装置(例如模块110中含有的装置126)之间的所要电气互连的导电布线特征、其它导电布线特征(例如模块110的配线层128)和可另外包括于上文所描述的微电子模块的实施例中的任何输入/输出结构(例如球形栅格陈列、引脚栅格阵列、引线等等)的任何类型和组合。
因此已提供用于生产包括烧结金属结构的高热性能微电子模块的制造工艺。在实施例中，微电子模块包括嵌入于模块衬底内的至少一个烧结接合的热耗散结构，模块衬底例如PCB、无芯衬底、含有RDL结构的衬底、或包括或不具有布线特征的另一衬底。在调变操作期间，烧结接合的热耗散结构促进远离由衬底支撑的一或多个发热微电子装置(例如半导体管芯)的导热流动。烧结接合的热耗散结构含有烧结金属体，烧结金属体至少部分地填充设置于衬底中的空腔。在某些实施例中，烧结接合的热耗散结构可全部或基本上全部由烧结金属体组成。在其它实施例中，烧结接合的热耗散结构可另外包括通过烧结金属体接合到衬底的导热主体，例如金属(例如Cu)段塞或加热管。在模块操作期间，烧结接合的热耗散结构可将热传导到另外包括于微电子模块中的对流冷却的散热器，例如金属板或引脚鳍片阵列。散热器可附接到与由衬底支撑的微电子装置相对的衬底，以与由衬底支撑的微电子装置并排的关系接合到衬底，或以其它方式定位于微电子模块中。可通过提供此散热器和嵌入衬底、烧结接合的热耗散结构来明显地增强微电子模块的热性能。此外，在一些实施方案中，烧结接合的热耗散结构还可充当电有源结构，例如向衬底且可能向衬底内含有的不同配线层提供信号或功率传递的导电通孔。
如上文所指示，烧结热耗散结构可含有或可主要由烧结金属体组成。在实施例中，通过首先将烧结前驱体材料施加到微电子模块的选定区域并接着施加到衬底空腔中来形成烧结金属体。利用低温烧结工艺来接着将烧结前驱体材料转换成烧结材料，低温烧结工艺通过施加较高热、受控汇集压力或热和汇集压力两者来在有限最大处理温度(例如小于300℃的最大处理温度)下执行。在烧结之前，烧结前驱体材料可通过例如薄膜传送、网版印刷或利用另一施加技术来施加到微电子模块的选定区域。烧结前驱体材料含有一或多种类型的金属粒子，例如Ag、Cu或Au金属粒子，所述金属粒子在烧结工艺期间接合且致密。所得烧结金属体可产生为具有极少到不具有空隙，具有受控制孔隙度，并包括或不具有有机材料。在实施例中，烧结金属体主要由例如烧结银等金属材料构成且可能主要由金属材料组成；及/或具有超出50W/mK的导热率。因为在相对低温度下执行烧结工艺，所以缓解了置于封装组件上的材料约束，且缓和了与高温处理相关联的上文所描述的问题(例如衬底翘曲)。结果，可有利地降低生产成本。还可利用类似方法来产生另外的烧结金属结构或层。举例来说，在某些实施例中，可形成烧结RF屏蔽结构。在一个实施例中，微电子模块可包括通过烧结接合层按堆叠或竖直集成关系接合的两个子模块，如果如此需要的话，那么可潜在地利用烧结接合层以用作接地平面。
在一个实施方案中，上文所描述的模块制造方法包括至少通过以下操作来在模块衬底中嵌入烧结接合的热耗散结构的步骤或过程：(i)将含有金属粒子的烧结前驱体材料施加到设置于所述模块衬底中的空腔中；以及(ii)将含有金属粒子的烧结前驱体材料施加到设置于所述模块衬底中的空腔中；以及随后在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生接合到所述模块衬底的烧结金属体。接着在烧结之前、在烧结之后或与烧结同时地将微电子装置和散热器附接到所述模块衬底，使得所述散热器通过所述烧结接合的热耗散结构热联接到所述微电子装置；例如，所述装置与所述散热片之间的最直接且有效率的热传导路径可以是通过所述热耗散结构。在某些实施例中，所述微电子装置可在上覆于所述导热结构的位置处接合到所述模块衬底，其沿着与所述模块衬底的上部主面大体上正交的轴线取得。在此类实施例中，可将所述微电子装置放置为与所述烧结前驱体材料接触，使得在所述烧结前驱体材料的烧结之后，所述烧结金属体将所述微电子装置接合到所述模块衬底。
在另一实施例中，所述方法包括在其中具有空腔的模块衬底上方定位微电子装置的步骤或过程。在所述模块衬底上方定位所述微电子装置之前，将含有金属粒子的烧结前驱体材料施加到所述模块衬底的选定区域且施加到所述空腔中。接着在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生至少部分地填充所述空腔并将所述微电子装置接合到所述模块衬底的烧结金属体。在烧结之前、在烧结之后或与烧结同时地在热接触所述烧结金属体的位置处将散热器接合到所述模块衬底。在实施例中，烧结可引起形成所述烧结金属体以将所述散热器和所述微电子装置两者接合到所述模块衬底。所述散热器与所述微电子装置可以并排关系定位，使得所述散热器上覆于所述烧结金属体的第一端部(沿着与所述模块衬底的上部主面大体上正交的轴线取得)，同时所述微电子装置上覆于所述烧结金属体的第二相对端部。在某些实施中，可在所述导热结构上方和周围施配含金属粒子的膏状物，以至少相当大部分地填充所述导热结构与所述模块衬底的限定开口的侧壁之间的一或多个空隙。必要时，且如前文所述，可以例如Cu、Ag或Au层镀覆所述衬底的所述侧壁，以促进稳固冶金接点在烧结主体-衬底界面处的形成。
在又一实施例中，所述方法包括在其中具有空腔的模块衬底上方定位微电子装置。在所述模块衬底上方定位所述微电子装置之前，将含有金属粒子的烧结前驱体材料施加到所述模块衬底的选定区域且施加到所述空腔中。接着在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生至少部分地填充所述空腔并将所述微电子装置接合到所述模块衬底的烧结金属体。在与所述微电子装置相对的所述模块衬底上形成烧结接地平面。所述微电子装置通过所述烧结金属体电联接到所述接地平面。
在又一实施例中，所述方法包括在设置于衬底中的空腔中定位热管道。所述热管道可以是例如导热材料的框或加热管。将含有金属粒子的烧结前驱体材料施加到所述空腔中，使得所述烧结前驱体材料至少部分地填充衬底与所述热管道之间的空隙。接着在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生将所述热管道接合到所述衬底的烧结金属体。在烧结之前、在烧结之后或与烧结同时地将微电子装置和散热器附接到所述模块衬底，使得所述散热器与所述微电子装置通过所述热管道热联接。
还提供了一种微电子模块的实施例。在一个实施例中，所述微电子模块包括模块衬底，所述模块衬底具有空腔和第一(例如上部)主面。烧结接合的热耗散结构嵌入于所述模块衬底中，并至少部分地填充所述空腔。散热器和微电子装置(例如半导体管芯)定位于所述烧结接合的热耗散结构上方，其沿着与所述第一主面正交的轴线取得。所述微电子装置通过所述烧结接合的热耗散结构热联接到所述散热器；例如，从所述装置到所述散热器的最直接且有效率的热传递路径可以是通过所述热耗散结构。在某些实施例中，所述烧结接合的热耗散结构可包括接合到模块衬底的烧结金属体，和埋入于所述烧结金属体中的细长热管道，例如加热管。所述细长热管道可具有下伏于所述微电子装置的第一端部，以及下伏于所述散热器的第二端部。在所述模块衬底包括与所述第一主面相对的第二(例如下部)主面的另一实施例中，所述微电子模块可另外含有形成于所述第二主面上方的烧结接地平面。所述微电子装置可有可能通过所述烧结接合的热耗散结构电联接到所述烧结接地平面。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，所述示例性实施例仅仅是例子，且并不意图以任何方式限制本发明的范围、适用性或配置。实际上，前述详细描述将向本领域的技术人员提供用于实施本发明的示例性实施例的方便的指南。应了解，在不脱离如在所附权利要求书中阐述的本发明的范围的情况下，可对在示例性实施例中描述的元件的功能和布置作出各种改变。
如在前述详细描述中出现，例如“包括(comprise/include)”、“具有”等等术语意图涵盖非排他性包括，使得包括一系列元件的过程、方法、物件或设备不一定限于那些元件，而是可包括未明确地列出的或此类过程、方法、物件或设备所固有的其它元件。如在本文中又另外出现，例如“在...上方”、“在...下”、“在...上”等等术语用以指示两个结构元件或层之间的相对位置，并不一定指示结构元件或层之间的物理接触。因此，第一结构或层可描述为“在”第二结构、层或衬底“上方”或“上”，而不指示结构或层必定由于例如存在一或多个插入层而与第二结构、层或衬底接触。如在本文中另外出现，术语“微电子装置”在广义上用以指按相对小比例生产且以上文所描述的方式易受封装影响的电子装置、元件或结构。仅举数个例子，微电子装置包括但不限于：形成于半导体管芯上的集成电路、MEMS装置、无源电子微电子组件、光学装置、和能够提供处理、存储器、感测、射频、光学和致动器功能性的其它小比例尺电子装置。

Claims (9)

1.一种用于制造微电子模块的方法，其特征在于，包括：
通过以下操作来在模块衬底中嵌入烧结接合的热耗散结构：
将含有金属粒子的烧结前驱体材料施加到设置于所述模块衬底中的空腔中；以及
在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生接合到所述模块衬底的烧结金属体，所述最大处理温度的范围介于170℃到300℃之间；以及
在烧结之前、在烧结之后或与烧结同时地将微电子装置和散热器附接到所述模块衬底，所述散热器通过所述烧结接合的热耗散结构热耦合到所述微电子装置。
2.根据权利要求1所述的方法，其特征在于，执行烧结工艺以形成烧结金属体，同时将所述微电子装置和所述散热器附接到所述模块衬底。
3.根据权利要求1所述的方法，其特征在于，所述散热器包括金属底板，且其中附接包括将所述金属底板接合到与所述微电子装置相对的所述模块衬底。
4.根据权利要求1所述的方法，其特征在于，进一步包括选择所述模块衬底以包括毗邻所述空腔的一部分并上覆于所述烧结接合的热耗散结构的一部分的内部外围壁架。
5.根据权利要求1所述的方法，其特征在于，在所述模块衬底中嵌入所述烧结接合的热耗散结构进一步包括：
在所述空腔中定位段塞，所述段塞的导热率超出所述模块衬底的导热率；以及
形成所述烧结金属体以将所述段塞接合到所述模块衬底。
6.根据权利要求1所述的方法，其特征在于，在所述模块衬底中嵌入所述烧结接合的热耗散结构进一步包括：
在所述空腔中定位细长加热管；以及
形成所述烧结金属体以将所述细长加热管接合到所述模块衬底。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
在烧结之后，在所述微电子装置上方形成密封剂主体，所述密封剂主体具有与所述微电子装置相对的上表面；以及
在所述密封剂主体的所述上表面上方产生烧结射频(RF)屏蔽层。
8.根据权利要求1所述的方法，其特征在于，进一步包括以并排关系定位所述散热器与所述微电子装置，使得所述散热器上覆于所述烧结金属体的第一端部，同时所述微电子装置上覆于所述烧结金属体的第二相对端部。
9.一种用于制造微电子模块的方法，其特征在于，包括：
在其中具有空腔的模块衬底上方定位微电子装置；
在所述模块衬底上方定位所述微电子装置之前，将含有金属粒子的烧结前驱体材料施加到所述模块衬底的选定区域且施加到所述空腔中；
在小于所述金属粒子的熔点的最大处理温度下烧结所述烧结前驱体材料，以产生至少部分地填充所述空腔并将所述微电子装置接合到所述模块衬底的烧结金属体，所述最大处理温度的范围介于170℃到300℃之间；以及
形成接合到与所述微电子装置相对的所述模块衬底的烧结接地平面，所述微电子装置通过所述烧结金属体电耦合到所述烧结接地平面。
CN201711220809.5A 2016-11-29 2017-11-28 具有烧结接合的热耗散结构的微电子模块和其制造方法 Active CN108122786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/363,671 2016-11-29
US15/363,671 US10104759B2 (en) 2016-11-29 2016-11-29 Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof

Publications (2)

Publication Number Publication Date
CN108122786A CN108122786A (zh) 2018-06-05
CN108122786B true CN108122786B (zh) 2023-08-22

Family

ID=60191158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711220809.5A Active CN108122786B (zh) 2016-11-29 2017-11-28 具有烧结接合的热耗散结构的微电子模块和其制造方法

Country Status (5)

Country Link
US (2) US10104759B2 (zh)
EP (1) EP3327766B1 (zh)
KR (1) KR102451649B1 (zh)
CN (1) CN108122786B (zh)
TW (1) TW201819069A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121311A (ja) * 2018-01-11 2019-07-22 シャープ株式会社 基板、表示装置及び基板の製造方法
WO2019230826A1 (ja) * 2018-05-29 2019-12-05 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
US10440813B1 (en) 2018-06-28 2019-10-08 Nxp Usa, Inc. Microelectronic modules including thermal extension levels and methods for the fabrication thereof
CN110798961B (zh) * 2018-08-01 2022-10-21 苏州旭创科技有限公司 一种电路板及具有其的光模块
JP7198479B2 (ja) * 2018-08-31 2023-01-04 学校法人早稲田大学 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤
US11497119B2 (en) * 2018-10-02 2022-11-08 Telefonaktiebolaget Lm Ericsson (Publ) Carrier substrate, an electronic assembly and an apparatus for wireless communication
DE112019006900T5 (de) * 2019-02-22 2021-11-11 Mitsubishi Electric Corporation Kühlvorrichtung und leistungsumwandlungsvorrichtung
WO2020197586A1 (en) * 2019-03-27 2020-10-01 Google Llc Cooling electronic devices in a data center
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
TWI701991B (zh) * 2019-07-08 2020-08-11 欣興電子股份有限公司 電路板結構
US11189543B2 (en) * 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport
US11266019B2 (en) * 2019-10-22 2022-03-01 Hayward Industries, Inc. Modular wiring system for actuators
CN112714539A (zh) * 2019-10-24 2021-04-27 伟创力有限公司 电子组件及制造电子组件的方法
US11153965B1 (en) * 2019-11-14 2021-10-19 Rockwell Collins, Inc. Integrated vapor chamber printed circuit board (PCB) assembly
US11917797B2 (en) * 2019-12-03 2024-02-27 The Florida State University Research Foundation, Inc. Integrated thermal-electrical component for power electronics converters
US20210410331A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated circuit die thermal solutions with a contiguously integrated heat pipe
US11621228B2 (en) 2020-08-31 2023-04-04 Nxp Usa, Inc. Substrate with thermal vias and sinter-bonded thermal dissipation structure
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN112512201B (zh) * 2020-11-24 2022-07-05 鹤山市世拓电子科技有限公司 一种内嵌相变散热器件的印刷电路板
CN116848634A (zh) * 2021-02-19 2023-10-03 索尼半导体解决方案公司 半导体装置及用于制造半导体装置的方法
DE102021204294A1 (de) * 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verfüllen einer Rückseitenkavität einer Halbleiteranordnung
CN112996260B (zh) * 2021-05-17 2021-07-27 智恩电子(大亚湾)有限公司 一种基于5g通讯的印制线路板制作方法
CN113423198B (zh) * 2021-06-23 2022-03-08 中国电子科技集团公司第二十九研究所 一种内嵌微型平板热管的印制电路板及其封装方法
TWI784746B (zh) * 2021-10-12 2022-11-21 艾姆勒科技股份有限公司 具巨觀鰭片結構之浸沒式多孔散熱結構
TWI778881B (zh) * 2021-12-03 2022-09-21 欣興電子股份有限公司 電路板及其製造方法
JP7184230B1 (ja) * 2022-06-01 2022-12-06 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component
EP2224794A4 (en) * 2007-12-14 2011-03-23 Huawei Tech Co Ltd FITTED LADDER PLATE, METHOD FOR THE PRODUCTION THEREOF AND RADIO FREQUENCY DEVICE THEREFOR
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
DE102012222416A1 (de) * 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
JP2016167527A (ja) * 2015-03-10 2016-09-15 株式会社日立製作所 半導体モジュール及びその製造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617979A (en) * 1979-07-20 1981-02-20 Ngk Spark Plug Co Ceramic sintered body for cutting tool
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
AT402135B (de) * 1994-03-30 1997-02-25 Electrovac Schaltungsträger
US6072238A (en) 1999-04-07 2000-06-06 Motorola, Inc. Semiconductor component
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US7183640B2 (en) * 1999-12-13 2007-02-27 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards
KR100545133B1 (ko) 2003-04-28 2006-01-24 주식회사 스마텍 팩키지 구조 및 팩키지 구조를 이용한 센서 모듈
JPWO2005067359A1 (ja) * 2003-12-26 2007-07-26 株式会社村田製作所 セラミック多層基板
US7656677B2 (en) * 2004-01-27 2010-02-02 Murata Manufacturing Co., Ltd. Multilayer electronic component and structure for mounting multilayer electronic component
US6899165B1 (en) * 2004-06-15 2005-05-31 Hua Yin Electric Co., Ltd. Structure of a heat-pipe cooler
JP5140275B2 (ja) * 2004-08-18 2013-02-06 株式会社トクヤマ 発光素子搭載用セラミックス基板およびその製造方法
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4822155B2 (ja) * 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
US7445967B2 (en) 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
KR100825766B1 (ko) * 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
US20080311738A1 (en) * 2007-06-18 2008-12-18 Lakshmi Supriya Method of forming an interconnect joint
US20170004978A1 (en) 2007-12-31 2017-01-05 Intel Corporation Methods of forming high density metal wiring for fine line and space packaging applications and structures formed thereby
US8106512B2 (en) 2008-02-29 2012-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
US7821117B2 (en) 2008-04-16 2010-10-26 Freescale Semiconductor, Inc. Semiconductor package with mechanical stress isolation of semiconductor die subassembly
JP2010171157A (ja) * 2009-01-22 2010-08-05 Sanyo Electric Co Ltd 電子素子用パッケージ及び電子部品
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
FR2951047B1 (fr) * 2009-10-07 2011-12-09 Valeo Etudes Electroniques Module d'electronique de puissance et de procede de fabrication de ce module
JP5626353B2 (ja) * 2010-10-08 2014-11-19 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
EP2629910A1 (de) 2010-10-20 2013-08-28 Robert Bosch GmbH Ausgangswerkstoff und verfahren zur herstellung einer sinterverbindung
KR101049698B1 (ko) * 2010-11-02 2011-07-15 한국세라믹기술원 Ｌｅｄ 어레이 모듈 및 이의 제조방법
WO2013001999A1 (ja) * 2011-06-29 2013-01-03 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
TW201306202A (zh) * 2011-07-21 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104011852B (zh) * 2011-12-20 2016-12-21 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
US9673162B2 (en) 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
WO2014054609A1 (ja) * 2012-10-04 2014-04-10 株式会社東芝 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
DE102012020838A1 (de) * 2012-10-24 2014-04-24 Schoeller-Electronics Gmbh Leiterplatte
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US8822036B1 (en) 2013-03-06 2014-09-02 Ut-Battelle, Llc Sintered silver joints via controlled topography of electronic packaging subcomponents
JP2016518030A (ja) * 2013-04-29 2016-06-20 アーベーベー・テクノロジー・アーゲー パワー半導体装置のモジュール配列
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
US9099567B2 (en) 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication
US9754704B2 (en) * 2014-04-29 2017-09-05 Eastman Kodak Company Making thin-film multi-layer micro-wire structure
KR20150135909A (ko) 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
CN105333407A (zh) * 2014-07-07 2016-02-17 讯芯电子科技（中山）有限公司 散热结构及制造方法
EP3190613B1 (en) * 2014-09-02 2019-05-15 A.L.M.T. Corp. Heat dissipation member and method for producing heat dissipation member
TWI565373B (zh) * 2014-09-29 2017-01-01 先豐通訊股份有限公司 相變化導熱式之電路板模組及其電路板結構
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6295339B2 (ja) 2014-09-30 2018-03-14 富士フイルム株式会社 導電膜形成用組成物、導電膜、有機薄膜トランジスタ、電子ペーパー、ディスプレイデバイスおよび配線板
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
US9570385B2 (en) * 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
US9589864B2 (en) * 2015-05-14 2017-03-07 Qorvo Us, Inc. Substrate with embedded sintered heat spreader and process for making the same
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
CN107046366B (zh) 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
US11471911B2 (en) 2016-05-16 2022-10-18 Baker Hughes, A Ge Company, Llc Phased array ultrasonic transducer and method of manufacture
EP3608951A4 (en) * 2017-03-23 2020-12-16 Kabushiki Kaisha Toshiba CERAMIC-METAL CIRCUIT BOARD AND SEMICONDUCTOR COMPONENT WITH USE THEREOF

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component
EP2224794A4 (en) * 2007-12-14 2011-03-23 Huawei Tech Co Ltd FITTED LADDER PLATE, METHOD FOR THE PRODUCTION THEREOF AND RADIO FREQUENCY DEVICE THEREFOR
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
DE102012222416A1 (de) * 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
JP2016167527A (ja) * 2015-03-10 2016-09-15 株式会社日立製作所 半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
EP3327766B1 (en) 2022-05-18
TW201819069A (zh) 2018-06-01
US20180153030A1 (en) 2018-05-31
KR102451649B1 (ko) 2022-10-07
US10785862B2 (en) 2020-09-22
CN108122786A (zh) 2018-06-05
KR20180061048A (ko) 2018-06-07
US20190021162A1 (en) 2019-01-17
US10104759B2 (en) 2018-10-16
EP3327766A1 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
CN108122786B (zh) 具有烧结接合的热耗散结构的微电子模块和其制造方法
US10485091B2 (en) Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
CN109841580B (zh) 具有集成散热柱的微电子组件、包括其的系统及制作方法
US10431449B2 (en) Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof
US10440813B1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
CN108807194B (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
KR102551453B1 (ko) 방열시키기 위한 열적 구조체 및 이를 제작하는 방법
EP3962244A1 (en) Substrate with thermal vias and sinter-bonded thermal dissipation structure
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
US9024436B2 (en) Thermal interface material for integrated circuit package
US10806021B2 (en) Packaged microelectronic component mounting using sinter attachment
JP2019068046A (ja) 熱的に結合されたパッケージ・オン・パッケージ半導体
CN110648983A (zh) 散热器件、半导体封装系统及其制造方法
JP2015176971A (ja) 半導体パッケージ、およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant