KR102451649B1 - 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법 - Google Patents

소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR102451649B1
KR102451649B1 KR1020170160430A KR20170160430A KR102451649B1 KR 102451649 B1 KR102451649 B1 KR 102451649B1 KR 1020170160430 A KR1020170160430 A KR 1020170160430A KR 20170160430 A KR20170160430 A KR 20170160430A KR 102451649 B1 KR102451649 B1 KR 102451649B1
Authority
KR
South Korea
Prior art keywords
sintered
module
microelectronic
substrate
heat dissipation
Prior art date
Application number
KR1020170160430A
Other languages
English (en)
Other versions
KR20180061048A (ko
Inventor
라크쉬미나라얀 비스와나단
엘리 에이 마루프
제프리 터커
Original Assignee
엔엑스피 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 유에스에이 인코포레이티드 filed Critical 엔엑스피 유에스에이 인코포레이티드
Publication of KR20180061048A publication Critical patent/KR20180061048A/ko
Application granted granted Critical
Publication of KR102451649B1 publication Critical patent/KR102451649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
    • H05K7/20336—Heat pipes, e.g. wicks or capillary pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Abstract

소결 본딩 방열 구조체를 포함하는 고열성능 마이크로 전자 모듈을 제조하는 방법이 제공된다. 일 실시예에서, 방법은 소결 본딩 방열 구조체를 모듈 기판에 임베딩하는 단계를 포함한다. 임베딩 단계는 모듈 기판에 제공된 공동 내로 금속 입자를 포함하는 소결 전구체 물질을 도포하고, 이어서 금속 입자의 용융점보다 낮은 최대 가공 온도에서 소결 전구체 물질을 소결하여 모듈 기판에 본딩된 소결 금속체를 제조하는 단계를 수반할 수 있다. 마이크로전자 디바이스 및 히트싱크는 소결 이전, 소결 이후, 또는 소결과 동시에 모듈 기판에 부착되어, 히트싱크가 소결 본딩 방열 구조체를 통해 마이크로전자 디바이스에 열적으로 연결된다. 특정 실시예들에서, 마이크로전자 디바이스는 열 전도성 구조체 위의 위치에서 모듈 기판에 본딩될 수 있다.

Description

소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법{MICROELECTRONIC MODULES WITH SINTER-BONDED HEAT DISSIPATION STRUCTURES AND METHODS FOR THE FABRICATION THEREOF}
본 발명의 실시예들은 일반적으로 마이크로전자 패키징에 관한 것이고, 특히, 소결-본딩 방열 구조체를 포함하는 고열성능 마이크로전자 모듈뿐만 아니라 그러한 고열성능 마이크로전자 모듈을 제조하기 위한 방법에 관한 것이다.
무선 주파수(RF) 반도체 다이와 같은 고전력 마이크로전자 디바이스를 포함하는 마이크로전자 모듈은 종종 동작 동안 과도한 열을 생성한다. 이러한 이유로, 마이크로전자 모듈은 보통 방열 강화를 위해 구리 또는 다른 금속 구조체를 포함하도록 제조된다. 특정 경우들에서, 금속 구조체는 인쇄 회로 기판(PCB) 또는 코어리스 기판(coreless substrate)과 같은 모듈 기판 내에 임베딩된 금속 슬러그(metal slug) 또는 "코인(coins)"과 같은 금속 구조체의 형태를 취할 수 있다. 금속 코인은 금속 코인 주변에 PCB 라미네이트를 빌드업함으로써 원 위치에서(in-situ) 다중층 PCB 내에 임베딩될 수 있다. 이와 달리, 금속 구조체는 순차적인 도금 공정을 이용하는 코어리스 기판의 생산 동안 생성될 수도 있다. 또 다른 가능성으로, 금속 코인은, 예를 들어, 화학 또는 레이저 드릴링에 의해 기판을 통해 형성된 개구 내로 금속 코인을 압입(press fit)하는 것에 의해 모듈 기판 공정 이후 설치될 수도 있다. 임베딩된 금속 코인을 포함하는 모듈 기판이 강화된 국부적 방열을 제공할 수 있지만, 그러한 기판은 종종 바람직하지 않게 제조 비용이 비싸고, 기판이 휘는(substrate warpage) 경향이 있으며(특히 코어리스 기판의 경우), 다른 결점들과 연관된다. 보다 일반적으로, 임베딩된 코인 기판을 이용하여 생성되는 경우에도, 마이크로전자 모듈은, 특정 마이크로파 및 RF 응용에서 바람직한, 1와트를 초과하고 가능하게는 5와트에 근접하거나 초과하는 전력 레벨과 같은 높은 전력 수준에서 작동될 때, 바람직하지 않은 높은 열 집중을 겪을 수도 있다. 따라서, 방열 능력이 강화되고, 효율적이고 비용 효과적이며, 휨 저항성의 제조 공정을 이용하여 제조할 수 있는 마이크로전자 모듈이 요구된다.
본 발명의 적어도 하나의 예가 다음의 도면과 함께 이제부터 설명될 것이고, 도면에서 유사한 부호는 유사한 요소를 나타낸다.
도 1 및 도 2는 본 개시물의 예시적인 실시예에 따라 도시된 바와 같이, 모듈 기판 내에 임베딩된 소결 본딩 방열 구조체를 포함하는 마이크로전자 모듈의 개략적인 단면도 및 분해도를 각각 도시한다.
도 3 및 도 4는 본 개시물의 다른 예시적인 실시예에 따라 도시된 바와 같이, 기판 공동 내에 위치되고 소결된 금속체에 임베딩된 적어도 하나의 히트 파이프를 포함하는 마이크로전자 모듈의 간략화된 단면도 및 등각도를 각각 도시한다.
도 5는 본 개시물의 또 다른 실시예에 따라 도시된 바와 같이, 소결된 접지면에 의해 반전되고 제 2 마이크로전자 모듈에 본딩된 것으로, 도 3 및 도 4에 도시된 마이크로전자 모듈의 간략화된 단면도이다.
도 6은 본 개시물의 또 다른 실시예에 따라 도시된 바와 같이, 모듈 기판 내에 임베딩된 소결 본딩 방열 구조체를 포함하는 마이크로전자 모듈에 관한 간략화된 단면도이다.
예시의 간략화 및 명료성을 위해, 이어지는 상세한 설명에서 설명되는 본 발명의 예시적이고 비제한적인 실시예들을 불필요하게 방해하는 것을 방지하기 위해 잘 알려진 특징 및 기법에 관한 설명 및 세부사항은 생략될 수 있다. 첨부된 도면들에 나타나는 특징 또는 요소들은 달리 언급되지 않는 한 반드시 크기에 비례하여 도시된 것이 아니라는 점이 또한 이해되어야 한다. 예를 들어, 도면들에서 특정 요소 또는 영역의 치수가 본 발명의 실시예들에 관한 이해를 향상시키기 위해 다른 요소 또는 영역에 비해 과장될 수 있다.
다음 상세한 설명은 단지 예시적인 것으로 본 발명 또는 본 발명의 응용과 사용을 제한하고자 하는 것이 아니다. 본 문서 전체에 걸쳐 나타나는 용어 "예시적인"은 용어 "예"와 동의어이고, 이하의 설명이 본 발명의 복수의 비제한적인 예들을 제공하고 어떤 측면에서든 청구 범위에 기재된 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다는 점을 강조하기 위해 이하에서 반복적으로 이용된다. 본원에 나타나는 바와 같이, 구조체 또는 본체(body)가 5와트/미터켈빈(W/mK)을 초과하는 "열 전도도"를 갖는 경우 "열적으로 전도성이 있는" 것으로 고려된다.
다음은 소결 본딩 방열 구조체를 포함하는 고열성능 마이크로전자 모듈 및 이러한 마이크로 전자 모듈을 제조하는 방법을 설명한다. "소결 본딩(sinter-bonded)"이라는 용어에 의해 나타나는 바와 같이, 방열 구조체는 코어리스 기판, 인쇄 회로 기판(PCB) 또는 전기 전도 라우팅 피처를 포함하거나 갖지 않는 다른 기판과 같은 모듈 기판에 본딩되는 소결 물질로 적어도 부분적으로 구성된다. 특정 실시예들에서, 방열 구조체는 실질적으로 전체가 모듈 기판에 제공된 하나 이상의 공동(cavity)을 충전할 있는 소결 물질로 구성될 수 있다. 다른 실시예들에서, 방열 구조체는 열 전도성 부품(예를 들어, 금속 슬러그) 또는 연장된 열 도관(thermal conduit)(예를 들어, 히트 파이프)을 포함할 수 있고, 이는 소결 물질에 의해 기판에 제공된 하나 이상의 공동 내에 부착된다. 이러한 실시예들에서, 방열 구조체는 적어도 하나의 반도체 다이 또는 다른 마이크로전자 디바이스를 가능하게는 소결 물질에 의해 기판에 추가로 부착된 히트싱크에 열에 의해 본딩할 수 있다. 이러한 방식으로, 방열 구조체는 마이크로전자 디바이스로부터 히트싱크로의 효율적인 열 전도를 촉진하는 견고한 열 전달 경로를 제공할 수 있고, 이는 주변 공기, 강제 공기 흐름, 또는 다른 방식에 의해 대류 냉각될 수 있다. 결과적으로 마이크로전자 모듈의 방열 성능이 향상될 수 있다.
향상된 방열을 제공하는 것 이외에, 방열 구조체를 모듈 기판에 본딩하기 위한 소결 물질의 전략적 사용을 통해 여러 이점이 실현될 수 있다. 소결 물질은 유리하게는 선택된 기판 표면 상에 형성된 도금된 구리(Cu) 또는 다른 금속 도금 층과 같은 모듈 기판의(예를 들어, 금속화된) 표면과 비교적 견고한 금속 본딩을 형성하도록 만들어진다. 소결 물질은 열 순환을 통한 본딩 분리 또는 균열의 가능성을 감소시키는 비교적 높은 연성을 갖도록 만들어지거나, 제어된(예를 들어, 거의 0의) 공극률(porosity)을 갖도록 만들어지거나, 물질 구성 및 공정 파라미터에 의해 맞춤화된 다른 바람직한 특성을 갖도록 만들어질 수 있다. 소결 물질은 고온 소결 공정을 이용하여 소결 전구체 물질(sinter precursor material)을 처리함으로써 형성될 수 있는데, 이 소결 공정은 상승된 열, 제어된 수축 압력, 또는 열 및 수축 압력 둘 모두의 적용을 통해 제한된 최대 처리 온도(예를 들어, 300℃ 미만의 최대 처리 온도)에서 실행된다. 소결 공정이 비교적 저온에서 수행됨에 따라, 모듈 컴포넌트들에 가해지는 물질 제약사항이 완화되고, 기판 휨과 같은 고온 처리와 관련된 상기 언급된 문제가 줄어든다. 또한, 소결 공정은 방열 구조체를 모듈 기판에 본딩하는 것과 함께 하나 이상의 마이크로전자 디바이스 및/또는 히트싱크를 모듈 기판에 동시에 소결 본딩하는데 활용될 수 있다. 직렬이든 병렬이든 상관없이 마이크로전자 모듈을 제조하기 위한 매우 효율적이고 비용 효율적인 제조 공정이 제공된다.
마이크로전자 모듈의 특정 실시예들에서, 소결 본딩 방열 구조체는 모듈 내에 포함된 하나 이상의 열 생성 마이크로전자 디바이스로부터 떨어져 향상된 열 전달을 제공하는 것 외에도 다른 역할을 할 수 있다. 예를 들어, 소결 본딩 방열 구조체는 구현예들에서 전기적으로 활성일 수 있고 모듈 기판을 통해 전력 및/또는 신호 전달을 제공하는 전기 전도성 비아의 역할을 할 수도 있다. 모듈 기판이 하나 이상의 내부 배선 층 또는 패터닝된 금속 레벨을 갖는 다중 층 PCB 또는 다중 층 코어리스 기판의 형태를 취하는 경우, 배선 층 내의 트레이스 또는 상호접속 라인은 소결 본딩 방열 구조체와 전기적으로 접촉할 수 있다. 다른 실시예들에서, 소결 본딩 방열 구조체는 접지 판의 역할을 할 수 있고/있거나 제 2 마이크로전자 모듈과 같은 다른 구조체 또는 디바이스에 마이크로전자 모듈을 본딩할 수 있다. 또 다른 실시예들에서, 마이크로전자 모듈은 또한 방열 구조체 외의 다른 소결된 구조체, 예컨대, 소결된 무선 주파수(RF) 차폐 구조체(shield structure)를 포함하도록 생산될 수도 있다. 그러한 소결된 금속 구조체를 갖는 마이크로전자 모듈 및 그러한 마이크로전자 모듈을 제조하기 위한 방법에 관한 예는 도 1 내지 도 6과 함께 이제부터 제공될 것이다.
이제 도 1을 살펴보면, 본 개시물의 실시예에 따라 예시되는 바와 같이 마이크로전자 모듈(10)에 관한 간략화된 단면도가 도시된다. 다른 컴포넌트들 중에서, 마이크로전자 모듈(10)은 적층 관계로 본딩되는 모듈 기판(12), 소결 본딩 방열 구조체(14, 16), 및 히트싱크(18)를 포함한다. 방열 구조체(14, 16)는 모듈 기판(12)과 히트싱크(18) 사이에 점유된다. 보다 구체적으로, 방열 구조체(14, 16)는 모듈 기판(12) 아래에, 즉, 히트싱크(18)에 본딩된 기판(12)의 하부 주 표면에 제공된 중앙 기판 공동(20) 내에 포함된다. 중앙 개구부(central opening)(22)가 모듈 기판(12)의 상부에 제공된다. 중앙 개구부(22)는 기판 공동(20)을 가로지르고 모듈 기판(12)의 외부로부터 소결 본딩 방열 구조체(14, 16)로의 물리적 접근을 허용한다. 중앙 개구부(22)의 평면 형상 치수는 기판 공동(20)의 평면 형상 치수보다 작아서, 중앙 개구부(22)의 가장자리를 이루고 방열 구조체(14, 16)를 부분적으로 덮는 내부 주변 렛지(innder peripheral ledge)(24)를 부여한다.
모듈 기판(12)은 마이크로전자 모듈(10)의 제조 동안 지지 구조체로서 역할을 하기에 적합한 임의의 형태를 취할 수 있고 모듈 기판에 방열 구조체(14, 16)가 소결 본딩될 수 있다. 모듈 기판(12)은 전기 전도성 라우팅 피처를 포함하거나 포함하지 않을 수 있다. 도시된 예에서, 모듈 기판(12)은 상부의 패터닝된 금속층(26)과 적어도 하나의 내부 배선 층(명료성을 위해 미도시)을 포함하는, 다중 층 기판, 예컨대, 다중 층 PCB 또는 다중 층 코어리스 기판의 형태를 취한다. 다중 층 PCB의 형태를 취하는 경우, 기판(12)을 생산하기 위해, 다중 층 PCB 층은 모듈 중앙 개구부(22)를 정의하는 중앙 개구부를 갖는 상부 PCB 층(또는 층들)과 함께 그리고 기판 공동(20)을 정의하는 더 큰 중앙 개구부를 갖는 하부 PCB 층(또는 층들)과 함께, 라미네이션 공정을 이용하여 연속으로 빌드업될 수 있다. 이와 달리, 코어리스 기판의 형태를 취하는 경우, 기판(12)을 생성하기 위해, 복수의 빌드업 층이 예시되지 않은 캐리어 또는 일시적 기판 위에 연속으로 형성될 수 있고, 예시되지 않은 캐리어 또는 일시적 기판은 빌드업 공정이 완료된 다음에 제거된다. 원하는 경우, 그러한 빌드업 층은 금속 또는 세라믹 링과 같은 보강재(stiffener) 내에 또는 그 주변에 형성될 수 있다. 기판(12)을 다중 층 PCB가 아닌 다중 층 코어리스 기판으로 생산함으로써, 기판(12)의 두께가 감소할 수 있다. 절충안으로, 코어리스 기판은 고온 공정 동안 비교적 휨(warpage)이 발생하기 쉽지만, 이는 적어도 부분적으로 이후에 설명되는 저온 소결 공정으로 인하여 현재의 맥락에서는 덜 우려된다. 또 다른 실시예들에서, 모듈 기판(12)은 내부 배선 층, 인터포저(interposer), 또는 금속 라우팅 피처를 포함하거나 포함하지 않는 다른 유전체 구조를 갖지 않는 비교적 얇은, 단일 층 PCB 또는 코어리스 기판의 형태를 포함하는 다양한 다른 형태를 취할 수 있다. 예를 들어, 또 다른 가능성으로, 기판(12)은 상호접속 라인을 포함하는 재분배 층(Redistribution Layer: RDL) 구조가 성형된 패널 상에 생성되고 이후 별도의 유닛으로 개별화되는 패널화 공정을 이용하여 생성될 수 있다.
마이크로전자 디바이스(28)는 히트싱크(18)에 대향하는 소결 본딩 방열 구조체(14, 16)에 장착된다. 마이크로전자 디바이스(28)는, 예를 들어, 하나 이상의 본드 패드(32) 그룹(예를 들어, 로우(row) 또는 클러스터)이 위치한 활성 표면을 갖는 반도체 다이일 수 있다. 도시된 예에서, 본드 패드(32)는 와이어 본드(34)에 의해 패터닝된 금속층(26) 내에 형성된 전기 전도성 트레이스에 전기적으로 연결된다. 추가 실시예들에서, 예를 들어, 디바이스(28) 및 기판(12) 위에 상호접속 라인을 포함하는 하나 이상의 RDL의 형성을 포함하는 다른 상호접속 접근법이 이용될 수 있다. 더욱이, 도 1의 실시예에서는 단일 마이크로 디바이스만을 포함하지만, 모듈(10)이 시스템 인 패키지(system-in-package: SiP)로 고려될 수 있는 추가 실시예들에서 마이크로전자 모듈(10)은 임의의 개수의 상호접속된 마이크로전자 디바이스를 포함할 수 있다. 마이크로전자 모듈(10)에 포함될 수 있는 다른 마이크로전자 디바이스의 비한정적 목록은, 추가 반도체 다이(예를 들어, 메모리 다이 또는 주문형 집적 회로(ASIC) 다이), 마이크로전자기계 시스템(MEMS) 디바이스, 및 표면 실장 디바이스(SMD), 예컨대, 이산형 또는 수동형 커패시터(예를 들어, 칩 캡(chip cap)), 인덕터, 레지스터, 및 다이오드를 포함하지만, 이는 몇 가지 예를 나열하는 것이다.
히트싱크(18)는 모듈 기판(12)의 열 전도도를 초과하는 열 전도도를 갖는 물질로 구성된다. 히트싱크(18)는 종종 금속 물질, 예컨대, 알루미늄(Al), 구리, 또는 니켈(Ni), 및 이들의 합금으로 구성될 것이다. 그러나, 히트싱크(18)는 또한 비교적 높은 열 전도도를 갖는 특정 합성 물질 및 비금속 물질로부터 생성될 수 있다. 그러한 물질은 다이아몬드 폴리카보네이트 물질, 다이아몬드 금속 합성물(예를 들어, 다이아몬드 Au, 다이아몬드 Ag, 및 다이아몬드 Cu), 열분해 흑연(pyrolytic graphite) 및 그래핀(graphene) 및 탄소 나노큐브 충전 물질과 같은 탄소 동소체를 포함하는 물질을 포함할 수 있으나 이로 제한되지 않는다. 히트싱크(18)는 모듈 기판(12)의 물질 체적보다 큰 물질 체적을 갖도록 유용하게 제조된다. 이와 관련하여, 도 1에 도시된 바와 같이, 히트싱크(18)는 두께(TBP)를 갖는 반면, 모듈 기판(12)은 히트싱크(18)의 상부 주 표면에 직교하는 축을 따라 측정되는 바와 같이 두께(TS)를 갖는다. TBP는 TS보다 크고 일 실시예에서 TS의 적어도 2배일 수 있다. 히트싱크(18)는 실질적으로 모놀리식 또는 적층된 구성요소를 가질 수도 있다. 특정 실시예들에서, 히트싱크(18)는 또한 핀 어레이, 핀-휜형(pin-fins), 또는 다른 표면적 증가 특징을 포함할 수 있다. 도시된 실시예에서, 그리고 단지 비제한적인 예로써, 히트싱크(18)는 비교적 큰 금속(예를 들어, Al) 블록 또는 베이스플레이트의 형태를 취한다.
소결 본딩 방열 구조체(14, 16)는 기판(12)보다 높은 열 전도도를 갖는다. 따라서 소결 본딩 방열 구조체(14, 16)는 과도한 열을 마이크로전자 디바이스(28)로부터 히트싱크(18)로 전도하도록 기능한다. 방열 구조체(14, 16)의 적어도 일부분이 본원에 설명된 유형의 소결된 금속 물질로 구성을 취한다면, 소결 본딩 방열 구조체(14, 16)는 열 전달 기능에 적합한 다양한 다른 구조 형태 및 물질 조성을 가질 수도 있다. 특정 구현예들에서, 소결 본딩 방열 구조체(14, 16)는 기판 공동(20)의 전체 또는 일부를 충전하는 소결된 금속체만으로 구성될 수도 있다. 다른 구현예들에서, 소결 본딩 방열 구조체(14, 15)는 기판 공동(20 내에 위치하고 소결된 금속체에 의해 모듈 기판(12)에 연결되는 다른 열 전도성의 사전 제조된 부품 또는 부분을 포함할 수도 있다. 예를 들어, 특정 실시예들에서, 방열 구조체(14, 16)는 하나 이상의 금속 코인, 플레이트, 또는 고 열전도도 슬러그를 포함하도록 제조될 수도 있다. 본원에 나타나는 바와 같이, 용어 "고 열전도도 슬러그"는 도 1에 도시된 모듈 기판(12)과 같은 모듈 기판의 열 전도도를 초과하는 열 전도도를 갖는 사전제조된 고체 또는 구조체를 지칭한다. 보다 구체적으로, 도 1의 실시예에서, 소결 본딩 방열 구조체(14, 16)는 고 열 전도도(thermal conductivity: TC) 슬러그(14)를 포함한다. 고 TC 슬러그(14)는 히트싱크(18)와 관련하여 전술된 금속 물질, 비금속 물질, 또는 합성 물질로 구성될 수 있다. 일 실시예에서, 고 TC 슬러그(14)는 전체적으로 Cu와 같은 금속 또는 합금으로 주로 또는 기본적으로 구성되고, 기판(12) 및 가능하면 히트싱크(18)의 열 전도도를 초과하는 열 전도도를 갖는 코인, 플레이트 또는 블록의 형태를 취한다. 고 TC 슬러그(14)는 모놀리식 또는 적층 구조를 가질 수 있다. 원한다면, 고 TC 슬러그(14)의 하나 이상의 표면이 다른 금속으로 도금 또는 피복되거나 이하 설명되는 소결 공정 동안 소결된 금속체 또는 금속층(16)과의 본딩을 촉진하기 위해 거칠어질 수 있다.
도 2는 마이크로전자 모듈(100)을 분해도로 또한 도시한다(금속화 층(26), 본드 패드(32), 및 와이어 본드(34)는 미도시). 도 1 및 도 2를 함께 참조하여, 그리고 도 2에 가장 명확히 도시된 바와 같이, 고 TC 슬러그(14)의 평면 형상 및 치수가 기판 공동(20)과 실질적으로 일치한다. 다시 말해, 고 TC 슬러그(14)는 기판 공동(20) 내의 정합(mating) 수용을 위한 형상 및 크기를 가질 수 있다. 기판이 임베딩된 소결된 본딩 층(16) 또한 기판 공동(20)의 형상 및 치수와 실질적으로 대응하는 외곽 표면 형상 및 치수를 갖는다. 추가적으로, 소결 본딩 층(16)은 도시된 예에서, 링형 또는 환형이고 기판 개구부(22)의 치수과 전반적으로 정합하는 치수를 갖는 중앙 개구부를 포함한다. 일 실시예에서, 소결된 본딩 층(16)은 환형 소결 프리폼 또는 프리컷 필름에 의해 형성될 수 있다. 따라서, 기판(12)과 슬러그(14) 사이에 위치한 기판 임베딩된 소결 본딩 층(16)은 고 TC 슬러그(14)의 외곽 주변부를 모듈 기판(12)의 내부 주변 렛지(24)에 본딩한다. 견고한 금속 본드의 형성을 촉진하기 위해, 주변 렛지(24)의 하부 또는 내부는 도 1에 식별된 바와 같이 금속 층(36)을 포함하도록 (예를 들어, 스퍼터 증착(sputter deposition)을 통해) 금속화되거나 도금될 수 있다.
마이크로전자 디바이스(28)는 디바이스 본드 층(38)에 의해 고 TC 슬러그(14)에 본딩된다. 디바이스 본드 층(38)은 기판에 임베딩된 소결 본드 층(16)의 형성 이전 또는 이후 고 TC 슬러그(14) 상에 증착되는 비소결 물질, 예컨대, 다이 부착 에폭시로 구성될 수 있다. 그러나, 공정 효율성을 위해, 기판에 임베딩된 소결 본드 층(16)을 구성하는 물질과 실질적으로 유사하거나 동일한, 소결 물질로 디바이스 본드 층(38)을 형성하는 것이 이점이 있을 수 있다. 이와 관련하여, 기판에 임베딩된 소결 본드 층(16) 및 디바이스 본드 층(38)은, 고 TC 슬러그(14)의 상부면 위에 패터닝된 층으로서(예를 들어, 도포된 필름으로서 또는 증착된 페이스트 층으로서) 적용되고 그 다음 소결되어 층들(16, 18)을 동시에 형성하는 공통 소결 전구체 물질로부터 형성될 수 있다. 유사하게, 히트싱크(18)는 히트싱크 본드 층(40)에 의해 모듈 기판(12) 및 고 TC 슬러그(14)에 본딩되는데, 히트싱크 본드 층은 소결 본드 층(16)이 형성되는 물질과 유사하거나 동일한 조성을 갖는 소결 물질로부터 또한 유리하게(그러나 필수적인 것은 아님) 형성된다. 이러한 이유로, 이하에서는 층들(16, 38, 40)이 "소결 본딩 층(16, 38, 40)"으로 집합적으로 설명된다. 그럼에도 불구하고, 층들(38, 40)은 마이크로전자 모듈(10)에 관한 추가 실시예들의 소결 물질로부터 형성되지 않을 수도 있다는 점이 강조된다.
소결 본드 층들(16, 38, 40)은 저온 소결 공정 동안 실질적으로 균일한 질량 또는 층으로 고밀화된(densified) 소결 전구체 물질로부터 제조된다. 소결 본드 층들(16, 38, 40)의 특정 조성은 소결 전구체 물질의 제형 및 소결 공정의 파라미터에 따라 실시예들 사이에서 달라질 수 있다. 일반적으로, 소결 본드 층(16, 38, 40)은 중량 백분율(wt%)에 의해 고려되는 바에 따라 적어도 하나의 금속으로 주로 구성될 수도 있다. 일 실시예에서, 소결 본드 층(16, 38, 40) 각각은 다시 한번 중량에 의해 고려되는 바와 같이 Cu, Ag, Au 또는 이들의 혼합물로 주로 구성된다. 소결 본드 층(16, 38, 40)은 유기 물질을 포함하거나 포함하지 않을 수도 있다. 특정 구현예들에서, 소결 본드 층(16, 38, 40)은 본질적으로 유기 물질이 없을 수 있고, 본원에 나타나는 용어 "본질적으로 없는"은 1wt% 미만의 유기 물질을 포함하는 것으로 정의된다. 다른 실시예들에서, 소결 본드 층(16, 38, 40)은 층(30, 32)의 속성을 맞추도록 선택된 유기 물질 또는 충전제를 포함할 수 있다. 예를 들어, 특정 예들에서, 소결 본드 층(16, 38, 40)은 에폭시 또는 다른 유기 물질을 포함할 수 있다. 일 구현예에서, 적어도 소결 본드 층(16), 및 가능하다면 모든 소결 본드 층(16, 38, 40)은 50W/mK를 초과하는 열 전도도, 아마도 약 70W/mK 이상의 열 전도도를 갖는 소결 금속(예를 들어, Ag) 물질로 구성된다.
소결 본드 층(16, 38, 40)을 제조하기 위해, 소결 전구체 물질이 모듈 제조 동안 모듈(10)의 하나 이상의 표면에 도포된다. 특히, 기판에 임베딩된 소결 본드 층(16)과 관련하여, 소결 전구체 물질은 고 TC 슬러그(14)의 외곽 주변부 또는 모듈 기판(12)의 내부 렛지(24)의 하부에 도포될 수 있다. 소결 본드 층(38)과 관련하여, 소결 전구체 물질은 고 TC 슬러그(14)에 또는 마이크로전자 디바이스(28)의 하부에 도포될 수 있다. 하나의 접근법에서, 그리고 앞에 나타낸 바와 같이, 소결 전구체 물질은 고 TC 슬러그(14)의 상부면 위의 패터닝된 층에 도포되어 이하 설명되는 소결 공정 동안 소결 본드 층(16, 38)으로 후속 변환되는 소결 전구체 물질의 본체를 형성한다. 마지막으로, 소결 본드 층(40)과 관련하여, 소결 전구체 물질은 기판(12) 및 슬러그(14)를 히트싱크(18) 위에 포지셔닝하기 이전에 모듈 기판(12)의 하부, 고 TC 슬러그(14)의 하부, 및/또는 히트싱크(180)의 상부면에 도포될 수 있다.
소결 전구체 물질은 습식 상태 및 건식 상태 도포 기법 둘 모두를 포함하는 다양한 상이한 방식으로 도포될 수 있다. 적절한 습식 상태 도포 기법은, 스크린 또는 스텐실 프린팅, 닥터 블레이딩(doctor blading), 용사(spraying), 디핑(dipping), 및 세침 분사(fine needle dispense) 기법을 포함하나 이로 제한되지 않는다. 습식 상태 도포 기법이 채용되는 경우, 유동성이거나 습식 상태의 코팅 전구체 물질이, 예를 들어, 제 3 자 공급자로부터의 독립적인 제조 또는 구매에 의해 초기에 획득된다. (이하 설명되는) 금속 입자 외에, 습식 상태 코팅 전구체 물질은 습식 경화 도포를 용이하게 하거나, 전구체 물질의 점성을 조정하거나, 금속 입자의 조기 응집을 방지하거나, 또는 다른 목적을 위한 다른 재료(예를 들어, 용매 및/또는 계면활성제)를 포함한다. 일 실시예에서, 습식 상태 코팅 전구체 물질은 바인더(예를 들어, 에폭시), 분산제 및 희석제 또는 액체 캐리어와 조합된 금속 입자를 포함한다. 코팅 전구체 물질 내에 포함된 용매 또는 액체 캐리어의 볼륨은 선택된 습식 상태 도포 기법에 대한 전구체 물질의 점성을 맞추기 위해 조정될 수 있다. 예를 들어, 전구체 물질이 스크린 프린팅 또는 닥터 블레이딩에 의해 적용되는 실시예들에서, 코팅 전구체 물질은 페이스트, 슬러리 또는 페인트를 생성하기에 충분한 액체를 포함할 수 있다. 습식 상태 코팅의 물질의 도포 이후, 필요하다면 소결 전구체 물질로부터의 과도한 액체를 제거하기 위해 건조 공정이 실행될 수 있다.
추가의 실시예들에서, 소결 전구체 물질은 건식 상태 도포 기법을 이용하여 도포될 수 있다. 예를 들어, 적절한 구성요소 표면에 전구체 물질을 도포하기 위해 필름 전사 공정(film transfer process)이 채용될 수 있다. 이와 관련하여, 건식 필름은, 예를 들어, 플라스틱(예를 들어, 폴리에틸렌 테레프탈레이트) 테이프 배킹(tape backing)과 같은 임시 기판 또는 캐리어 상에 하나 이상의 소결 전구체 물질을 초기에 증착(예를 들어, 스크린 프린팅 아니면 분사)함으로써 우선 준비될 수 있다. 소결 전구체 물질은 습식 유동성 상태로 캐리어에 도포된 다음 가열되거나 그렇지 않으면 건조되어 건식 필름을 생산하고, 이는 적절한 패키지 구성요소 표면에 전사된다. 열, 압력 또는 열과 압력 둘 모두가 적용되어 금속 입자 함유 전구체 층(건식 필름)을 적절한 구성요소 표면에 부착한다. 캐리어(예를 들어, 테이프 배킹)는 물리적 제거(예를 들어, 박리) 또는 화학 용매에서의 용해에 의해 제거될 수 있다. 이러한 공정은 추가의 소결 전구체 물질을 다른 구성요소 표면에 도포하기 위해 적절히 반복될 수 있다. 또 다른 실시예들에서, 하나 이상의 자립형 필름(freestanding film)이 적층(stacking) 또는 빌드업(build-up)(본 문서의 문맥에서 "필름 전사"로도 고려됨) 동안 마이크로전자 모듈 구성요소들 사이에 간단히 포지셔닝될 수 있다.
소결 전구체 물질 내에 분산된 금속 물질은 입자들이 이하 설명되는 소결 공정에 대해 실질적으로 코히어런트 접착층을 형성할 수 있게 하는 임의의 조성, 형상, 및 크기를 가질 수 있다. 일 실시예에서, 소결 전구체 물질은 Au, Ag 또는 Cu 입자 또는 이들의 혼합물을 포함한다. 다른 실시예에서, 전구체 물질 내에 포함된 금속 입자는 기본적으로 Ag 또는 Cu 입자로 구성된다. 전구체 물질에 포함된 금속 입자는 유기 물질로 코팅되거나 코팅되지 않을 수도 있다. 예를 들어, 일부 구현예들에서, 금속 입자는 조기 응집 또는 입자 소결을 억제하기 위해 입자들 사이의 물리적 접촉을 방지하는 유기 분산제(organic dispersant)로 코팅될 수 있다. 존재하는 경우, 이러한 유기 입자 코팅은 이하 설명되는 금속 소결 공정 동안 전체적으로 또는 부분적으로 매립되거나 열분해 될 수 있다. 또 다른 실시예들에서, 다른 재료 시스템이 현재 공지되거나 추후 개발되더라도 저온 소결로 처리할 수 있는 다른 물질 시스템이 모듈 제조 공정 중에 이용될 수도 있다.
전구체 물질 내에 포함된 금속 입자는 구형, 직사각형 및 판형(platelet) 또는 얇은 판형(laminae)을 포함하는 임의의 형상 또는 형상의 조합을 가질 수 있지만, 이로 제한되지 않는다. 금속 입자의 평균 치수는 입자 형상 및 공정 파라미터와 관련하여 다양할 것이다. 그러나, 일반적으로, 금속 입자의 평균 최대 치수(예를 들어, 구형인 경우의 금속 입자의 직경 또는 직사각형인 경우의 금속 입자의 장축)는 약 100 마이크론(㎛) 내지 약 10 나노미터(nm)일 수 있다. 다른 실시예들에서, 금속 입자는 전술한 범위보다 크거나 작은 평균 최대 치수를 가질 수 있다. 특정 구현예들에서, 나노 미터 및 미크론 범위 내에서 평균 최대 치수를 갖는 금속 입자의 혼합물이 전구체 물질 내에 존재할 수 있다. 다른 구현예에서, 나노 입자(즉, 평균 최대 치수가 1 내지 1000nm인 입자)만이 소결 전구체 물질 내에 포함될 수도 있다. 구체적으로 비한정적인 예로서 전구체 물질은 일 실시예에서 Ag, Au 또는 Cu 나노 크기 입자 또는 미크론 크기 입자 중 적어도 하나를 포함할 수 있으며, Ag 또는 Cu 나노 입자가 선호된다.
전술한 바와 같이, 저온 소결 공정은 소결체 전구 물질의 도포 후에 원하는 금속 소결 층을 제조하기 위해 수행된다. 저온 소결 공정은 소결 전구체 물질을 금속 소결 층으로 변형시키는데 적합한 임의의 공정 조건 하에서 실행될 수 있고, 전구체 물질로부터 마이크로전자 모듈의 접촉 구성요소로의 일부 확산이 발생할 수 있음을 주목한다. 따라서, 소결 본딩 공정은 본드 접합 경계(bond joint interface)에서 낮은 응력, 기계적으로 견고한 고체 금속 확산 본드를 유리하게 형성한다. 소결 공정은 압력을 사용하거나 사용하지 않고, 가열을 사용하거나 사용하지 않고(비록 어느 정도의 높은 열이 일반적으로 가해지더라도), 그리고 임의의 적합한 공기에서(예를 들어, 옥외 또는 질소와 같은 불활성 가스의 존재하에) 수행될 수 있다. 강조점으로서, 소결 공정은 전구체 물질 내에 포함된 금속 입자의 용융점보다 낮은 최대 공정 온도(TMAX)에서 실행된다. 사실, 많은 실시예들에서, TMAX는 금속 입자의 용융점보다 현저히 낮을 것이며, 아마도 절대 온도 스케일(켈빈)에 대해 고려되는 입자의 용융점의 절반보다 작을 것이다. 일반적으로, TMAX는 실온(본원에서 20℃로 고려됨)보다 높고 300℃ 미만일 것이다. 상대적으로, 나노 미터 또는 미크론 크기 범위의 Ag, Au 및 Cu 입자의 용융점은 일반적으로 약 950℃에서 1100℃ 사이일 것이다. 또 다른 예를 제공하기 위해, 일 실시예에서 TMAX는 약 170℃와 300℃ 사이일 수 있다. 또 다른 실시예에서, (다른 공정 파라미터와 관련하여) TMAX가 금속 입자의 액화 없이 금속 입자의 소결을 유도하기에 충분하다면, TMAX는 전술한 범위보다 크거나 작을 수도 있다.
소결 공정 동안 다단 가열 스케줄을 사용할 수 있다. 이 경우, 다단 가열 스케줄은 부분적으로 제조된 상태의 마이크로전자 모듈(10)을 온도 공정을 TMAX로 점진적으로 증가시키거나 상승시키는 제 1 시간 동안 TMAX 미만의 제 1 온도(T1)로 가열하고, 제 2 시간 동안 TMAX를 유지하는 것을 수반할 수 있다. 냉각(cool down) 기간이 이어질 수 있다. 일 실시예에서, 비 제한적인 예로서 T1은 약 100 내지 200℃ 범위일 수 있는 반면, TMAX는 T1보다 크고 약 170 내지 280℃의 범위이다. 후술하는 바와 같이, 사용되는 공정 파라미터는 소결 공정 동안 소결 전구체 물질로부터 임의의 유기 물질을 완전히 분해하도록 제어되거나 제어되지 않을 수 있다.
마이크로전자 모듈 제조 방법의 적어도 일부 구현예들에서, 제어된 수렴 압력(convergent pressure) 또는 압축력(compressive force)이 소결 공정 동안 부분적으로 제조된 마이크로전자 모듈에 걸쳐 적용된다. 적용될 때, 수렴 압력은 실질적으로 일정한 힘으로서 전달될 수 있거나, 그 대신 시간 기반 또는 온도 기반 스케줄에 따라 변할 수 있다. 임의의 적합한 메커니즘이 대용량, 탄성 바이어스 디바이스(예를 들어, 스프링-로딩형 플런저 또는 핀), 클램프, 유압 프레스 등을 포함하여 원하는 수렴 압력을 인가하기 위해 이용될 수 있다. 인가된 압력은 금속 소결 층의 원하는 최종 두께, 소결 금속 층의 원하는 다공성, 및 소결 전구체 물질의 조성을 포함하는 다양한 인자에 기초하여 선택될 수 있다. 일 실시예에서, 비 제한적인 예로서, 약 0.5 내지 약 20 메가파스칼(Mpa) 범위의 최대 압력(PMAX)이 소결 공정 동안 적용된다. 다른 구현예들에서, 소결 공정 동안 압력이 가해지면 PMAX는 상기 범위보다 크거나 작을 수 있다.
전술한 바와 같이, 상기 금속 소결 공정에 따라 제조된 소결 본드 층(예를 들어, 도 1 및 도 2에 도시된 본드 층(16, 38, 40))은 주로 하나 이상의 소결 금속으로 구성될 수 있다. 다시, 금속 소결 층은 유기물을 포함할 수도 있고 포함하지 않을 수도 있다. 일 실시예에서, 금속 소결 층은 기본적으로 하나 이상의 금속(예를 들어, 기본적으로 순수 Cu 또는 기본적으로 순수 Ag)으로 구성되고 기본적으로 유기 물질을 함유하지 않는다(즉, 1wt % 미만의 유기 물질을 함유한다). 다른 실시 예들에서, 금속 소결 층은 수지 또는 다른 유기 충전제가 함유되어 있을 수 있다. 예를 들어, 다른 구현예에서, 금속 소결 층은 열 순환에 걸쳐 균열 형성 및 전파의 가능성을 줄이기 위해 에폭시와 같은 유연성을 증가시키는 유기 물질을 포함할 수 있다. 금속 소결 층의 원하는 최종 조성에 따라, 소결 공정의 파라미터는 전체 또는 부분적으로 소결 전구체 물질로부터 유기 물질을 분해하도록 제어될 수 있다. 추가로, 금속 소결 층은 일 실시예에서 0 내지 30% 범위의 볼륨일 수 있는 원하는 공극률을 갖도록 제조될 수 있다. 다른 실시예에서, 금속 소결 층은 1% 미만의 볼륨의 다공성을 각각 갖도록 형성될 수 있다. 최종적으로, 금속 소결 층의 두께는 실시 예들 사이에서 달라질 것이지만, 하나의 예시적이고 비 제한적인 구현예들에서, 약 5 내지 약 100미크론, 바람직하게는 약 15미크론 내지 약 35μm의 범위일 수 있다. 금속 소결 층이 기본적으로 순수한 Ag 또는 Cu로 구성된 다른 실시예에서, 금속 소결 층은 약 40미크론 내지 약 100미크론의 두께 범위를 가질 수 있다.
보다 구체적이지만 제한적이지 않은 하나의 제조 접근법의 예를 제공하기 위해, 마이크로전자 모듈(10)은 다음과 같은 방식으로 제조될 수 있다. 제조 공정이 시작되면, 소결 전구체 물질의 제 1 층이 히트싱크(18)의 상부 표면에 걸친 연속 층에 도포된다. 소결 전구체 물질은 히트싱크(18)의 상부 표면 위에 스크린 인쇄된 페인트 또는 도료와 같은 습식 상태로 도포될 수 있다. 이와 달리, 소결 전구체 물질은 전술한 유형의 필름 전사 공정(film transfer process)을 이용하는 건식 상태(예를 들어, 프리스탠딩) 필름으로 히트싱크(18)의 상부 표면에 도포될 수도 있다. 고 TC 슬러그(14)는, 예를 들어, 픽 앤 플레이스(pick-and-place) 툴을 이용하여 히트싱크(18) 위에 위치된다. 소결 전구체 물질의 제 2 패너닝된 층은 히트싱크(18)에 대향하는 고 TC 슬러그(14)의 상부 표면에 도포된다. 다시, 건식 상태 또는 습식 상태 도포 기법이 이용될 수 있다. 일 실시예에서, (패턴닝된 스크린을 이용하는) 스크린 프린팅 공정 또는 (예를 들어, 컴퓨터-컨트롤러 프린트 헤드를 이용하는) 세침 분사가 채용된다. 그 이후 모듈 기판(12) 및 마이크로전자 디바이스(28)는 픽 앤드 플레이스 툴을 이용하여 각각 위치된다. 소결 전구체 물질의 제 1 층을 소결 본드 층(40)으로 변형시키기 위해 제 1 열처리 공정이 아직 수행되지 않은 경우, 통상적인 열 처리 또는 소결 공정이 실행되어 소결 전구체 물질의 제 1 층 및 제 2 층을 소결 본드 층(16, 38, 40) 각각으로 변환할 수 있다. 그 이후 와이어 본딩이 실행되어 마이크로전자 디바이스(28)와 모듈 기판(12)의 라우팅 피처를 전기적으로 상호접속하는 와이어 본드(34)를 형성할 수 있다. 추가 공정 단계들이 또한 수행되어 마이크로전자 모듈(10)의 제조를 완료할 수 있다.
전술된 방식에서, 모듈 기판(예를 들어, 기판(12)) 및 소결 본딩 방열 구조체(예를 들어, 방열구조체(14, 16))를 신뢰성 있고 비용 효율적인 방식으로 포함하는 마이크로전자 모듈(10)이 제조된다. 특정 실시예들에서, 공통 열처리 공정을 이용하여 선택적으로 도포된 소결 전구체 물질을 소결 본드 층(16, 38, 40)으로 동시에 변형시킬 수 있다. 다른 기존 제조 공정과 대조적으로, 히트싱크(18)의 기계 가공이 방지될 수 있다. 더욱이, 전술된 소결 공정이 제한된 최고 온도에서 실행될 때, 기판 휨과 관련된 문제가 완화된다. 그 결과 패키징 제조 비용이 감소할 수 있다. 다른 이점이 또한 전술된 제조 공정 및 모듈 구조에 의해 달성될 수 있다. 예를 들어, RF 애플리케이션에 이용되는 경우, 히트싱크(18) 및 마이크로전자 디바이스(28)(예를 들어, RF 회로를 운반하는 반도체 다이)의 상대적 포지셔닝은 비교적 효과적인 RF 접지를 제공하여 모듈 동작 동안 손실을 감소시킬 수 있다.
마이크로전자 모듈(10)은 다른 실시예들에서 다양한 다른 구조적 특징들을 포함할 수 있다. 예를 들어, 마이크로전자 모듈(10)이 공기 공동 패키지(air cavity package)의 형태를 취할 때 마이크로전자 디바이스(28)를 둘러싸도록 윈도우 프레임이 기판(12) 주변에 위치될 수 있고 덮개가 기판(12) 위에 포지셔닝될 수 있다. 이와 달리, 일 구현예에서 기판(12) 위 및 마이크로전자 디바이스(28) 주위에 인캡슐런트체(44)(도 1에서 가상 선으로 도시됨)가 형성될 수 있다. 마이크로전자 모듈(10)은 원하는 경우 다른 소결 금속 구조체를 포함하도록 또한 제조될 수 있다. 예를 들어, 도 1의 가상 선으로 또한 도시된 바와 같이, 소결 금속 RF 차폐 층(46)은 마이크로전자 디바이스(28)에 대향하는 인캡슐런트체(44) 위에 형성될 수 있다. 존재하는 경우, 소결 금속 RF 차폐 층(46)은 소결 전구체 물질을 증착한 다음 이전에 설명된 방식으로 전구체 물질을 소결함으로써 형성될 수 있는데, 예를 들어, 하나의 접근법에서, 몰드 물질은 기판(12) 및 디바이스(12) 위에 오버 몰딩되어 인캡슐런트체(44)를 형성하고, 소결 전구체 물질 층이 연속 페이스트 층 또는 전사된 필름으로서 인캡슐런트체(44)의 최상부 표면에 도포되며, 이어서 소결 공정이 실행되어 소결 전구체 물질 층을 RF 차폐 층(46)으로 변형한다.
따라서, 소결된 방열 구조체를 포함하는 고 열 성능 마이크로전자 모듈의 실시예가 그러한 마이크로전자 모듈을 제조하기 위한 방법의 실시예와 함께 설명되었다. 전술한 바와 같이, 소결된 방열 구조체는, PCB, 코어리스 기판 또는 다른 모듈 기판에 임베딩될 수 있고, 방열 구조체에 의해 지원되는 하나 이상의 열 생성 마이크로전자 디바이스(예를 들어, 반도체 다이)로부터의 전도성 열 흐름을 촉진시킬 수 있다. 소결된 열 전달 구조체는 마이크로전자 모듈에 또한 포함된 금속 플레이트 또는 핀-휜형 어레이(pin fin array)와 같은 대류 냉각 히트싱크로 열을 전도할 수 있다. 실시예들에서, 소결된 방열 구조체는 기본적으로 모듈 기판에 제공된 공동 내에 형성된 소결 금속체로 구성될 수 있다. 이와 달리, 소결된 열 전달 구조체는 공동 내에 위치되고 소결된 금속체에 의해 모듈 기판에 본딩되는 전용 열 도관 또는 열 확산기를 더 포함할 수 있다. 전술된 예에서, 열 전도성 부품 또는 부분(예를 들어, 고 열전도성 슬러그 (14))이 이러한 목적을 위해 이용된다. 추가 실시예들에서, 소결된 방열 구조체는 소결된 물질에 의해 기판 공동 내에 부유하는 하나 이상의 연장된 히트 파이프를 포함할 수 있다. 이제부터 도 3 및 도 4와 함께 연장된 히트 파이프의 형태로 하나 이상의 전용 열 도관을 포함하는 소결된 방열 구조체를 포함하는 마이크로전자 모듈에 관한 실시예가 설명될 것이다.
도 3 및 도 4는 본 개시물의 또 다른 예시적인 실시예에 따라 도시된 바와 같이, 기판에 임베딩된 소결 본딩 방열 구조체(52)를 포함하는 마이크로전자 모듈(50)의 단순화된 단면도 및 등각도이다. 이 실시예에서, 마이크로전자 모듈(50)은 상부 패터닝된 금속층(56)(도 3에만 도시됨)을 갖는 모듈 기판(54)을 포함한다. 이전의 경우에서와 같이, 모듈 기판(54)은 단일 층 또는 다중 층 PCB, 코어리스 기판, 패널화 공정을 이용하여 제조된 성형체 위에 빌드업된 RDL을 포함하는 기판, 또는 라우팅 피처를 포함하거나 포함하지 않는 다른 유형의 기판의 형태를 취할 수 있다. 소결 본딩 방열 구조체(62)는 모듈 기판(54) 내에 임베딩되고, 구체적으로 기판(54)의 중심부를 통해 제공되는 공동(60) 내에 위치한다. 소결 본딩 방열 구조체(52)는 마이크로전자 디바이스(62)(예를 들어, 반도체 다이) 및 히트싱크(64)(예를 들어, 핀-휜형 어레이)를 지지한다. 도 4에 도시된 바와 같이, 마이크로전자 디바이스(62) 및 히트싱크(64)는 병렬로 배치되고 좌표 범례(66)에 의해 식별된 Y축을 따라 측 방향으로 이격되어 배치된다. 공동(60) 및 소결 본딩 방열 구조체(62)는 Y축을 따라 비슷하게 연장된다. 따라서, 방열 구조체(62)는 마이크로전자 디바이스(62) 및 히트싱크(64) 아래에 각각 위치하는 제 1 및 제 2 대향 단부를 포함한다.
소결 본딩 방열 구조체(62)는 소결된 금속체(66)를 포함하고, 이 소결 금속체는 도 3에서는 단면도로 도시되고 도 4에서 내부 도면으로 도시된다. 소결된 금속체(66)는 도 3에 도시된 바와 같이 본딩을 촉진하기 위해 금속화(예를 들어, 구리 또는 다른 금속으로 도금)될 수 있는 기판 공동(60)을 정의하는 모듈 기판(54)의 내부 표면에 본딩된다. 일 구현예에서, 소결된 금속체(66)는 공동(60)을 실질적으로 전부 충전할 수 있어서, 방열 구조체(62)는 기본적으로 소결 금속체(66)로 구성된다. 이와 달리, 방열 구조체(62)는 소결된 금속체(66)에 의해 기본적으로 모듈 기판(54)에 본딩되고 아마도 금속체(66) 내에 임베딩되거나 매립되는 하나 이상의 전용 열 도관을 포함할 수 있다. 예를 들어, 도 3 및 도 4에 나타낸 바와 같이, 하나 이상의 연장된 히트 파이프(70)가 소결된 금속체(66) 내에 임베딩될 수 있고 공동(60)의 길이의 적어도 대부분을 따라 연장될 수 있다. 히트 파이프(70)는 열적으로 효율적인 방식으로 튜브의 일 단부로부터 다른 단부로 열을 전달하는 작동 유체(예를 들어, 암모니아, 알코올 및/또는 물 혼합물)를 함유하는 밀폐식(hermetically-enclosed) 파이프 또는 블라인드 튜브의 형태를 각각 취할 수 있다. 히트 파이프 내의 유체는 상 변화를 겪는데, 구체적으로, 잠열(latent heat)을 흡수하고 히트 파이프의 고온 경계면(예를 들어, 제 1 폐쇄 단부)에서 기화될 수 있고, 그 이후 기상이 히트 파이프(예를 들어, 대향 폐쇄 단부)의 냉각 경계면으로 흐르고 응축됨으로써 잠열을 방출하고, 액상은 고온 경계면으로 되돌아가 열 전달 회로를 완성한다. 도 3에 도시된 바와 같이, 히트 파이프(70)는 모세관 작용을 통해 저온 경계면으로부터 고온 경계면으로의 액상의 흐름을 촉진하는 위킹 물질(wicking material)(72)을 포함하거나 그 내부에 배치될 수 있다. 특정 형상 또는 물질로 제한되지는 않으나, 각 히트 파이프(70)의 쉘(74)은 Cu 또는 Al과 같은 고 전도성 금속 또는 합금으로 제조된 연장된 블라인드 튜브의 형태를 취할 수 있다.
비제한적인 예로써, 마이크로전자 모듈(50)은 다음과 같이 제조될 수 있다. 우선, 히트 파이프(70) 및 소결 전구체 물질이 기판 공동(60) 내에 포지셔닝된다. 특정 실시예들에서, 히트 파이프(70)는 우선 기판 공동(60) 내에 위치될 수 있고, 그 다음 금속 입자-함유 페이스트와 같은 습식 상태 소결 전구체 물질이 공동(60) 내로 분산되어 공동(60)을 정의하는 히트 파이프(70)와 모듈 기판(54)의 내부 표면 사이의 자유 공간 또는 보이드(void)를 충전할 수 있다. 다른 실시예들에서, 전구체 물질 및 히트 파이프(70)가 공동(60) 내에 함께 포지셔닝되도록 히트 파이프(70)는 소결 전구체 물질(예를 들어, 분말 소결 전구체 물질이 파이프(70) 주위로 압력을 받을 수 있음)에 초기에 임베딩될 수 있다. 특정 실시예들에서, 그 이후 소결 공정이 실행되어 소결 전구체 물질을 금속 소결체(66)로 변형함으로써 기판에 임베딩된, 소결 본딩 방열 구조체(52)를 생성할 수 있다. 이 경우, 마이크로전자 디바이스(62) 및 히트싱크(64)가 방열 구조체(52)의 대향 단부들에 나중에 부착될 수 있다. 그러나, 공정 효율의 이유로, 소결 이전에 소결 전구체 물질 상에 마이크로전자 디바이스(62) 및/또는 히트싱크(64)를 위치시키는 것이 바람직할 수 있다. 그 이후 소결 공정이 실행되어 금속체(66)를 통해 모듈 기판(54)에 마이크로전자 디바이스(62) 및/또는 히트싱크(64)를 동시에 본딩하면서 소결 금속체(66)를 형성할 수 있다. 그 이후 마이크로전자 모듈(50)의 제조를 완료하기 위해 적절한 경우, 디바이스(62)와 모듈(50) 내의 대응하는 라우팅 피처(예를 들어, 기판(54) 위에 형성된 도시되지 않은 트레이스들) 사이에 전기적 상호접속부를 형성하는 것을 포함하는 추가 단계가 수행될 수 있다.
이와 같이 기판에 임베딩된, 소결 본딩 방열 구조체를 포함하는 마이크로 전자 모듈의 다른 예시적인 실시예가 설명되었다. 전술한 실시예에서, 열 생성 마이크로전자 디바이스(예를 들어, 반도체 다이)로부터 히트싱크로의 열 전달은 소결 금속체 내에 적어도 부분적으로 임베딩된 하나 이상의 전용 열 도관을 포함하도록 방열 구조체를 형성함으로써 향상된다. 열 도관 또는 도관들은 상대적으로 높은 열 전도성을 갖는 물질, 와이어 브레이드(wire braid) 또는 메시 등의 연장된 스트립 또는 로드일 수 있다. 이와 달리, 열 도관 또는 도관들은 연장된 히트 파이프일 수도 있고, 이 경우 마이크로전자 장치 및 히트싱크는 히트 파이프의 대향 단부 상에 또는 인접하여 포지셔닝될 수 있다. 열 도관 또는 도관들은 모듈 제조 동안 소결 전구체 물질과 함께 기판 공동 내에 위치할 수 있다. 하나의 접근법에서, 열전 도관 위 및 그 주변의 금속 입자 함유 페이스트는 기판 개구를 정의하는 기판의 측벽들과 열 도관(들) 사이의 하나 이상의 보이드를 적어도 상당 부분 충전한다. 그 이후 소결 공정이 실행되어 소결 전구체 물질을 모듈 기판에 열 도관(들)을 본딩하는 소결 금속체로 변환할 수 있다. 전술된 이러한 공정 단계들 및 다른 공정 단계들로 인해, 마이크로전자 모듈은 기판에 임베딩된, 소결 본딩 방열 구조체를 포함하도록 제조될 수 있고, 이는 결과적인 모듈의 방열 능력을 상당히 향상시킬 수 있다. 또 다른 실시 예들에서, 소결 본딩 방열 구조체는 다른 기능을 수행할 수 있고/있거나 결과적인 모듈은 적층 구성으로 제 2 모듈에 본딩될 수 있다. 이와 관련한 추가 설명이 이제 도 5와 함께 제공될 것이다.
도 5는 본 개시물의 또 다른 실시예에 따라 도시된 바와 같이 소결된 접지면(82)에 의해 제 2 마이크로전자 모듈(80)에 대해 반전되고 본딩된 마이크로전자 모듈(50)(도 3 및 도 4)의 간략화된 단면도이다. 마이크로전자 모듈(82)은 내부에 다수의 개구 또는 공동을 갖는 PCB 또는 코어리스 기판과 같은 모듈 기판(84)을 포함한다. 각 기판 공동은 복수의 소결 충전된 비아(86, 88, 90)를 형성하도록 소결 물질로 충전된다. 마이크로전자 모듈(82)은 3개의 마이크로전자 디바이스들, 즉 (i) 볼 그리드 어레이(BGA)(94)를 갖는 제 1 다이(92), (ii) BGA(98)를 갖는 제 2 다이(96), 및 (iii) 제 1 다이(92) 상에 적층된 SMD(100)를 또한 포함한다. 제 1 다이(92)는 BGA(94) 및 소결 충전된 비아(86)를 통해 소결된 접지면(82)에 전기적으로 연결된다. 제 2 다이(96)는 BGA(98) 및 소결 충전된 비아(86)를 통해 소결된 접지면(82)에 전기적으로 연결된다. 또한, 하나 이상의 와이어 본드(104)가 다이(96)를 소결 충전된 비아(90)를 통해 소결된 접지면(82)에 전기적으로 연결한다. 제 1 다이(92), 제 2 다이(96), 및 SMD(100) 사이의 상호접속은 다이(92, 96) 사이에 도시된 와이어 본드(102)와 같은 와이어 본드를 통하거나 다른 방식으로 증착된 상호접속 라인을 포함하는 RDL 구조를 이용하여 형성될 수 있다. 특정 실시예들에서, 모듈(50)에 의해 운반되는 마이크로전자 디바이스(62)는 또한 방열 구조체(52)의 소결 금속체(66)를 통해 접지면(82)에 전기적으로 연결될 수 있다. 소결된 접지면(82)은 마이크로전자 모듈(50, 80)을 본딩할 뿐만 아니라 양 모듈들(50, 80)에 의해 운반되는 디바이스들이 전기적으로 접속되는 공통 접지면을 제공하는 이중 목적을 제공할 수 있다. 또한, 일반적으로 소결된 접지면(82)은 히트싱크로서의 역할을 할 수 있지만, 소결 충전된 비아(86, 88)는 다이(92, 96)로부터 접지면(82)으로의 효율적인 전도성 열 전달 경로를 각각 제공하는 임베딩된 방열 구조체로서 기능한다.
마이크로전자 모듈(80)(도 5)은 전술한 것과 유사한 공정을 이용하여 제조될 수 있다. 소결 충전된 비아(86, 88, 90)와 관련하여, 특히, 소결 전구체 물질은 건식 또는 습식 상태 도포 기법을 이용하여 모듈 기판(84)을 통해 제공된 개구 또는 공동에 도포될 수 있는데, 예를 들어, 금속 입자 함유 페이스트가 컴퓨터 제어형 세침 분사 또는 실크스크린 도포에 의해 기판 공동에 분배될 수 있다. 그 이후 저온 소결 공정이 실행되어 소결 전구체 물질을 공동을 점유하는 소결 금속체로 변형함으로써 소결 충전된 비아(86, 88, 90)를 생성할 수 있다. 마이크로전자 다이(92, 96)는 소결 후에 또는 소결과 동시에 소결 충전된 비아(86, 88)에 본딩될 수 있다. 일 실시예에서, 마이크로전자 다이(92, 96)는 소결 공정이 공정 효율성 증가를 위해 소결 충전된 비아(86, 88, 90)를 동시에 형성하고 다이(92, 96)를 부착하도록 소결 이전에 증착된 소결 전구체 물질에 상에 위치시킨다. SMD(100)(및 도 5의 단면도에서 보이지 않는 가능한 다른 마이크로전자 디바이스)는 픽 앤드 플레이스 툴을 이용하여 포지셔닝될 수 있다. 다이(92, 96), SMD(100) 및 모듈(80)에 포함된 임의의 다른 마이크로전자 디바이스는, 예를 들어, 와이어 본딩에 의해, 후속하여 상호접속될 수 있다. 이제 완료되거나 거의 완료된 상태의 마이크로전자 모듈(80)은 소결된 접지면(82)의 형성에 의해 모듈(50)에 본딩될 수 있다. 소결된 접지면(82)은, (예를 들어, 연속 페이스트 층 또는 필름과 같은) 소결 전구체 물질 층을 마이크로전자 모듈(50) 또는 마이크로전자 모듈(80)의 후면에 적용하고, 연속적인(back-to-back) 관계로 모듈들(50, 80)을 포지셔닝하고, 그 이후 열 및/또는 수렴 압력의 적용을 통해 소결 공정을 실행함으로써 형성될 수 있다. 추가 실시예들에서, 소결된 접지면(82)은 마이크로전자 모듈(50) 또는 마이크로전자 모듈(80)의 완성 이전에 형성됨으로써 하나의 모듈이 다른 모듈이 제조되는 기판의 역할을 할 수 있다.
도 6은 본 개시물의 다른 실시예에 따라 도시된 마이크로전자 모듈(110)의 단면도이다. 많은 면에서, 마이크로전자 모듈(110)은 도 1 및 도 2와 관련하여 앞서 설명된 마이크로전자 모듈(10)과 유사하다. 예를 들어, 마이크로전자 모듈(110)은 상부 표면(114) 및 대향하는 하부 표면(116)을 갖는 모듈 기판(112)을 포함한다. 기판(112)은, 예를 들어, 볼륨에 의해 PCB, 코어리스 기판 또는 주로 유기 물질로 구성된 코어 기판(cored substrate)일 수 있다. 중앙 공동(118)이 모듈 기판(112)에 제공되고 하부 표면(116)을 통해 노출된다. 전술한 바와 같이, 공동(118)은 상부 표면(114)에 수직으로 연장되는 단면에서 고려될 때, 내부 주변 모습 또는 렛지(120)를 정의하는 계단형 단면 기하학 구조를 갖는다. 소결 본딩 방열 구조체(122, 124)는 공동(118) 내에 임베딩되고, 소결된 금속체(124) 내에 적어도 부분적으로 매립된 열 전도체 또는 고 TC 슬러그(122)를 포함한다. 소결된 금속체(124)는 고 TC 슬러그(122)를 모듈 기판(112)의 내부 표면에 본딩하는 중간 부분(124b)을 포함한다. 공동(118)을 정의하는 모듈 기판(112)의 선택된 표면(134)은 금속화되어 기판(112)과 소결된 금속체(124) 사이의 금속 본딩을 촉진할 수 있다. 소결된 금속체(124)는 마이크로전자 디바이스(126)를 방열 구조체(122, 124)를 통해 기판(112)에 본딩하는 상부(124a)를 포함한다. 마지막으로, 소결된 금속체는 또한 기판(112)을 히트싱크(132)에 본딩하는 하부(124c)를 포함한다. 다른 실시예들에서, 히트싱크(132)는 제 2 모듈과 같은 상이한 구조 또는 디바이스로 대체될 수도 있다. 원하는 경우, 소결된 금속체(124)의 하부(124c)는 모듈 기판(112)과 히트싱크(132) 사이의 비어있는 에어 갭(136)을 제공하기 위해 모듈(110)의 에지로 연장되지 않아서 히트싱크(132)의 대류 냉각되는 표면 영역을 증가시키고/시키거나 기판(112)의 하부면(116) 상에 존재하는 임의의 전기적 피처들의 브리징(dridging)을 방지할 수 있다.
전술한 바와 같이, 소결된 금속체(124)는 마이크로 전자 디바이스(126)를 모듈 기판(112)에 본딩하거나 부착한다. 마이크로전자 디바이스(126)는, 예를 들어, 와이어 본드(130) 또는 다른 상호접속 접근법을 이용하여 기판(112) 상에 제공된 상부 배선 층 또는 패턴화된 금속층(128)과 전기적으로 상호접속되는 본드 패드(138)를 갖는 반도체 다이일 수 있다. 도 1 및 도 2에 도시된 마이크로전자 모듈(10)의 경우와 같이, 마이크로전자 디바이스(126)는 마이크로전자 모듈(110)의 중심선(140)을 따라 고려되는 바와 같이, 고 TC 슬러그(122)를 덮는다. 중심선(140)은 또한 디바이스(126) 및 슬러그(122) 둘 모두와 교차한다. 소결된 금속체(124) 및 고 TC 슬러그(122) 각각은 모듈 기판(112)의 열 전도성을 초과하는 열 전도성을 갖고, 마이크로전자 디바이스(126)의 하부로부터 소결된 금속체(124)의 상부(124a)를 통하고, 고 TC 슬러그(122)를 통하며, 소결 금속 본체(124)의 하부(124c)를 통해 히트싱크(132)로 연장되는 매우 견고하고 직접적인 열 전달 경로를 집합적으로 제공한다. 마이크로전자 모듈(10)(도 1 및 도 2)과 비교하여, 고 TC 슬러그(122)는 히트싱크(132) 및 모듈 기판(112)의 하부면(116)에 대한 근접도가 증가함에 따라 (중앙선(140)에 직교하는 치수로 정의되는) 폭이 증가하는 더 복잡한 단면 형상을 갖는다. 보다 구체적으로, 도 6에 도시된 실시예에서, 고 TC 슬러그(122)는 일반적으로 계단식 기하학 구조를 갖도록 생성되고, 이는 일반적으로 계단형 공동(118)의 내부 기하학 구조와 대응하거나 일치한다. 고 TC 슬러그(122)에 그러한 기하학 구조를 부여함으로써, 고 TC 슬러그(122)는 디바이스(126)로부터 멀리 전도된 열을 히트싱크(132)의 상부 중심부 위로 더 잘 퍼뜨릴 수 있다. 또한, 이러한 기하학 구조는 본딩에 이용 가능한 고 TC 슬러그(122)의 누적 표면적을 증가시킬 수 있다. 다른 실시예들에서, 고 TC 슬러그(122)는 마찬가지로 사다리꼴 단면 기하학 구조와 같이 히트싱크(132)에 대한 근접도가 증가함에 따라 폭이 증가하는 상이한 형상을 가질 수 있다.
비 제한적인 예로서, 마이크로전자 모듈(110)을 제조하기에 적합한 하나의 제조 방법이 다음과 같이 실행될 수 있다. 먼저, 모듈 기판(112)이 패널 형태의 다수의 다른 기판과 상호접속되는 동안 획득될 수 있다. 고 TC 슬러그(122)를 포함하는 다수의 높은 열 전도성 슬러그가 기판(112)(도 6)에 제공된 공동(118) 및 다른 도시되지 않은 기판에 제공된 유사한 공동 내에 포지셔닝될 수 있다. 공동(118) 내에 고 TC 슬러그(122)를 포지셔닝하는 것과 함께 또는 그 이전에, 소결 전구체 물질은 전술된 도포 기법 중 하나 이상을 이용하여 슬러그(122) 및/또는 공동(118)의 내부 표면에 도포될 수 있다. 소결될 때 소결 전구체 물질이 도포되어 소결된 금속체(124)의 모든 부분(124a 내지 124c)을 형성할 수 있거나, 그 대신 부분(124a 내지 124c)이 제조 공정의 상이한 스테이지 또는 제조 공정의 상이한 단계에서 도포될 수도 있다. 일 실시예에서, 소결 전구체 물질이 도포되어 소결된 금속체(124)의 부분(124b)을 형성하고, 저온 소결이 실행되어 고 TC 슬러그(122)를 모듈 기판(112)에 부착하며, 그 이후 (예를 들어, 톱질(sawing), 레이저 커팅, 펀칭에 의한 스크라이브(scribing with punching) 등을 통해) 패널 싱귤레이션(panel singulation)이 수행되어 다른 도시되지 않은 기판들로부터 기판(112)을 분리한다. 소결된 금속체(124)의 하부(124c)에 대응하는 소결 전구체 물질을 도포한 다음, 기판(112) 및 히트싱크(132)를 접촉시키고, 이어서 제 2 저온 소결 공정이 실행될 수 있다. 마지막으로, 소결 전구체 물질을 슬러그(122)의 상부면에 도포하고, 디바이스(126)를 포지셔닝하며, 그 다음에 제 3 저온 소결 공정을 실행함으로써 고 TC 슬러그(122) 위에 디바이스(126)를 장착하는 다이 부착이 수행될 수 있다. 그 이후 마이크로전자 모듈(110)의 제조를 완료하기 위해 다양한 추가 단계(예를 들어, 와이어 본드(130)를 형성하기 위한 볼(ball) 본딩)가 수행될 수 있다.
마이크로전자 모듈(110)(도 6)을 제조하기 위해 이용되는 제조 공정의 다른 구현예에서, 공정 효율은 단일 단계에서 소결된 금속체의 둘 이상의 부분들(124a 내지 124c)을 도포하고/하거나 열처리함으로써 증가할 수 있다. 어느 경우에서든지, 저온 소결 공정은 일 실시예에서 바람직하게는 175℃ 내지 300℃, 더욱 바람직하게는 200℃ 내지 250℃의 최대 공정 온도로 특정된다. 다른 구현예들에서, 소결 공정 동안 최대 공정 온도는 상기 범위보다 크거나 작을 수도 있다. 또한, 도 6의 실시예에서는 와이어 본드(130)만을 포함하는 것으로 도시되지만, 마이크로전자 모듈(110)은 다른 실시예에서 와이어 본드(130)에 추가하여 또는 대신하여 다양한 다른 유형의 상호접속 구조체(예를 들어, 도금된 금속선)를 포함하도록 제조될 수 있다는 점이 이해될 것이다. 일반적으로, 본원에 설명된 모듈(110) 및 다른 마이크로전자 모듈은, 마이크로전자 디바이스 또는 마이크로 전자 모듈 내에 포함된 디바이스들(예를 들어, 모듈(110) 내에 포함된 디바이스(126)), 다른 전기 전도성 라우팅 피처(예를 들어, 모듈(110)의 배선 층(128)), 및 전술된 마이크로전자 모듈의 실시예들에 또한 포함될 수 있는 임의의 입력/출력 구조(예를 들어, 볼 그리드 어레이, 핀 그리드 어레이, 리드 등) 사이에 원하는 전기적 상호접속을 제공하는 전기 전도성 라우팅 피처의 임의의 유형 및 조합을 포함할 수 있다는 점이 이해되어야 한다.
따라서, 소결된 금속 구조체를 포함하는 고 열 성능 마이크로전자 모듈을 제조하기 위한 비용 효율적인 제조 방법이 제공되었다. 실시예들에서, 마이크로전자 모듈은 PCB, 코어리스 기판, RDL 구조를 포함하는 기판 또는 라우팅 피처를 포함하거나 포함하지 않는 다른 기판과 같은 모듈 기판 내에 임베딩된 적어도 하나의 소결 본딩 방열 구조체를 포함한다. 조정(modulate) 동작 동안, 소결 본딩 방열 구조체는 기판에 의해 지지되는 하나 이상의 열 생성 마이크로전자 디바이스(예를 들어, 반도체 다이)에서의 전도성 열 흐름을 촉진한다. 소결 본딩 방열 구조체는 기판에 제공된 공동을 적어도 부분적으로 충전하는 소결된 금속체를 포함한다. 특정 실시예들에서, 소결 본딩 방열 구조체는 그 전체 또는 거의 전체가 소결된 금속체로 구성될 수 있다. 다른 실시예들에서, 소결 본딩 방열 구조체는 소결된 금속체에 의해 기판에 본딩된 금속(예를 들어, Cu) 슬러그 또는 히트 파이프와 같은 열 전도체를 더 포함할 수 있다. 모듈 동작 중, 소결 본딩 방열 구조체는 마이크로전자 모듈에 더 포함되는 금속판 또는 핀-휜 어레이와 같은 대류 냉각 히트싱크로 열을 전도할 수 있다. 히트싱크는 기판에 의해 지지되는 마이크로전자 디바이스(또는 디바이스들)에 대향하는 기판에 부착되거나, 기판에 지지되는 마이크로전자 디바이스와 병렬 관계로 기판에 본딩되거나, 아니면 마이크로전자 모듈 내에 포지셔닝될 수 있다. 마이크로전자 모듈의 열 성능은 그러한 히트싱크 및 기판에 임베딩된, 소결 본딩 방열 구조체의 제공을 통해 상당히 향상될 수 있다. 또한, 일부 구현예들에서, 소결 본딩 방열 구조체는 기판 및 아마도 기판 내에 포함된 상이한 배선 층에 신호 또는 전력 전달을 제공하는 전도성 비아와 같은 전기적 활성 구조체의 역할을 할 수도 있다.
전술된 바와 같이, 소결 방열 구조체는 소결된 금속체를 포함하거나 기본적으로 소결된 금속체로 구성될 수 있다. 일 실시예에서, 소결된 금속체는 마이크로전자 모듈의 선택된 영역 및 기판 공동 내에 소결 전구체 물질을 우선 도포함으로써 형성된다. 그 이후 소결 전구체 물질은 상승 열, 제어된 수렴 압력, 또는 열과 수렴 압력 둘 모두를 적용하여 제한된 최대 공정 온도(예를 들어, 300℃ 미만의 최대 공정 온도)에서 실행되는 저온 소결 공정을 이용하여 소결 물질로 변형된다. 소결 이전에, 소결 전구체 물질은, 예를 들어, 박막 전사, 스크린 인쇄 또는 다른 도포 기법을 이용하여 마이크로전자 모듈의 선택된 영역에 도포될 수 있다. 소결 전구체 물질은 소결 공정 동안 본딩되고 고밀화되는 Ag, Cu 또는 Au 금속 입자와 같은 하나 이상의 유형의 금속 입자를 포함한다. 그 결과 보이드가 거의 없거나, 제어된 다공성을 갖거나, 유기 물질을 포함하거나 포함하지 않는 소결 금속체가 제조될 수 있다. 일 실시예에서, 소결된 금속체는 소결된 은과 같은 금속 재료로 주로 구성되고 아마도 그러한 금속 재료로 기본적으로 구성되고/되거나 50W/mK를 초과하는 열 전도율을 갖는다. 소결 공정이 비교적 저온에서 실행됨에 따라, 패키지 컴포넌트에 가해지는 물질 제약사항이 완화되고, 전술된 고온 처리와 연관된 문제들(예를 들어, 기판 휨)이 줄어든다. 결과적으로 제조 비용을 유리하게 줄일 수 있다. 추가 소결 금속 구조체 또는 층은 유사한 접근법을 이용하여 제조될 수 있다. 예를 들어, 특정 실시예들에서, 소결 RF 차폐 구조체가 형성될 수도 있다. 일 실시예에서, 마이크로전자 모듈은 소결 본드 층에 의해 적층되거나 수직으로 집적된 관계로 본딩된 2개의 서브 모듈을 포함할 수 있고, 서브 모듈은 원하는 경우 접지면으로서 사용하기 위해 잠재적으로 활용될 수 있디.
일 실시예에서, 전술된 모듈 제조 방법은 적어도 다음과 같은 단계, 즉 (i) 금속 입자를 포함하는 소결 전구체 물질을 모듈 기판에 제공된 공동 내에 도포하는 단계와, (ii) 소결 전구체 물질을 금속 입자의 용융점 미만인 최대 가공 온도에서 소결하여 모듈 기판에 본딩된 소결 금속체를 제조하는 단계에 의해, 소결 본딩 방열 구조체를 모듈 기판 내에 임베딩하는 단계 또는 공정을 포함한다. 그 이후 마이크로전자 디바이스 및 히트싱크는 소결 이전, 소결 이후, 또는 소결과 동시에 모듈 기판에 부착되고 그 결과 히트싱크는 소결 본딩 방열 구조체를 통해 마이크로전자 디바이스에 열적으로 연결되는데, 예를 들어, 디바이스와 히트싱크 사이에 가장 직접적이고 효율적인 열 전도 경로가 방열 구조체를 통해 이뤄질 수 있다. 특정 실시예들에서, 마이크로전자 디바이스는 모듈 기판의 상부 주 표면에 실질적으로 직교하는 축을 따라 취해지는 바와 같이, 열 전도성 구조체 위의 위치에서 모듈 기판에 본딩될 수 있다. 이러한 실시예들에서, 마이크로전자 디바이스는 소결 전구체 물질과 접촉하도록 배치되어, 소결 전구체 물질의 소결 이후 소결된 금속체는 마이크로전자 디바이스를 모듈 기판에 본딩할 수 있다.
다른 실시예에서, 방법은 내부에 공동을 갖는 모듈 기판 위에 마이크로전자 장치를 포지셔닝하는 단계 또는 공정을 포함한다. 모듈 기판 위에 마이크로전자 디바이스를 포지셔닝하기 이전에, 금속 입자를 포함하는 소결 전구체 물질이 모듈 기판 중 선택된 영역에 그리고 공동 내에 도포된다. 그 이후 소결 전구체 물질은 금속 입자의 용융점 미만인 최대 공정 온도에서 소결되어 공동을 적어도 부분적으로 충전하고 마이크로전자 디바이스를 모듈 기판에 본딩하는 소결된 금속체를 생성한다. 히트싱크는 소결된 금속체와 열적으로 접촉하는 위치에서 소결 이전, 소결 이후, 또는 소결과 동시에 모듈 기판에 본딩된다. 실시예들에서, 소결은 소결된 금속체를 형성하여 히트싱크 및 마이크로전자 디바이스 둘 모두를 모듈 기판에 본딩하는 것을 수반할 수 있다. 히트싱크 및 마이크로전자 디바이스는 히트싱크가 (모듈 기판의 상부 주 표면에 실질적으로 직교하는 축을 따라서) 소결된 금속체의 제 1 단부 위에 놓이고, 마이크로전자 디바이스는 소결된 금속체의 제 2 대향 단부 위에 놓이도록 병렬 관계로 배치될 수 있다. 특정 구현예들에서, 금속 입자 함유 페이스트는 열 전도성 구조체 위에 및 그 둘레에 분배되어, 개구를 정의하는 모듈 기판의 측벽과 열 전도성 구조체 사이의 적어도 하나의 보이드를 적어도 실질적으로 충전할 수 있다. 원한다면, 앞서 언급한 바와 같이, 기판의 측벽은, 예를 들어, Cu, Ag 또는 Au 층으로 도금되어 소결체-기판 경계면에서 견고한 금속 접합을 형성하게 할 수 있다.
또 다른 실시예들에서, 방법은 내부에 공동을 갖는 모듈 기판 위에 마이크로전자 디바이스를 포지셔닝하는 단계를 포함한다. 금속 입자들을 포함하는 소결 전구체 물질이 모듈 기판 위에 마이크로전자 디바이스를 포지셔닝하기 전에 모듈 기판의 선택된 영역들 및 공동 내에 도포된다. 그 이후 소결 전구체 물질은 금속 입자의 용융점보다 낮은 최대 가공 온도에서 소결되어 공동을 적어도 부분적으로 충전하고 마이크로전자 디바이스를 모듈 기판에 본딩하는 소결 금속체를 생성한다. 소결 접지면은 마이크로전자 디바이스에 대향하는 모듈 기판 상에 형성된다. 마이크로전자 디바이스는 소결 금속체를 통해 접지면에 전기적으로 연결된다.
또 다른 실시예에서, 방법은 기판에 제공된 공동 내에 열 도관을 포지셔닝하는 단계를 포함한다. 열 도관은, 예를 들어, 열 전도성 물질의 블록 또는 히트 파이프일 수 있다. 소결 전구체 물질이 기판과 열 도관 사이의 공극을 적어도 부분적으로 충전하도록 금속 입자를 포함하는 소결 전구체 물질이 공동 내에 도포된다. 소결 전구체 물질은 금속 입자의 용융점보다 낮은 최대 공정 온도에서 소결되어 열 도관을 기판에 본딩하는 소결 금속체를 생성한다. 마이크로전자 디바이스 및 히트싱크는 히트싱크 및 마이크로전자 디바이스가 열 도관을 통해 열적으로 연결되도록 소결 이전, 소결 이후, 또는 소결과 동시에 기판에 부착된다.
마이크로전자 모듈의 실시예들이 또한 제공된다. 일 실시예에서, 마이크로전자 모듈은 공동 및 제 1(예컨대, 상부) 주 표면을 갖는 모듈 기판을 포함한다. 소결 본딩 방열 구조체가 모듈 기판에 임베딩되고 적어도 부분적으로 공동을 충전한다. 히트싱크 및 마이크로전자 디바이스(예를 들어, 반도체 다이)는 제 1 주 표면에 직교하는 축을 따라 취해지는 바와 같이, 소결 본딩 방열 구조체 위에 포지셔닝된다. 마이크로전자 디바이스는 소결 본딩 방열 구조체를 통해 히트싱크에 열적으로 연결되는데, 예를 들어, 디바이스로부터 히트싱크로의 가장 직접적이고 효율적인 열 전달 경로가 방열 구조체를 통과할 수 있다. 특정 실시예에서, 소결 본딩 방열 구조체는 모듈 기판에 본딩된 금속체 및 소결된 금속체에 매립된 히트 파이프와 같은 연장된 열 도관을 포함할 수 있다. 연장된 열 도관은 마이크로전자 디바이스 아래에 놓인 제 1 단부뿐만 아니라 히트싱크 아래에 놓인 제 2 단부를 가질 수 있다. 모듈 기판이 제 1 주 표면에 대향하는 제 2(예를 들어, 더 아래의) 주 표면을 포함하는 다른 실시예에서, 마이크로전자 모듈은 제 2 주 표면 위에 형성된 소결된 접지면을 더 포함할 수 있다. 마이크로전자 디바이스는 가능한 소결 본딩 방열 구조체를 통해 소결된 접지면에 전기적으로 연결될 수 있다.
적어도 하나의 예시적인 실시예가 상기 상세한 설명에 제시되었지만, 많은 변형이 존재한다는 것을 이해해야 한다. 또한, 예시적인 실시예 또는 예시적인 실시예들은 단지 예일 뿐이고, 본 발명의 범위, 적용 또는 구성을 어떤 식으로도 제한하고자 하는 것이 아님을 이해해야 한다. 오히려, 앞의 상세한 설명은 당업자에게 본 발명의 예시적인 실시예를 구현하기에 편리한 로드 맵을 제공할 것이다. 첨부된 청구범위에 개시된 본 발명의 범위를 벗어나지 않으면서 예시적인 실시예에서 설명된 요소들의 기능 및 구성에 다양한 변경이 이뤄질 수 있다는 점이 이해되어야 한다.
전술한 상세한 설명에 나타나는 바와 같이, "포함한다(comprise)", "포함하다(include)", "갖는다(have)" 등의 용어는 비 배타적인 포함을 포괄하고자 하는 것이므로, 요소의 리스트를 포함하는 공정, 방법, 물품, 또는 장치가 그러한 요소들을 반드시 포함하지는 않으나, 그러한 공정, 방법, 물품, 또는 장치에 내재하지 않거나 명시적으로 열거되지 않은 다른 요소를 포함할 수 있다. 본원에 더 나타나는 바와 같이, "위에(over)", "아래에(under)", "상에(on)" 등과 같은 용어는 2개의 구조적 요소 또는 층 사이의 상대적인 위치를 나타내기 위해 사용되며 반드시 구조적 요소 또는 층 사이의 물리적 접촉을 나타내는 것은 아니다. 따라서, 제 1 구조체 또는 층은, 예를 들어, 하나 이상의 매개 층(intervening later)의 존재로 인해 제 1 구조체 또는 층이 반드시 제 2 구조체, 층, 또는 기판과 접촉하지 않는다는 것을 나타내지 않고도 제 2 구조체, 층 또는 기판 "위에" 또는 "상에" 제조되는 것으로 설명될 수 있다. 본원에 더 나타나는 바와 같이, "마이크로전자 디바이스"라는 용어는, 비교적 작은 규모로 생성되고 전술한 방식으로 패키징하기 쉬운 전자 디바이스, 요소 또는 구조를 지칭하기 위한 넓은 의미로 사용된다. 마이크로전자 디바이스는, 몇 가지 예를 열거하기 위한 것으로, 반도체 다이, MEMS 디바이스, 수동 전자 마이크로전자 컴포넌트, 광학 디바이스 및 프로세싱, 메모리, 감지, 무선 주파수, 광학 및 액추에이터 기능을 제공할 수 있는 기타 소형 전자 디바이스에 형성된 집적 회로를 포함하지만 이로 제한되지 않는다.

Claims (20)

  1. 마이크로전자 모듈을 제조하기 위한 방법으로서,
    열 전도도, 공동(cavity), 상기 공동 내에서부터 노출된 주변 렛지(peripheral ledge)를 갖는 모듈 기판 내에 소결 본딩 방열 구조체(sinter-bonded heat dissipation structure)를 임베딩하는 단계를 포함하되,
    상기 임베딩하는 단계는,
    상기 모듈 기판에 제공된 상기 공동 내에 금속 입자를 포함하는 소결 전구체 물질(sinter precursor material)을 도포하는 단계 - 상기 소결 전구체 물질은 상기 주변 렛지의 금속화된 하부에 접촉함 - 와,
    상기 소결 전구체 물질을 상기 공동 내에 도포하기 이전 또는 도포한 이후, 또는 도포와 동시에 상기 공동 내에 슬러그(slug)를 포지셔닝하는 단계 - 상기 슬러그는 상기 모듈 기판의 열 전도도를 초과하는 열 전도도를 가짐 - 와,
    상기 금속 입자의 용융점 미만의 최대 공정 온도에서 상기 소결 전구체 물질을 소결하여 상기 모듈 기판에 본딩된 소결된 금속체(sintered metal body)를 생성하는 단계 - 상기 소결된 금속체는 상기 주변 렛지의 상기 금속화된 하부와 금속 본딩을 형성하고 상기 슬러그의 외부 주변부와 접촉하여 상기 슬러그를 상기 모듈 기판에 결합하고, 상기 소결된 금속체 및 상기 슬러그는 상기 공동의 전부를 충전(fill)함 - 와,
    상기 주변 렛지의 상기 금속화된 하부가 마이크로전자 디바이스로부터 이격되도록 상기 소결 본딩 방열 구조체에 마이크로전자 디바이스 및 히트싱크를 부착하는 단계 - 상기 히트싱크는 상기 소결 본딩 방열 구조체를 통해 상기 마이크로전자 디바이스에 열적으로 연결됨 - 를 포함하는
    마이크로전자 모듈 제조 방법.
  2. 제 1 항에 있어서,
    상기 부착하는 단계는, 상기 모듈 기판의 상부 주 표면에 실질적으로 직교하는 축을 따라 취해진, 상기 슬러그 위의 위치에서 상기 마이크로전자 디바이스를 상기 소결 본딩 방열 구조체에 본딩하는 단계를 포함하는
    마이크로전자 모듈 제조 방법.
  3. 제 2 항에 있어서,
    상기 본딩하는 단계는, 상기 소결 전구체 물질의 소결 이후 상기 소결된 금속체가 상기 마이크로전자 디바이스를 상기 소결 본딩 방열 구조체에 본딩하도록, 상기 마이크로전자 디바이스를 상기 소결 전구체 물질과 접촉하여 배치하는 단계를 포함하는
    마이크로전자 모듈 제조 방법.
  4. 제 1 항에 있어서,
    상기 히트싱크는 금속 베이스플레이트(baseplate)를 포함하고, 상기 부착하는 단계는 상기 마이크로전자 디바이스에 대향하는 상기 모듈 기판에 상기 금속 베이스플레이트를 본딩하는 단계를 포함하는
    마이크로전자 모듈 제조 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 도포하는 단계는 상기 슬러그의 외부 주변부와 접촉하도록 환형 소결 프리폼(annular sinter preform)을 배치하는 단계를 포함하는
    마이크로전자 모듈 제조 방법.
  8. 제 1 항에 있어서,
    제 1 열 전도도를 갖도록 상기 슬러그를 선택하는 단계와,
    상기 제 1 열 전도도 미만인 제 2 열 전도도를 갖는 금속 베이스플레이트를 포함하도록 상기 히트싱크를 또한 선택하는 단계를 더 포함하는
    마이크로전자 모듈 제조 방법.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    소결 이후, 상기 마이크로전자 디바이스 위에 인캡슐런트체(encapsulat body)를 형성하는 단계 - 상기 인캡슐런트체는 상기 마이크로전자 디바이스에 대향하는 상부면을 가짐 - 와,
    상기 인캡슐런트체의 상부면 위에 소결된 무선 주파수(RF) 차폐 층(shield layer)을 생성하는 단계를 더 포함하는
    마이크로전자 모듈 제조 방법.
  12. 제 1 항에 있어서,
    은 입자, 금 입자, 및 구리 입자 중 적어도 하나를 포함하도록 상기 금속 입자를 선택하는 단계를 더 포함하는
    마이크로전자 모듈 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020170160430A 2016-11-29 2017-11-28 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법 KR102451649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/363,671 US10104759B2 (en) 2016-11-29 2016-11-29 Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US15/363,671 2016-11-29

Publications (2)

Publication Number Publication Date
KR20180061048A KR20180061048A (ko) 2018-06-07
KR102451649B1 true KR102451649B1 (ko) 2022-10-07

Family

ID=60191158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160430A KR102451649B1 (ko) 2016-11-29 2017-11-28 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US10104759B2 (ko)
EP (1) EP3327766B1 (ko)
KR (1) KR102451649B1 (ko)
CN (1) CN108122786B (ko)
TW (1) TW201819069A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121311A (ja) * 2018-01-11 2019-07-22 シャープ株式会社 基板、表示装置及び基板の製造方法
JP7174046B2 (ja) * 2018-05-29 2022-11-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
US10440813B1 (en) * 2018-06-28 2019-10-08 Nxp Usa, Inc. Microelectronic modules including thermal extension levels and methods for the fabrication thereof
CN110798961B (zh) * 2018-08-01 2022-10-21 苏州旭创科技有限公司 一种电路板及具有其的光模块
JP7198479B2 (ja) * 2018-08-31 2023-01-04 学校法人早稲田大学 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤
EP3861837A1 (en) * 2018-10-02 2021-08-11 Telefonaktiebolaget Lm Ericsson (Publ) A carrier substrate, an electronic assembly and an apparatus for wireless communication
US11818868B2 (en) * 2019-02-22 2023-11-14 Mitsubishi Electric Corporation Cooling device and power conversion device
CN109714885A (zh) * 2019-02-26 2019-05-03 力普士科技（珠海）有限公司 复合散热型电路板、紫外光固化模组及其制备方法
WO2020197586A1 (en) * 2019-03-27 2020-10-01 Google Llc Cooling electronic devices in a data center
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
TWI701991B (zh) * 2019-07-08 2020-08-11 欣興電子股份有限公司 電路板結構
US11189543B2 (en) * 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport
US11266019B2 (en) * 2019-10-22 2022-03-01 Hayward Industries, Inc. Modular wiring system for actuators
CN112714539A (zh) * 2019-10-24 2021-04-27 伟创力有限公司 电子组件及制造电子组件的方法
US11153965B1 (en) * 2019-11-14 2021-10-19 Rockwell Collins, Inc. Integrated vapor chamber printed circuit board (PCB) assembly
US11917797B2 (en) * 2019-12-03 2024-02-27 The Florida State University Research Foundation, Inc. Integrated thermal-electrical component for power electronics converters
US20210410331A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated circuit die thermal solutions with a contiguously integrated heat pipe
US11621228B2 (en) 2020-08-31 2023-04-04 Nxp Usa, Inc. Substrate with thermal vias and sinter-bonded thermal dissipation structure
CN112512201B (zh) * 2020-11-24 2022-07-05 鹤山市世拓电子科技有限公司 一种内嵌相变散热器件的印刷电路板
CN116848634A (zh) * 2021-02-19 2023-10-03 索尼半导体解决方案公司 半导体装置及用于制造半导体装置的方法
DE102021204294A1 (de) * 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verfüllen einer Rückseitenkavität einer Halbleiteranordnung
CN112996260B (zh) * 2021-05-17 2021-07-27 智恩电子(大亚湾)有限公司 一种基于5g通讯的印制线路板制作方法
CN113423198B (zh) * 2021-06-23 2022-03-08 中国电子科技集团公司第二十九研究所 一种内嵌微型平板热管的印制电路板及其封装方法
TWI784746B (zh) * 2021-10-12 2022-11-21 艾姆勒科技股份有限公司 具巨觀鰭片結構之浸沒式多孔散熱結構
TWI778881B (zh) * 2021-12-03 2022-09-21 欣興電子股份有限公司 電路板及其製造方法
JP7184230B1 (ja) * 2022-06-01 2022-12-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102023202634A1 (de) 2023-03-23 2024-09-26 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leitungsmoduls mit angesintertem Kühlkörper

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223010A1 (en) 2010-10-08 2013-08-29 Fujitsu Limited Semiconductor package, cooling mechanism and method for manufacturing semiconductor package
US20150115451A1 (en) 2013-10-31 2015-04-30 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US20160049342A1 (en) 2013-04-29 2016-02-18 Abb Technology Ag Module Arrangement For Power Semiconductor Devices
US20160336254A1 (en) 2015-05-14 2016-11-17 Rf Micro Devices, Inc. Substrate with embedded sintered heat spreader and process for making the same

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617979A (en) * 1979-07-20 1981-02-20 Ngk Spark Plug Co Ceramic sintered body for cutting tool
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
AT402135B (de) * 1994-03-30 1997-02-25 Electrovac Schaltungsträger
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component
US6072238A (en) 1999-04-07 2000-06-06 Motorola, Inc. Semiconductor component
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US7183640B2 (en) * 1999-12-13 2007-02-27 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards
KR100545133B1 (ko) 2003-04-28 2006-01-24 주식회사 스마텍 팩키지 구조 및 팩키지 구조를 이용한 센서 모듈
EP1699277A4 (en) * 2003-12-26 2007-08-15 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE
WO2005071744A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品および積層型電子部品の実装構造
US6899165B1 (en) * 2004-06-15 2005-05-31 Hua Yin Electric Co., Ltd. Structure of a heat-pipe cooler
EP1795514A4 (en) * 2004-08-18 2012-05-09 Tokuyama Corp CERAMIC SUBSTRATE FOR MOUNTING LIGHT-EMITTING DEVICE AND PRODUCTION METHOD THEREFOR
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4822155B2 (ja) * 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
US7445967B2 (en) 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
KR100825766B1 (ko) * 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
US20080311738A1 (en) * 2007-06-18 2008-12-18 Lakshmi Supriya Method of forming an interconnect joint
CN101460018B (zh) * 2007-12-14 2011-02-16 华为技术有限公司 一种印制电路板及其制造方法、射频装置
US20170004978A1 (en) 2007-12-31 2017-01-05 Intel Corporation Methods of forming high density metal wiring for fine line and space packaging applications and structures formed thereby
US8106512B2 (en) 2008-02-29 2012-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
US7821117B2 (en) 2008-04-16 2010-10-26 Freescale Semiconductor, Inc. Semiconductor package with mechanical stress isolation of semiconductor die subassembly
JP2010171157A (ja) * 2009-01-22 2010-08-05 Sanyo Electric Co Ltd 電子素子用パッケージ及び電子部品
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
FR2951047B1 (fr) * 2009-10-07 2011-12-09 Valeo Etudes Electroniques Module d'electronique de puissance et de procede de fabrication de ce module
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ
US20130251447A1 (en) 2010-10-20 2013-09-26 Robert Bosch Gmbh Starting material and process for producing a sintered join
KR101049698B1 (ko) * 2010-11-02 2011-07-15 한국세라믹기술원 Ｌｅｄ 어레이 모듈 및 이의 제조방법
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
JP5784722B2 (ja) * 2011-06-29 2015-09-24 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
TW201306202A (zh) * 2011-07-21 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
WO2013094213A1 (ja) * 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
US9673162B2 (en) 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9277639B2 (en) * 2012-10-04 2016-03-01 Kabushiki Kaisha Toshiba Semiconductor circuit board, semiconductor device using the same, and method for manufacturing semiconductor circuit board
DE102012020838A1 (de) * 2012-10-24 2014-04-24 Schoeller-Electronics Gmbh Leiterplatte
DE102012222416A1 (de) * 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US8822036B1 (en) 2013-03-06 2014-09-02 Ut-Battelle, Llc Sintered silver joints via controlled topography of electronic packaging subcomponents
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
US9099567B2 (en) 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication
US9754704B2 (en) * 2014-04-29 2017-09-05 Eastman Kodak Company Making thin-film multi-layer micro-wire structure
KR20150135909A (ko) 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
CN105333407A (zh) * 2014-07-07 2016-02-17 讯芯电子科技（中山）有限公司 散热结构及制造方法
EP3190613B1 (en) * 2014-09-02 2019-05-15 A.L.M.T. Corp. Heat dissipation member and method for producing heat dissipation member
TWI565373B (zh) * 2014-09-29 2017-01-01 先豐通訊股份有限公司 相變化導熱式之電路板模組及其電路板結構
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016052347A1 (ja) 2014-09-30 2016-04-07 富士フイルム株式会社 導電膜形成用組成物、導電膜、有機薄膜トランジスタ、電子ペーパー、ディスプレイデバイスおよび配線板
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
US9570385B2 (en) * 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
JP2016167527A (ja) * 2015-03-10 2016-09-15 株式会社日立製作所 半導体モジュール及びその製造方法
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
CN107046366B (zh) 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
US11471911B2 (en) 2016-05-16 2022-10-18 Baker Hughes, A Ge Company, Llc Phased array ultrasonic transducer and method of manufacture
EP4401128A3 (en) * 2017-03-23 2024-10-02 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223010A1 (en) 2010-10-08 2013-08-29 Fujitsu Limited Semiconductor package, cooling mechanism and method for manufacturing semiconductor package
US20160049342A1 (en) 2013-04-29 2016-02-18 Abb Technology Ag Module Arrangement For Power Semiconductor Devices
US20150115451A1 (en) 2013-10-31 2015-04-30 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US20160336254A1 (en) 2015-05-14 2016-11-17 Rf Micro Devices, Inc. Substrate with embedded sintered heat spreader and process for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US12094836B2 (en) * 2020-09-25 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having heat dissipation structure of curved profile and a manufacturing method thereof

Also Published As

Publication number Publication date
EP3327766A1 (en) 2018-05-30
CN108122786B (zh) 2023-08-22
US20180153030A1 (en) 2018-05-31
US10785862B2 (en) 2020-09-22
CN108122786A (zh) 2018-06-05
TW201819069A (zh) 2018-06-01
US10104759B2 (en) 2018-10-16
EP3327766B1 (en) 2022-05-18
KR20180061048A (ko) 2018-06-07
US20190021162A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
KR102451649B1 (ko) 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법
US10485091B2 (en) Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
CN109841580B (zh) 具有集成散热柱的微电子组件、包括其的系统及制作方法
US10431449B2 (en) Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof
US10440813B1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
US20230230924A1 (en) Method of fabricating substrates with thermal vias and sinter-bonded thermal dissipation structures
CN108807194B (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
US10985085B2 (en) Semiconductor device package and method for manufacturing the same
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
US10806021B2 (en) Packaged microelectronic component mounting using sinter attachment
US9269685B2 (en) Integrated circuit package and packaging methods
JP2019068046A (ja) 熱的に結合されたパッケージ・オン・パッケージ半導体
US9105562B2 (en) Integrated circuit package and packaging methods
US9425116B2 (en) Integrated circuit package and a method for manufacturing an integrated circuit package
CN112038317A (zh) 半导体设备封装和其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right