CN108089625B - 电流源电路 - Google Patents

电流源电路 Download PDF

Info

Publication number
CN108089625B
CN108089625B CN201710211478.2A CN201710211478A CN108089625B CN 108089625 B CN108089625 B CN 108089625B CN 201710211478 A CN201710211478 A CN 201710211478A CN 108089625 B CN108089625 B CN 108089625B
Authority
CN
China
Prior art keywords
current
coupled
gate
junction transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710211478.2A
Other languages
English (en)
Other versions
CN108089625A (zh
Inventor
黄铭信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN108089625A publication Critical patent/CN108089625A/zh
Application granted granted Critical
Publication of CN108089625B publication Critical patent/CN108089625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种电流源电路，包括一第一电流镜、一第一接面晶体管、一第二接面晶体管、一第三接面晶体管及一第一电阻。第一电流镜具有接收一第一电流的一第一输入端，以及提供一第二电流的一第一输出端。第一接面晶体管具有耦接第一输出端的一第一集极、一第一基极、以及耦接一参考电压的一第一射极。第二接面晶体管具有耦接第一输入端的一第二集极、耦接第一基极的一第二基极、以及一第二射极。第一电阻耦接于第二射极与参考电压之间。第三接面晶体管具有提供一第三电流的一第三集极、耦接第一输出端的一第三基极、以及耦接第一基极的一第三射极。

Description

电流源电路
技术领域
本发明是有关于一种电源电路，且特别是有关于一种电流源电路。
背景技术
在模拟电路的设计中，都需要参考用的电压或电流。参考电压提供一个运作的准则，模拟电路例如振荡器(oscillator)、延迟单元(delay cell)等。并且，受限于工艺的影响，模拟电路的特性可能会有落差，影响模拟电路的设计。此外，随着工艺的演进，单位面积内所含的晶体管数目越来越多，使得电路在运作时产生的热能越来越大，进而电路的温度也因此越来越高。由于温度的升高，集成电路中元件的特性可能会劣化，导致电路的表现会不稳定。因此，若在模拟电路中使用稳定且不受温度影响的偏压电流，则可降低电路设计的困难度。
发明内容
本发明提供一种电流源电路，可提供与温度无关的偏压电流。
本发明的电流源电路，包括一第一电流镜、一第一接面晶体管、一第二接面晶体管、一第三接面晶体管及一第一电阻。第一电流镜具有接收一第一电流的一第一输入端，以及提供一第二电流的一第一输出端，其中第二电流的电流值相同于第一电流的电流值，该第一电流镜只接收一系统电压及该第一电流且该第一电流镜只提供该第二电流。第一接面晶体管具有耦接第一输出端的一第一集极、一第一基极、以及耦接一参考电压的一第一射极。第二接面晶体管具有耦接第一输入端的一第二集极、耦接第一基极的一第二基极、以及一第二射极。第一电阻耦接于第二射极与参考电压之间。第三接面晶体管具有提供一第三电流的一第三集极、耦接第一输出端的一第三基极、以及耦接第一基极的一第三射极，其中第三电流用以设定一模拟电路的一偏压电流的电流值；其中，VBE1-VBE2＝VTln(n)，VBE1为该第一基极与该第一射极的电压差，VBE2为该第二基极与该第二射极的电压差，VT为接面晶体管的热电压，n为正整数。
基于上述，本发明实施例的电流源电路，其主要是由第一电流镜、第一接面晶体管、第二接面晶体管、第一电阻及第三接面晶体管所构成，并且基于接面晶体管的增益值的正温度系数特性，构成有温度补偿的电流源电路。藉此，电流源电路可提供与温度无关的偏压电流。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为依据本发明一实施例的电流源电路的电路示意图。
图1B为依据本发明一实施例的偏压电流、晶体管增益值与第四电流相对于温度的曲线示意图。
图1C为依据本发明一实施例的不同工艺变数(TT,FF,SS,FS,SF)的偏压电流相对于温度的模拟示意图。
图2A为依据本发明另一实施例的电流源电路的电路示意图。
图2B为依据本发明一实施例的偏压电流在工艺变数与高低温度相对于工作时间的曲线示意图。
图2C为依据本发明另一实施例的偏压电流在工艺变数与高低温度相对于工作时间的曲线示意图。
附图标号：
10：模拟电路
100、200：电流源电路
110：第一电流镜
120：第二电流镜
210：启动电路
211：控制逻辑电路
213：第一开关
BT1：第一接面晶体管
BT2：第二接面晶体管
BT3：第三接面晶体管
C1：第一电容
EN：启动信号
ENB：反相信号
GND：接地电压
I1：第一电流
I2：第二电流
I3：第三电流
I4：第四电流
Ibias：偏压电流
INV1：反相器
Ist：启动电流
M1：第一金属氧化物半导体晶体管
M2：第二金属氧化物半导体晶体管
M3：第三金属氧化物半导体晶体管
M4：第四金属氧化物半导体晶体管
M5：第五金属氧化物半导体晶体管
M6：第六金属氧化物半导体晶体管
M7：第七金属氧化物半导体晶体管
R1：第一电阻
S111、S113、S115：曲线
SSW：开关信号
T1：第一端
T2：第二端
TC：控制端
TI1：第一输入端
TI2：第二输入端
TO1：第一输出端
TO2：第二输出端
VC：电容电压
VDD：系统电压
VR：参考电压
XNOR1：同或门
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。
图1A为依据本发明一实施例的电流源电路的电路示意图。请参照图1A，在本实施例中，电流源电路100包括第一电流镜110、第二电流镜120、第一接面晶体管BT1、第二接面晶体管BT2、第一电阻R1及第三接面晶体管BT3。
第一电流镜110具有接收第一电流I1的第一输入端TI1，以及提供第二电流I2的第一输出端TO1，其中第二电流I2的电流值会相同于第一电流I1的电流值。第一接面晶体管BT1具有耦接第一输出端TO1的第一集极、第一基极、以及耦接参考电压VR的第一射极，其中参考电压VR例如为接地电压GND。第二接面晶体管BT2具有耦接第一输入端TI1的第二集极、耦接第一接面晶体管BT1的第一基极的第二基极、以及第二射极。第一电阻R1耦接于第二接面晶体管BT2的第二射极与参考电压VR之间。
第三接面晶体管BT3具有提供第三电流I3的第三集极、耦接第一输出端TO1的第三基极、以及耦接第一接面晶体管BT1的第一基极的第三射极。第二电流镜120具有接收第三电流I3的第二输入端TI2、以及提供偏压电流Ibias至模拟电路10的第二输出端TO2。在此，通过第二电流镜120的镜射功能，第三电流I3可用以设定模拟电路10所接收的偏压电流Ibias的电流值，亦即偏压电流Ibias的电流值会相同于第三电流I3的电流值。
依据上述，本发明是以接面晶体管(bipolar junction transistor,BJT)的元件特性为基础，通过简单的电流镜架构，得到有温度补偿的电流源电路100，以提供偏压电流Ibias至模拟电路10由于接面晶体管的增益值β是正温度系数(proportional to absolutetemperature,PTAT)，亦即流经第一电阻R1的第四电流I4会大致与温度呈正比。
进一步来，当电流源电路100的工作温度上升时，第四电流I4的电流值会增加，因此流进第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极的电流应该要增加以补充电流的不足；当电流源电路100的工作温度下降时，则流进第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极的电流应该要变小，以控制第一电流镜110、第一接面晶体管BT1、第二接面晶体管BT2及第三接面晶体管BT3的稳定工作点。
由于晶体管的增益值β与温度呈正比，所以在电流源电路100的工作温度上升时，原本应该增加的基极电流，因为第一接面晶体管BT1及第二接面晶体管BT2的增益值β的增加而不用增加。反之，在电流源电路100的工作温度下降时，第一接面晶体管BT1及第二接面晶体管BT2的增益值β会变小，但第三接面晶体管BT3的第三集极的电流会增加，以递补第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极所缺少的电流。藉此，在电路运作稳定后，第三接面晶体管BT3的第三集极的电流会呈现温度补偿效应，而电流值曲线会接近平坦。接着，再经由第二电流镜120镜射出偏压电流Ibias给模拟电路10使用。
以电路分析角度来说，第一接面晶体管BT1及第二接面晶体管BT2具有一比例值n，并且构成正温度系数的电压差，亦即电压差ΔVBE(BT1-BT2)＝VBE1-VBE2＝VTln(n)，VBE1为第一接面晶体管BT1的第一基极与第一射极的电压差，VBE2为第二接面晶体管BT2的第二基极与第二射极的电压差，VT为接面晶体管的热电压(THERMALVOLTAGE)，n为正整数，且其值视电路设计而定。
由于第一电流镜110的关系，第一接面晶体管BT1的第一集极的电流会等于第二接面晶体管BT2的第二集极的电流，亦即IC1＝IC2＝ΔVBE(BT1-BT2)/R1，其中IC1是第一接面晶体管BT1的第一集极的电流，IC2是第二接面晶体管BT2的第二集极的电流，R1是第一电阻R1的电阻值。而晶体管的增益值β与温度可以定义为β＝IC/IB＝IS/IB*exp(VBE/VT)，IC是接面晶体管的集极的电流，IB是接面晶体管的基极的电流，IS是接面晶体管的饱和电流，VBE是接面晶体管的基极与射极间的电压差。
由于第三接面晶体管BT3的第三集极耦接至第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极，并且第一接面晶体管BT1的第一集极的电流会等于第二接面晶体管BT2的第二集极的电流，因此第三接面晶体管BT3的第三集极的电流IC3＝IB1+IB2＝2IC2/β＝2ΔVBE(BT1-BT2)/(βR1)＝2VTln(n)/(βR1)。
依据上述，电流源电路100的温度系数是相关于接面晶体管的基极与射极间的电压差VBE，因此可通过调整上述参数n来消除温度系数。
在本发明的一实施例中，第一电阻R1的类型可以与温度正相关、温度负相关或与温度无关。进一步来说，由于负温度系数的第一电阻R1可以在低n值产生较高的正温度斜率的第四电流I4，因此负温度系数的第一电阻R1较佳于正温度系数的第一电阻R1。但是，当n值够大以使ΔVBE(BT1-BT2)的正温度系数大于第一电阻R1的电阻值的正温度系数时，第一电阻R1也可以是正温度系数。
由于晶体管的增益值β是工艺参数，且从硅测量数据中取得，亦即可直接由元件模式文件中撷取。晶体管的增益值β可以定义为βF(T)＝βF0(T/Tr)^XTB，其中βF(T)为顺向增益值，βF0(T/Tr)为计算额定增益值的函数，XTB为顺向及逆向的增益值温度指数。在本发明的一实施例中，当XTB＝0.0001(亦即1e-4)时，n值及第一电阻R1是需要调整以最佳化温度补偿，事实上，n值可以设定为8，亦即第一接面晶体管BT1与第二接面晶体管BT2的饱和电流比值约为1:8。
在本实施例中，第一电流镜110包括第一金属氧化物半导体晶体管M1及第二金属氧化物半导体晶体管M2。第一金属氧化物半导体晶体管M1具有接收系统电压VDD的源极(对应第一源/漏极)、第一栅极、以及耦接第一栅极及第一输入端TI1的漏极(对应第二源/漏极)。第二金属氧化物半导体晶体管M2具有接收系统电压VDD的源极(对应第三源/漏极)、耦接第一金属氧化物半导体晶体管M1的栅极的第二栅极、以及耦接第一输出端TO1的漏极(对应第二源/漏极)。
在本实施例中，第二电流镜120包括第三金属氧化物半导体晶体管M3及第四金属氧化物半导体晶体管M4。第三金属氧化物半导体晶体管M3具有接收系统电压VDD的源极(对应第五源/漏极)、第三栅极、以及耦接第三栅极及第二输入端TI2的漏极(对应第六源/漏极)。第四金属氧化物半导体晶体管M4具有接收系统电压VDD的源极(对应第七源/漏极)、耦接第三金属氧化物半导体晶体管M3的第三栅极的第四栅极、以及耦接第二输出端TO2的漏极(对应第八源/漏极)。
图1B为依据本发明一实施例的偏压电流、晶体管增益值与第四电流相对于温度的曲线示意图。请参照图1A及图1B，在本实施例中，曲线S111为偏压电流Ibias的温度曲线，曲线S113为第四电流I4随温度上升的速率，曲线S115为第二接面晶体管BT2的增益值β随温度上升的速率。当电流源电路100的工作温度较高时，第二接面晶体管BT2的增益值β随温度上升的速率会大于第四电流I4随温度上升的速率，因此第二接面晶体管BT2的第二基极的电流会变小；当电流源电路100的工作温度较低时，第二接面晶体管BT2的增益值β随温度上升的速率会小于第四电流I4随温度上升的速率，因此第二接面晶体管BT2的第二基极的电流会变大。
请参照图1B，为了使偏压电流Ibias呈现平坦，曲线S113(亦即第四电流I4随温度上升的速率)与曲线S115(亦即第二接面晶体管BT2的增益值β随温度上升的速率)会出现交叉点，因此曲线S113的斜率要低于曲线S115的斜率，亦即流经第一电阻R1的第四电流I4随温度上升的速率小于第二接面晶体管BT2的增益值随温度上升的速率。
图1C为依据本发明一实施例的不同工艺变数(TT,FF,SS,FS,SF)的偏压电流相对于温度的模拟示意图。请参照图1A及图1C，在本实施例中，所模拟偏压电流Ibias的电流值大致为7.5nA(奈安培)、8.5nA、12nA。通过电路模拟，偏压电流Ibias在温度-40～125℃之间，电流波形会呈现平坦状，而电流的摆荡大致为1nA，亦即电流的摆荡比例为10％。其中，TT代表typical-typical，FF代表fast-fast，SS代表slow-slow，FS代表fast-slow，以及SF代表slow-fast。
图2A为依据本发明另一实施例的电流源电路的电路示意图。请参照图2A与图1A，电流源电路200大致相同于电流源电路100，其不同之处在于电流源电路200更包括启动电路210，其中相同或相似元件使用相同或相似标号。在本实施例中，启动电路210耦接第一接面晶体管BT1的第一基极且接收启动信号EN。当启动信号EN使能时，于预设时间内提供启动电流Ist至第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极，并且在电流源稳定后自行停止提供启动电流Ist。
进一步来说，启动电路210包括第五金属氧化物半导体晶体管M5、第六金属氧化物半导体晶体管M6、第一电容C1、控制逻辑电路211及第一开关213。第五金属氧化物半导体晶体管M5具有耦接第一输入端TI1的源极(对应第九源/漏极)、第五栅极、以及耦接第一接面晶体管BT1的第一基极的漏极(对应第十源/漏极)。第六金属氧化物半导体晶体管M6具有接收系统电压VDD的源极(对应第十一源/漏极)、耦接第一电流镜110的第一金属氧化物半导体晶体管M1的第一栅极的第六栅极、以及漏极(对应第十二源/漏极)。
第一电容C1耦接于第六金属氧化物半导体晶体管M6的漏极与参考电压VR之间，以提供电容电压VC。控制逻辑电路210耦接收第一电容C1以提供电容电压VC，且耦接第五金属氧化物半导体晶体管M5的第五栅极以提供开关信号SSW至第五金属氧化物半导体晶体管M5的第五栅极，其中当电容电压VC小于启动临界值时，控制逻辑电路210使能开关信号SSW，当电容电压VC大于等于启动临界值时，禁能开关信号SSW。第一开关213具有耦接第一电容C1的第一端T1、接收启动信号EN的控制端TC、以及接收参考电压VR的第二端T2。其中，启动临界值例如是1/2VDD。
在本实施例中，控制逻辑电路211包括反相器INV1及同或门XNOR1。反相器INV1的输入端接收电容电压VC。同或门XNOR1的输入端耦接反相器INV1的输出端及接收启动信号EN的反相信号ENB，同或门XNOR的输出端提供开关信号SSW。其中，反相信号ENB可以由电流源电路200外部的电路所提供，也可以在电流源电路200内部配置反相电路或反相器来产生，此可依据电路设计而定，本发明实施例不以此为限。
在本实施例中，第一开关213包括第七金属氧化物半导体晶体管M7。第七金属氧化物半导体晶体管M7具有耦接第一电容C1的漏极(对应第十三源/漏极)、接收启动信号EN的反相信号ENB的第七栅极、以及接收参考电压VR的源极(对应第十四源/漏极)。
依据上述，启动电路210的预设时间等于电容电压VC由参考电压VR上升至高准位电压范围(例如1/2VDD以上)的充电时间，亦即启动电路210的预设时间正比于第一电容C1的电容值且反比于第一电流I1的电流值。
进一步来说，在启动信号EN使能前，亦即启动信号EN为禁能，在此例如启动信号EN为低电压准位，而反相信号ENB为高电压准位。此时，第七金属氧化物半导体晶体管M7会呈现导通，以致于电容电压VC会为0(视为低电压准位)。并且，反相器INV1会输出高电压准位，同或门XNOR1会输出高电压准位的开关信号SSW，以关闭第五金属氧化物半导体晶体管M5。
在启动信号EN使能时，在此例如启动信号EN为高电压准位，而反相信号ENB为低电压准位。此时，第七金属氧化物半导体晶体管M7会呈现截止，而第六金属氧化物半导体晶体管M6的漏极的电流会对第一电容C1进行充电，以致于电容电压VC会上升，其中第六金属氧化物半导体晶体管M6的漏极的电流会镜射第一电压I1。
在电容电压VC上升至高准位电压范围前，电容电压VC可视为低电压准位。此时，反相器INV1会输出高电压准位，同或门XNOR1会输出低电压准位的开关信号SSW，以导通第五金属氧化物半导体晶体管M5。当第五金属氧化物半导体晶体管M5导通时，部分的第一金属氧化物半导体晶体管M1的漏极的电流会流至第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极，以使第三接面晶体管BT3的第三射极的电流会快速上升。
当电容电压VC上升至高准位电压范围时，电容电压VC可视为高电压准位。此时，反相器INV1会输出低电压准位，同或门XNOR1会输出高电压准位的开关信号SSW，以截止第五金属氧化物半导体晶体管M5。
图2B为依据本发明一实施例的偏压电流在工艺变数与高低温度相对于工作时间的曲线示意图。图2C为依据本发明另一实施例的偏压电流在工艺变数与高低温度相对于工作时间的曲线示意图。请参照图1A、图2A至图2C，当电流源电路没有启动电路时(如电流源电路100)，电流源电路100的第一接面晶体管BT1、第二接面晶体管BT2及第三接面晶体管BT3的电流靠着增益回路逐渐上升。进一步来说，第三接面晶体管BT3的第三基极的电流增益后产生第三接面晶体管BT3的第三射极的电流，而第三接面晶体管BT3的第三射极的电流等于第一接面晶体管BT1的第一基极的电流及第二接面晶体管BT2的第二基极的电流，以致于第二接面晶体管BT2的第二射极的电流(大致等于第一电流I1)会上升，进而第二电流I2会上升。
在同一工艺下，电流源电路100通过第一接面晶体管BT1、第二接面晶体管BT2及第三接面晶体管BT3所形成的增益回路，偏压电流Ibias会逐渐上升至目标电流值(在此以5nA为例)，而电流源电路100花费的时间约为260ms(毫秒)；而电流源电路200通过启动电路210提供启动电流Ist至第一接面晶体管BT1的第一基极及第二接面晶体管BT2的第二基极，可加速偏压电流Ibias上升至目标电流值的速度，而电流源电路200花费的时间约为130ms(毫秒)，亦即电流源电路200花费的时间约为电流源电路100花费的时间的一半。
综上所述，本发明实施例的电流源电路，其主要是由第一电流镜、第一接面晶体管、第二接面晶体管、第一电阻及第三接面晶体管所构成，并且基于接面晶体管的增益值的正温度系数特性，构成有温度补偿的电流源电路。藉此，电流源电路可提供与温度无关的偏压电流。而且，本发明的电流源电路只有第一电阻的其中一端与第一接面晶体管的第一射极共两个接脚耦接参考电压(例如为接地电压)，故可减少操作电流。并且，通过启动电路提供额外的启动电流至第一接面晶体管及第二接面晶体管的基极，以加速偏压电流的上升。此外，本发明可通过关闭第五金属氧化物半导体晶体管来关闭启动电路，故启动电路不会持续产生启动电流。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视申请专利范围所界定者为准。

Claims (9)

1.一种电流源电路，其特征在于，包括：
一第一电流镜，具有接收一第一电流的一第一输入端，以及提供一第二电流的一第一输出端，其中该第二电流的电流值相同于该第一电流的电流值，该第一电流镜只接收一系统电压及该第一电流且该第一电流镜只提供该第二电流；
一第一接面晶体管，具有耦接该第一输出端的一第一集极、一第一基极、以及耦接一参考电压的一第一射极；
一第二接面晶体管，具有耦接该第一输入端的一第二集极、耦接该第一基极的一第二基极、以及一第二射极；
一第一电阻，耦接于该第二射极与该参考电压之间；以及
一第三接面晶体管，具有提供一第三电流的一第三集极、耦接该第一输出端的一第三基极、以及耦接该第一基极的一第三射极，其中该第三电流用以设定一模拟电路的一偏压电流的电流值；
其中，VBE1-VBE2＝VTln(n)，VBE1为该第一基极与该第一射极的电压差，VBE2为该第二基极与该第二射极的电压差，VT为接面晶体管的热电压，n为正整数。
2.如权利要求1所述的电流源电路，其特征在于，该第一电流镜包括：
一第一金属氧化物半导体晶体管，具有接收该系统电压的一第一源极、一第一栅极、以及耦接该第一栅极及该第一输入端的一第一漏极；以及
一第二金属氧化物半导体晶体管，具有接收该系统电压的一第二源极、耦接该第一栅极的一第二栅极、以及耦接该第一输出端的一第二漏极。
3.如权利要求1所述的电流源电路，其特征在于，更包括：
一第二电流镜，具有接收该第三电流的一第二输入端、以及提供该偏压电流至该模拟电路的一第二输出端。
4.如权利要求3所述的电流源电路，其特征在于，该第二电流镜包括：
一第三金属氧化物半导体晶体管，具有接收一系统电压的一第三源极、一第三栅极、以及耦接该第三栅极及该第二输入端的一第三漏极；以及
一第四金属氧化物半导体晶体管，具有接收该系统电压的一第四源极、耦接该第三栅极的一第四栅极、以及耦接该第二输出端的一第四漏极。
5.如权利要求1所述的电流源电路，其特征在于，更包括一启动电路，耦接该第一基极且接收一启动信号，当该启动信号使能时，于一预设时间内提供一启动电流至该第一基极，并且在该预设时间后停止提供该启动电流。
6.如权利要求5所述的电流源电路，其特征在于，该启动电路包括：
一第五金属氧化物半导体晶体管，具有耦接该第一输入端的一第五源极、一第五栅极、以及耦接该第一基极的一第五漏极；
一第六金属氧化物半导体晶体管，具有接收一系统电压的一第六源极、耦接该第一电流镜的一第六栅极、以及一第六漏极；
一第一电容，耦接于该第六漏极与该参考电压之间，以提供一电容电压；
一控制逻辑电路，耦接该第一电容以提供该电容电压，且耦接该第五栅极以提供一开关信号至该第五栅极，其中当该电容电压小于一启动临界值时，使能该开关信号，当该电容电压大于等于该启动临界值时，禁能该开关信号；以及
一第一开关，具有耦接该第一电容的一第一端、接收该启动信号的一控制端、以及接收该参考电压的一第二端。
7.如权利要求6所述的电流源电路，其特征在于，该控制逻辑电路包括：
一反相器，该反相器的输入端接收该电容电压；以及
一同或门，该同或门的输入端耦接该反相器的输出端及接收该启动信号的反相信号，该同或门的输出端提供该开关信号。
8.如权利要求6所述的电流源电路，其特征在于，该预设时间正比于该第一电容的电容值且反比于该第一电流的电流值。
9.如权利要求1所述的电流源电路，其特征在于，流经该第一电阻的一第四电流随温度上升的速率小于该第二接面晶体管的增益值随温度上升的速率。
CN201710211478.2A 2016-11-21 2017-03-31 电流源电路 Active CN108089625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105138030 2016-11-21
TW105138030A TWI605325B (zh) 2016-11-21 2016-11-21 電流源電路

Publications (2)

Publication Number Publication Date
CN108089625A CN108089625A (zh) 2018-05-29
CN108089625B true CN108089625B (zh) 2020-08-07

Family

ID=61023140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710211478.2A Active CN108089625B (zh) 2016-11-21 2017-03-31 电流源电路

Country Status (3)

Country Link
US (1) US10620657B2 (zh)
CN (1) CN108089625B (zh)
TW (1) TWI605325B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021083054A (ja) * 2019-11-22 2021-05-27 エイブリック株式会社 発振回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293112A (en) * 1991-07-26 1994-03-08 Nec Corporation Constant-current source
US5349286A (en) * 1993-06-18 1994-09-20 Texas Instruments Incorporated Compensation for low gain bipolar transistors in voltage and current reference circuits
CN2884287Y (zh) * 2005-11-16 2007-03-28 上海贝岭股份有限公司 一种电流源或电压源的启动电路
CN101995899A (zh) * 2009-08-10 2011-03-30 三星半导体(中国)研究开发有限公司 具有鲁棒性启动电路的带隙电压基准电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472901U (en) 2000-08-21 2002-01-11 Sunplus Technology Co Ltd Reference current source generation circuit with low temperature coefficient
JP4511150B2 (ja) * 2003-10-20 2010-07-28 ルネサスエレクトロニクス株式会社 定電圧発生回路
CN101052933B (zh) * 2004-10-08 2011-02-16 飞思卡尔半导体公司 基准电路
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US20080157746A1 (en) * 2006-12-29 2008-07-03 Mediatek Inc. Bandgap Reference Circuits
US7495503B2 (en) * 2007-05-14 2009-02-24 Himax Analogic, Inc. Current biasing circuit
US7915882B2 (en) 2007-09-17 2011-03-29 Texas Instruments Incorporated Start-up circuit and method for a self-biased zero-temperature-coefficient current reference
TWI337694B (en) * 2007-12-06 2011-02-21 Ind Tech Res Inst Bandgap reference circuit
TWI361343B (en) * 2008-04-16 2012-04-01 Univ Nat Changhua Education Voltage reference circuit
US7821307B2 (en) * 2008-12-23 2010-10-26 Texas Instruments Incorporated Bandgap referenced power on reset (POR) circuit with improved area and power performance
US9599506B2 (en) * 2012-10-12 2017-03-21 Sharp Kabushiki Kaisha Optical sensor and electronic apparatus with a first auxiliary current and current amplifier
US9612607B2 (en) * 2013-06-27 2017-04-04 Texas Instuments Incorporated Bandgap circuit for current and voltage
US10379566B2 (en) * 2015-11-11 2019-08-13 Apple Inc. Apparatus and method for high voltage bandgap type reference circuit with flexible output setting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293112A (en) * 1991-07-26 1994-03-08 Nec Corporation Constant-current source
US5349286A (en) * 1993-06-18 1994-09-20 Texas Instruments Incorporated Compensation for low gain bipolar transistors in voltage and current reference circuits
CN2884287Y (zh) * 2005-11-16 2007-03-28 上海贝岭股份有限公司 一种电流源或电压源的启动电路
CN101995899A (zh) * 2009-08-10 2011-03-30 三星半导体(中国)研究开发有限公司 具有鲁棒性启动电路的带隙电压基准电路

Also Published As

Publication number Publication date
US20180143660A1 (en) 2018-05-24
US10620657B2 (en) 2020-04-14
TWI605325B (zh) 2017-11-11
CN108089625A (zh) 2018-05-29
TW201820068A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US8188785B2 (en) Mixed-mode circuits and methods of producing a reference current and a reference voltage
US8692584B2 (en) Semiconductor integrated circuit device
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
JP4878361B2 (ja) 基準電圧発生回路のための起動回路
US7486151B2 (en) Semiconductor circuit for use in timer circuit or oscillator circuit
US7046055B2 (en) Voltage detection circuit
US20060114073A1 (en) Temperature compensated r-c oscillator
US7847606B2 (en) High precision power-on-reset circuit with an adjustable trigger level
US8941437B2 (en) Bias circuit
CN110989760B (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
US20170227409A1 (en) On-die temperature sensor for integrated circuit
US8198947B2 (en) Oscillator circuit and method for generating a clock signal
CN112000162A (zh) 一种带隙基准电压源
US20180062626A1 (en) Methods and Apparatus for a Low Power Relaxation Oscillator
CN108089625B (zh) 电流源电路
KR100279168B1 (ko) 오토클리어회로
CN207819874U (zh) 上电复位电路
JP4514460B2 (ja) 発振回路および半導体装置
CN217135466U (zh) 振荡器电路及芯片
CN107888173B (zh) 上电复位电路
CN115826718A (zh) 上电复位电路
US6633189B1 (en) Circuit to provide a time delay
CN106130518A (zh) 延时电路
CN111446949A (zh) 上电复位电路和集成电路
CERIDU et al. Novel CMOS reference current generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant