CN108063127A - 芯片和功率晶体管 - Google Patents
芯片和功率晶体管 Download PDFInfo
- Publication number
- CN108063127A CN108063127A CN201711084611.9A CN201711084611A CN108063127A CN 108063127 A CN108063127 A CN 108063127A CN 201711084611 A CN201711084611 A CN 201711084611A CN 108063127 A CN108063127 A CN 108063127A
- Authority
- CN
- China
- Prior art keywords
- copper
- layers
- chip
- metallization structure
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052802 copper Inorganic materials 0.000 claims abstract description 61
- 239000010949 copper Substances 0.000 claims abstract description 61
- 238000001465 metallisation Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000000945 filler Substances 0.000 claims description 12
- 239000011231 conductive filler Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 229910000906 Bronze Inorganic materials 0.000 claims 1
- 239000010974 bronze Substances 0.000 claims 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 238000009738 saturating Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 4
- 238000009434 installation Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 description 8
- 238000011065 in-situ storage Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910007271 Si2O3 Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
Abstract
描述一种用于功率晶体管的芯片以及一种功率晶体管。为了功率晶体管的高效散热，所述芯片除了衬底和源极金属化结构之外还包括第一铜层和第二铜层，所述第二铜层布置在所述第一铜层与所述源极金属化结构之间。所述第二铜层至少导热地布置到所述源极金属化结构上，其中，所述第一铜层与所述第二铜层电绝缘地连接。所述芯片允许一种具有低热阻抗Zth和低热阻Rth的弹塞安装。此外，所述芯片实现双面散热并且具有极低的电感。
Description
技术领域
本发明涉及一种用于功率晶体管的芯片以及一种功率晶体管。
背景技术
功率晶体管、例如金属氧化物半导体场效应晶体管(MOSFET)通常基于芯片。所述芯片包括具有第一侧的衬底，在所述侧上施加有源极金属化结构。此外，在第一侧上施加有栅极金属化结构，该栅极金属化结构与源极金属化结构电隔离并且也称为栅极浇道(Gate-Runner)。
在与第一侧相对置的第二侧上施加有漏极金属化结构。在源极金属化结构与漏极金属化结构之间，在衬底中构造有功率晶体管的有源区。
为了接通源极金属化结构或栅极金属化结构可以使用穿过硅衬底的经能够导电填充的通孔。这种经填充的通孔也称为硅通孔(Silicon-Through-Vias)，简称STV，并且例如在US7683459或US7633165中所描述。
原则上，目的是减小功率晶体管的封装尺寸。
随着尺寸的减小，从功率晶体管散发热量的需求增大。
发明内容
根据本发明，提供一种根据权利要求1的用于功率晶体管的芯片以及一种根据权利要求8的功率晶体管。
所述芯片包括衬底以及衬底一侧上的源极金属化结构。该芯片的特征在于，该芯片还包括第一铜层和第二铜层，该第二铜层布置在第一铜层与源极金属化结构之间，其中，第二铜层至少能够导热地布置在源极金属化结构上，其中，第一铜层与第二铜层电绝缘地连接。
所述芯片允许一种具有低热阻抗Zth和低热阻Rth的弹塞安装(Slug-up-Montage)。此外，该芯片实现一种双面散热的功率晶体管，该功率晶体管可以以极低的电感连接。
所述芯片进一步实现一种对芯片要求低的功率晶体管的构造，并且因此实现低的制造成本以及低的再加工成本。最后，该芯片也实现一种功率晶体管的构造，该功率晶体管对构造空间的要求处于物理可行性的下限。
在一种优选实施方式中，源极金属化结构也能够导电地与第二铜层连接。这实现特别高效的散热。
第一铜层的与第二铜层的表面——在所述表面上第一铜层与第二铜层彼此连接——可以具有热传递结构，使得第一铜层与第二铜层能够导热地连接。这实现更高效的散热。
衬底可以包括硅层，和/或源极金属化结构可以包括铜。由此，可以构成一种极其薄的衬底。
所述衬底可以包括可填充有能够导电的填充物的接通孔，源极金属化结构可以与该填充物电连接。因此，该衬底做好了将与第一侧相对置的第二侧的源极金属化结构接通的准备。
所述衬底可以如此薄，使得接通孔穿透衬底，其中，该衬底在与第一侧相对置的第二侧上包括分开的金属化结构，该分开的金属化结构可以至少分开为与填充物电连接的源极连接端以及与源极连接端电绝缘的漏极金属化结构。因此，芯片的源极金属化结构可以从第二侧接通。
所述衬底可以包括另外的经能够导电填充的接通孔，所述接通孔填充有另外的能够导电的填充物，栅极金属化结构可以布置在第一侧上，其中，栅极金属化结构可以与另外的填充物电连接。因此，可以使用于功率晶体管的芯片预机构化。
根据本发明的功率晶体管包括预结构化的芯片，其中，该分开的金属化结构另外在第二侧上包括栅极连接端，该栅极连接端通过所述分开与漏极金属化结构以及与源极连接端电隔离，并且与另外的填充物电连接。
所述功率晶体管的要求较低，因此具有低的制造成本。此外，该功率晶体管实现一种具有低热阻抗Zth和低热阻Rth的弹塞安装。此外，该功率晶体管实现双面散热，并且可以以极低的电感连接。最后，该功率晶体管也实现一种具有处于物理可行性下限的构造空间要求的构造。
在一种优选实施方式中，功率晶体管是分离的(vereinzelt)和/或钝化的(passiviert)。
在此，在功率晶体管中，栅极连接端、源极连接端以及漏极金属化结构可以与印制电路能够导电地连接。这是构型可操控的功率晶体管的一种简单的形式。
本发明的有利的扩展方案在从属权利要求中说明并且在说明书中描述。
附图说明
借助附图和接下来的描述进一步阐述本发明的实施例。附图示出：
图1示出一种用于功率晶体管的芯片；
图2示出图1中的一个细节；
图3示出一种具有第一铜层和第二铜层的层堆叠，该层堆叠在本发明的实施例中与芯片连接；
图4示出根据本发明的一种实施例的芯片；
图5示出根据本发明的一种实施例的功率晶体管；
图6示出根据本发明的一种实施例的功率晶体管；
图7示出根据本发明的另一实施例的功率晶体管；
图8以截面图示出芯片；
图9示出外延的原位n+++型掺杂之后的图8中的芯片；
图10示出经n型掺杂之后的图9中的芯片；
图11示出经前端处理(Frontend-Prozess)之后的图10中的芯片的细节；
图12示出经前端处理和产生硅通孔之后的图9中的芯片；
图13示出在产生接通通道之后的图12中的芯片；
图14以截面图示出由图13中的芯片通过施加源极金属化结构以及栅极浇道构成的图1中的芯片；
图15以截面图示出根据本发明的一种实施例的芯片；
图16以截面图示出根据本发明的另一实施例的芯片；
图17以截面图示出图5中的根据本发明的实施例的功率晶体管；
图18以截面图示出图6中的根据本发明的另一实施例的功率晶体管；
具体实施方式
在图1中示出一种用于功率晶体管10的芯片。图2更详细地示出图1的局部图。图14以截面图示出图1中的芯片。芯片100包括衬底300的第一侧上的源极金属化结构400。衬底300例如是硅衬底或氮化镓衬底。
在图2中可以看出，芯片100还包括在钝化情况下的布置在第一侧上的栅极浇道500。通过硅衬底300中的临时还作为盲孔构造的接通孔610，源极金属化结构400可以在芯片背面减薄(Rückdünnen)之后与第二侧上的源极连接端连接。通过硅衬底300中的至少一个另外的也临时还作为盲孔构造的接通孔620，栅极金属化结构500(栅极浇道)可以在芯片背面减薄之后与第二侧上的栅极连接端连接。接通孔610、620设立用于构造硅通孔(简称为STV)或硅穿孔(through silicon vias)(简称为TSV)。
图3示出一种层堆叠。层堆叠700包括第一铜层710和第二铜层720，所述第二铜层的一侧与第一铜层710的一侧能够导热地连接，例如烧结(gesintert)、焊接或接合(gebondet)。另一铜层可以与第一铜层710的另一侧能够导热地连接，例如烧结、焊接或接合。
图4示出一种根据本发明的实施例的芯片。在此，图1中的芯片与图3中的层堆叠连接。在此，源极金属化结构400与第二铜层720的相对置的侧能够导热地且电绝缘地连接，使得第二铜层720布置在源极金属化结构400与第一铜层710之间。图15以截面图示出图14中的芯片。在源极金属化结构400上、可选地在栅极浇道500上布置有具有第一铜层710和第二铜层720的层堆叠700。第二铜层720至少相对于栅极浇道500是电绝缘的。
图16以截面图示出一种根据本发明的另一实施例的芯片。附加地，该芯片从与第一侧相对置的第二侧被背面减薄。通过从第二侧使芯片背面减薄，由临时作为盲孔构造的接通孔610、620已经构造通孔。尤其因此从第二侧实现接通孔610、620中的能够导电的填充物的电接通。由于通过铜层710、720的稳定化，可以在不产生芯片弯曲或断裂的风险的情况下实现极其强烈的背面减薄。
图5示出一种根据本发明的实施例的功率晶体管10。图17以截面图示出图5中的根据本发明的实施例的功率晶体管10。
通过将背面减薄的第二侧金属化并且将栅极金属化结构200中的金属化结构的一部分与金属化结构的另一部分(即栅极连接端220与源极连接端210)电隔离来构造功率晶体管10。因此，所有的电连接端都处于一侧上。因此，可以实现通过直接的铜接合的直接安装或到印制电路(printed circuit board，PCB)上的直接安装。通过紧凑的结构，可以实现具有极低电感和极低电阻的连接。
图6示出一种根据本发明的另一实施例的功率晶体管10。图18以截面图示出图6中的根据本发明的另一实施例的功率晶体管10。功率晶体管10例如通过锯切被分离，并且例如通过模塑(Molding)被钝化。
图7示出一种根据本发明的另一实施例的功率晶体管。图6中的功率晶体管10已经被钝化。接下来，芯片的第二侧已经与印制电路960(printed circuit board，PCB)连接。功率晶体管10可以焊接或直接安装和/或直接接通到PCB上。在此，在铜层700上以弹塞安装形式布置有散热元件950。
图8以截面图示出用于制造功率晶体管的芯片。该芯片包括至多仅弱n型掺杂的基底材料并且因此可以价格有利地制造。图9示出外延的(epitaktisch)原位(in-situ)n+++型掺杂之后的图8中的芯片。在此，在芯片100中引入更强的原位n+++型外延层120'。
图10示出n型掺杂之后的图9中的芯片。在此，已经在更强的原位n+++型外延层120'中构造了弱n型掺杂的外延层110。在其下方，保留较薄的原位n+++型外延层120。
图10中的芯片邻接第一侧地包括例如9-11μm、优选10μm厚的n型外延层110，在所述n型外延层下面又连接有例如18-22μm、优选20μm厚的原位n+++型外延层120。
图11示出经前端处理之后的图10中的芯片的细节，其中，在n型外延层110的区域中以及原位n+++型外延层120的区域中已经进行注入(Implantation)。在此，前端处理已经可以对于未来的封装优化。
图12示出经前端处理之后并且在产生槽隔离630(浅沟道隔离，STI)之后的图10中的芯片。经前端处理的区域通过例如蚀刻槽如此绝缘，使得该区域可以构成有源区800。
图13示出在产生接通孔之后的图12中的芯片。在n型外延层110的以及原位n+++型外延层120的其他区域——所述其他区域通过STI与所述区域绝缘——中，构造有暂时作为盲孔构造的接通孔610、620并且能够导电地填充。
源极金属化结构400布置在有源区800上方的n型外延层110上，并且此外与接通孔610中的填充物能够导电地接通布置。栅极浇道500仅布置在另外的接通孔620上方，而不布置在有源区上方。此外，栅极浇道500与另外的接通孔620中的填充物能够导电接通地布置。栅极浇道500和源极金属化结构400互相绝缘。
芯片的这种处理形式导致更小的氧化层厚度和更高的绝缘强度。
在一种实施例中，本发明包括一种具有背侧漏极金属化结构和前侧源极金属化结构的功率MOSFET。在此，前侧源极金属化结构通过一定数量的硅穿孔(STV)与背侧连接。
栅极浇道同样通过一个或多个STV与背侧连接。第一铜层与第二铜层电绝缘地接合(例如烧结)。第二铜层与源极金属化结构连接。在实施例中，两个结合面的表面设有如下结构：该结构确保改善的热传导。然而，这是可选的。
在实施例中，功率MOSFET通过两个例如借助激光实施的锯切步骤(“双切割”(DualDicing))分离，铜-硅模(Kuper-Silizium Dies)接下来钝化。然而，这是可选的。
基本上，最终的芯片尺寸封装由两个铜层以及一个有源构件组成。在此，源极、栅极以及漏极的接通可以如下实现：
漏极金属化结构可以直接焊接或直接烧结到芯片尺寸封装的可触及的侧上。
为了接通源极金属化结构，例如施加能够导电地填充有Si2O3的TSV，所述TSV穿过整个芯片直至源极金属化结构。
为了接通栅极浇道，例如施加能够导电地填充有Si2O3的TSV，所述TSV同样穿过整个芯片直至栅极浇道。
TSV的电填充物不与前侧金属化结构连接。
在TSV芯片上，彼此电绝缘的铜层能够导电地烧结、焊接或接合到芯片的上面。两个铜层可以以低热阻为目的而具有表面结构。
就目前而言，由两个铜层、绝缘层、铜层和硅层构成的堆叠背面减薄，使得仅保留非常薄的硅层。可以实现强烈的背面减薄，因为Cu-Si结构在机械上非常稳定，并且不会出现由于芯片弯曲或芯片断裂造成的问题。与源极金属化结构相对置地，所述非常薄的硅层例如通过双切割通过整面施加的并且接下来分开的金属化结构构造为栅极连接端、源极连接段以及漏极金属化结构。
在此，可以采用激光锯切法。在第一锯切步骤中，将TSV区域以及栅极区域周围的衬底去除。由此，栅极连接端与源极连接端以及与漏极金属化结构电隔离。
在第二锯切步骤中，将芯片层堆叠复合体(Verbund)分离。最终的单芯片可以可选的被钝化。
本发明的另一可能的实施例涉及一种方法并且基于弱n型掺杂的基底材料。这相对于特定的高掺杂的基底材料提供明显的成本优点。
通过原位掺杂外延，将高掺杂的n+++型层从一侧施加到基底材料中。接下来，将低掺杂的n型区域施加到该基底材料上。
然后，在该侧上，通过沟槽蚀刻注入以及隔离——例如通过STI构造有源区。此外，构造或提供硅通孔(STV)。
将绝缘的金属衬底(IMS)全面地接合、烧结、焊接或粘接到经处理的芯片上。
在本方法的一种可选的扩展方案中，将经接合的硅芯片背面减薄。通过IMS芯片的机械稳定化的重要的优点是无问题地实现非常强烈的背面减薄(例如背面减薄到20-30μm的剩余硅厚度)。
此外，该方法可以包括：将经背面减薄的芯片在与一侧相对置的第二侧上金属化，并且使该金属化结构结构化。该芯片可以以锯切方式或以其他方式分离。分离的构件可以被模塑。所有的接通部现在处于可触及的、与铜层堆叠相对置的侧上。向上可以实现隔离的弹塞散热。
Claims (10)
1.一种用于功率晶体管(10)的芯片(100)，其中，所述芯片包括衬底(300)以及所述衬底(300)的第一侧上的源极金属化结构(400)，其特征在于，所述芯片包括第一铜层(710)和第二铜层(720)，所述第二铜层布置在所述第一铜层(710)与所述源极金属化结构(400)之间，其中，所述第二铜层(720)至少能够导热地布置在所述源极金属化结构(400)上，其中，所述第一铜层(710)与所述第二铜层(720)电绝缘地连接。
2.根据权利要求1所述的芯片，其中，所述源极金属化结构(400)与所述第一铜层(710)也能够导电地连接。
3.根据权利要求2所述的芯片，其中，所述第一铜层(710)的以及至少一个所述第二铜层(720)的表面——在所述表面上所述第一铜层与所述第二铜层彼此连接——具有热传递结构，使得所述第一铜层(710)与至少一个所述第二铜层(720)能够导热地连接。
4.根据上述权利要求中任一项所述的芯片，其中，所述衬底(300)包括硅层，和/或所述源极金属化结构(400)包括铜。
5.根据上述权利要求中任一项所述的芯片，其中，所述衬底(300)包括接通孔(610)，所述接通孔填充有能够导电的填充物，并且所述源极金属化结构(400)与所述填充物电连接。
6.根据权利要求5所述的芯片，其中，所述衬底(300)如此薄，使得所述接通孔(610)穿透所述衬底(300)，其中，所述衬底(300)在与所述第一侧相对置的第二侧上包括分开的金属化结构，所述分开的金属化结构至少分开为与所述填充物电连接的源极连接端(210)以及与所述源极连接端(210)电隔离的漏极金属化结构(200)。
7.根据权利要求6所述的芯片，其中，所述衬底(300)包括另外的经能够导电填充的接通孔(620)并且在所述第一侧上具有栅极金属化结构(500)，所述接通孔填充有另外的能够导电的填充物，其中，所述栅极金属化结构(500)与所述另外的填充物电连接。
8.一种功率晶体管(10)，其具有根据权利要求7所述的芯片，其中，所述分开的金属化结构另外在所述第二侧上包括栅极连接端(220)，所述栅极连接端通过所述分开与所述漏极金属化结构(200)以及所述源极连接端(210)电隔离，并且与所述另外的填充物电连接。
9.根据权利要求8所述的功率晶体管(10)，其中，所述功率晶体管(10)是分离的和/或钝化的。
10.根据权利要求8或9所述的功率晶体管(10)，其中，所述功率晶体管(10)、所述栅极连接端(220)、所述源极连接端(210)以及所述漏极金属化结构(200)与印制电路(960)能够导电地连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016221746.1 | 2016-11-07 | ||
| DE102016221746.1A DE102016221746A1 (de) | 2016-11-07 | 2016-11-07 | Chip und Leistungstransistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108063127A true CN108063127A (zh) | 2018-05-22 |
| CN108063127B CN108063127B (zh) | 2024-07-05 |
Family
ID=
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150114A1 (en) * | 2003-01-30 | 2004-08-05 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| US20090206420A1 (en) * | 2008-02-18 | 2009-08-20 | Infineon Technologies Ag | Semiconductor device and method |
| US20120248526A1 (en) * | 2011-03-29 | 2012-10-04 | Kinzer Daniel M | Wafer Level MOSFET Metallization |
| CN103928448A (zh) * | 2013-01-16 | 2014-07-16 | 英飞凌科技股份有限公司 | 芯片装置和用于制造芯片装置的方法 |
| US20150054159A1 (en) * | 2013-08-23 | 2015-02-26 | Infineon Technologies Ag | Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies |
| CN113053803A (zh) * | 2019-12-27 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 用于金属化的双层衬里 |
| CN114068474A (zh) * | 2020-07-30 | 2022-02-18 | 英飞凌科技股份有限公司 | 含与半导体裸片接触焊盘连接的侧壁的半导体器件封装体 |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150114A1 (en) * | 2003-01-30 | 2004-08-05 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| US20090206420A1 (en) * | 2008-02-18 | 2009-08-20 | Infineon Technologies Ag | Semiconductor device and method |
| US20120248526A1 (en) * | 2011-03-29 | 2012-10-04 | Kinzer Daniel M | Wafer Level MOSFET Metallization |
| CN103928448A (zh) * | 2013-01-16 | 2014-07-16 | 英飞凌科技股份有限公司 | 芯片装置和用于制造芯片装置的方法 |
| US20150054159A1 (en) * | 2013-08-23 | 2015-02-26 | Infineon Technologies Ag | Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies |
| CN113053803A (zh) * | 2019-12-27 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 用于金属化的双层衬里 |
| CN114068474A (zh) * | 2020-07-30 | 2022-02-18 | 英飞凌科技股份有限公司 | 含与半导体裸片接触焊盘连接的侧壁的半导体器件封装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102016221746A1 (de) | 2018-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI573223B (zh) | 空腔基板保護之積體電路 | |
| US8466054B2 (en) | Thermal conduction paths for semiconductor structures | |
| JP4916444B2 (ja) | 半導体装置の製造方法 | |
| CN109427702A (zh) | 散热器件和方法 | |
| CN104009085B (zh) | 穿通孔及其形成方法 | |
| TW201135879A (en) | 3DIC architecture with interposer for bonding dies | |
| JP6035520B2 (ja) | 半導体装置およびその製造方法 | |
| TW200539242A (en) | Semiconductor device and semiconductor system | |
| CN104659012A (zh) | 具有在再分配结构和装配结构之间的电子芯片的电子部件 | |
| US8704358B2 (en) | Method for forming an integrated circuit | |
| TW201133730A (en) | Heat conduction for chip stacks and 3-D circuits | |
| KR20130053338A (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 | |
| JPWO2005086216A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR101138580B1 (ko) | 웨이퍼 레벨 벅 컨버터 | |
| US20200312826A1 (en) | Semiconductor package and method of fabricating the same | |
| US9412736B2 (en) | Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias | |
| JPWO2018198990A1 (ja) | 電子部品および半導体装置 | |
| TW201222760A (en) | Integrated circuit device and method of forming the same | |
| TWI830360B (zh) | 半導體封裝及其製造方法與封裝裝置 | |
| CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
| US11990404B2 (en) | Heat dissipation for semiconductor devices and methods of manufacture | |
| CN100536131C (zh) | 半导体装置及其制造方法 | |
| US8822336B2 (en) | Through-silicon via forming method | |
| JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |