CN107968072A - 互补cmos管的制造方法 - Google Patents

互补cmos管的制造方法 Download PDF

Info

Publication number
CN107968072A
CN107968072A CN201610916657.1A CN201610916657A CN107968072A CN 107968072 A CN107968072 A CN 107968072A CN 201610916657 A CN201610916657 A CN 201610916657A CN 107968072 A CN107968072 A CN 107968072A
Authority
CN
China
Prior art keywords
manufacture method
nanoline
complementary cmos
cmos pipe
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610916657.1A
Other languages
English (en)
Other versions
CN107968072B (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201610916657.1A priority Critical patent/CN107968072B/zh
Priority to TW106107272A priority patent/TWI628747B/zh
Publication of CN107968072A publication Critical patent/CN107968072A/zh
Application granted granted Critical
Publication of CN107968072B publication Critical patent/CN107968072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在本发明提供了一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管。通过所述方法制造的互补CMOS管能够更好的进行栅控制和适用于低功耗逻辑应用，因此显著地改善了静电场，对短沟道具有更强的控制能力。

Description

互补CMOS管的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种互补CMOS管的制造方法。
背景技术
人们希望通过采用超薄体(UTB)如量子阱结构，来避免MOS晶体管继续按比例缩小至更小尺寸时引发更严重的短沟道效应。高电子迁移率晶体管(HEMT)的基本结构由一个调制掺杂异质结及其源漏结构组成。存在于调制掺杂异质结中的二维电子气(2-DEG)，由于不受电离杂质离子散射的影响，其迁移率非常高。HEMT是平面型电压控制器件，栅极电压Vg可控制异质结势阱的深度，从而控制势阱中2-DEG的面密度，进而控制器件的工作电流。
对于目前常用的平面型GaAs体系的HEMT，通常其中的n-AlxGa1-xAs控制层(或势垒层)应该是耗尽的(厚度一般为数百nm，掺杂浓度为107～108/cm3)。若n-AlxGa1-xAs层厚度较大、掺杂浓度又高，则在Vg＝0时就存在有2-DEG，器件为耗尽型器件，反之则为增强型器件(Vg＝0时，肖特基耗尽层即延伸到本征GaAs层内部)。对于平面型HEMT，仍然存在不能有效控制的短沟道效应。
发明内容
本发明的目的在于提供一种互补CMOS管的制造方法，以增强对短沟道效应的控制能力。
为解决上述技术问题，本发明提供一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管，其中，
通过如下方法形成所述N型铟镓砷量子阱晶体管：
在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延；
在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽；
在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层；
在所述第一沟槽内形成第一金属栅极；
在所述第一金属栅极两侧分别形成第一源极和第一漏极，从而形成N型铟镓砷量子阱晶体管；
通过如下方法形成所述P型锗无结晶体管：
在所述第二锗纳米线上形成重掺杂P型锗外延；
在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽；
在所述第二沟槽内形成第二金属栅极；
在所述第二金属栅极两侧分别形成第二源极和第二漏极，从而形成P型锗无结晶体管。
可选的，在所述互补CMOS管的制造方法中，通过如下方法提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线：
提供半导体衬底，所述半导体衬底包括硅层和位于所述硅层上的锗层；
在所述半导体衬底中形成浅沟槽隔离，所述浅沟槽隔离将所述锗层分隔成第一锗块和第二锗块；
去除部分厚度的浅沟槽隔离，以暴露出所述第一锗块和所述第二锗块；
对所述第一锗块执行外延生成工艺形成第一外延锗，对所述第二锗块执行外延生成工艺形成第二外延锗；
对所述第一外延锗执行氧化工艺形成第一锗纳米线和包围所述第一锗纳米线的氧化层；对所述第二外延锗执行氧化工艺形成第二锗纳米线和包围所述第二锗纳米线的氧化层；
去除所述包围所述第一锗纳米线的氧化层，露出所述第一锗纳米线以及部分硅层；去除所述包围所述第二锗纳米线的氧化层，露出所述第二锗纳米线以及部分硅层；
对所述第一锗纳米线和所述第二锗纳米线执行热处理；
对露出的部分硅层进行氧化处理，以连接剩余的浅沟槽隔离，形成位于同一半导体衬底上的第一锗纳米线和第二锗纳米线。
可选的，在所述互补CMOS管的制造方法中，在所述第一沟槽内形成第一金属栅极包括：
在所述半导体势垒层周围形成第一栅极介电层；
在所述第一栅极介电层上形成第一高K氧化物；
在所述第一沟槽内形成第一金属栅极。
可选的，在所述互补CMOS管的制造方法中，在所述第二沟槽内形形成第二金属栅极包括：
在所述重掺杂P型锗外延周围形成第二栅极介电层；
在所述第二栅极介电层表面形成第二高K氧化物；
在所述第二沟槽内形成第二金属栅极。
可选的，在所述互补CMOS管的制造方法中，在所述第一金属栅极两侧分别形成第一源极和第一漏极包括：
在所述第一金属栅极两侧进行刻蚀以暴露出部分重掺杂铟镓砷外延；
在所述第一金属栅极两侧形成第一侧墙；
在暴露出的所述部分重掺杂铟镓砷外延表面形成第一源极和第一漏极。
可选的，在所述互补CMOS管的制造方法中，在所述第二金属栅极两侧分别形成第二源极和第二漏极包括：
在所述第二金属栅极两侧进行刻蚀以暴露出部分重掺杂P型锗外延；
在所述第二金属栅极两侧形成第二侧墙；
在暴露出的所述部分重掺杂P型锗外延表面形成第二源极和第二漏极。
可选的，在所述互补CMOS管的制造方法中，通过MBE、ALD或MOCVD在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延。
可选的，在所述互补CMOS管的制造方法中，所述重掺杂铟镓砷外延的厚度为10nm～200nm，所述轻掺杂N沟道铟镓砷层的厚度为 10nm～100nm。
可选的，在所述互补CMOS管的制造方法中，通过光刻和ICP干法刻蚀在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽。
可选的，在所述互补CMOS管的制造方法中，通过MOCVD、MBE或ALD在所述重掺杂铟镓砷外延上形成半导体势垒层。
可选的，在所述互补CMOS管的制造方法中，所述半导体势垒层的材料是磷化铟。
可选的，在所述互补CMOS管的制造方法中，所述磷化铟势垒层的厚度为50nm～100nm。
可选的，在所述互补CMOS管的制造方法中，通过MOCVD、ALD或PECVD在所述第一栅极介电层上形成所述第一高K氧化物。
可选的，在所述互补CMOS管的制造方法中，所述第一高K氧化物材料为氧化铝或TiSiOx。
可选的，在所述互补CMOS管的制造方法中，所述第一高K氧化物的厚度为1nm～5nm。
可选的，在所述互补CMOS管的制造方法中，通过PVD、MOCVD、ALD或MBE在所述第一沟槽内形成所述第一金属栅极。
可选的，在所述互补CMOS管的制造方法中，所述第一金属栅极的材料为氮化钛、镍金或铬金。
可选的，在所述互补CMOS管的制造方法中，通过ICP干法刻蚀在所述第一金属栅极两侧进行刻蚀以暴露出部分重掺杂铟镓砷外延。
可选的，在所述互补CMOS管的制造方法中，通过MBE、ALD或MOCVD在第二锗纳米线上形成所述重掺杂P型锗外延。
可选的，在所述互补CMOS管的制造方法中，所述重掺杂P型锗外延的厚度为10nm～200nm。
可选的，在所述互补CMOS管的制造方法中，通过光刻和ICP干法刻蚀在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽。
可选的，在所述互补CMOS管的制造方法中，通过MOCVD、ALD或PECVD在所述第二栅极介电层上形成所述第二高K氧化物。
可选的，在所述互补CMOS管的制造方法中，所述第二高K氧化物材料为氧化铝或TiSiOx。
可选的，在所述互补CMOS管的制造方法中，所述第二高K氧化物的厚度为1nm～5nm。
可选的，在所述互补CMOS管的制造方法中，通过PVD、MOCVD、ALD或MBE在所述第二沟槽内形成所述第二金属栅极。
可选的，在所述互补CMOS管的制造方法中，所述第二金属栅极的材料为氮化钛、镍金或铬金。
可选的，在所述互补CMOS管的制造方法中，通过ICP干法刻蚀在所述第二金属栅极两侧进行刻蚀以暴露出部分重掺杂P型锗外延。
在本发明提供的互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管。由于能够更好的进行栅控制并且适用于低功耗逻辑应用，互补CMOS管显著地改善了静电场，对短沟道具有更强的控制能力。
附图说明
图1(a)是本发明实施例中提供半导体衬底的结构示意图；
图1(b)是本发明实施例中形成浅沟槽隔离的结构示意图；
图1(c)是本发明实施例中去除部分厚度的浅沟槽隔离的结构示意图；
图1(d)是本发明实施例中执行外延生成工艺的结构示意图；
图1(e)是本发明实施例中执行氧化工艺的结构示意图；
图1(f)是本发明实施例中去除氧化层的结构示意图；
图1(g)是本发明实施例中形成位于同一半导体衬底上的第一锗纳米线和第二锗纳米线的结构示意图；
图2(a)是本发明实施例中第一锗纳米线沿沟道方向的示意图；
图2(b)是本发明实施例中第一锗纳米线垂直于沟道方向的示意图；
图3(a)是本发明实施例中提供的在所述重掺杂铟镓砷外延的源极区 域和漏极区域之间形成第一沟槽示意图；
图3(b)是本发明实施例中提供的在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽垂直于沟道方向示意图；
图4(a)是本发明实施例中提供的在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层示意图；
图4(b)是本发明实施例中提供的在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层垂直于沟道方向的示意图；
图5(a)是本发明实施例中提供的在所述第一沟槽内形成第一金属栅极示意图；
图5(b)是本发明实施例中提供的在所述第一沟槽内形成第一金属栅极垂直于沟道方向的示意图；
图6(a)是本发明实施例中提供的在所述第一沟槽内形成第一金属栅极示意图；
图6(b)是本发明实施例中提供的在所述第一沟槽内形成第一金属栅极垂直于沟道方向的示意图；
图7(a)是本发明实施例中提供的在第一金属栅极的两侧分别形成第一源极和第一漏极示意图；
图7(b)是本发明实施例中提供的在第一金属栅极的两侧分别形成第一源极和第一漏极垂直于沟道方向的示意图；
图8(a)是本发明实施例中提供的在所述第一金属栅极的两侧形成第一侧墙示意图；
图8(b)是本发明实施例中提供的在所述第一金属栅极的两侧形成第一侧墙垂直于沟道方向的示意图；
图9(a)是本发明实施例中提供的所述第二锗纳米线沿沟道方向示意图；
图9(b)是本发明实施例中提供的所述第二锗纳米线垂直于沟道方向的示意图；
图10(a)是本发明实施例中提供的在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽示意图；
图10(b)是本发明实施例中提供的在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽垂直于沟道方向的示意图；
图11(a)是本发明实施例中提供的所述第二沟槽内形成第二金属栅极示意图；
图11(b)是本发明实施例中提供的所述第二沟槽内形成第二金属栅极垂直于沟道方向的示意图；
图12(a)是本发明实施例中提供的在所述第二沟槽内形成第二金属栅极示意图；
图12(b)是本发明实施例中提供的在所述第二沟槽内形成第二金属栅极垂直于沟道方向的示意图；
图13(a)是本发明实施例中提供的在第二金属栅极两侧分别形成第二源极和第二漏极示意图；
图13(b)是本发明实施例中提供的在第二金属栅极两侧分别形成第二源极和第二漏极垂直于沟道方向的示意图；
图14(a)是本发明实施例中提供的形成P型锗无结晶体管的示意图；
图14(b)是本发明实施例中提供的形成P型锗无结晶体管的垂直于沟道方向的示意图；
图15是本发明实施例中提供的最终形成的互补CMOS管结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的互补CMOS管的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例提供了一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线A和第二锗纳米线B，以在所述第一锗纳米线A周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线B周围形成P型锗无结晶体管。
首先，通过如下方法提供位于同一半导体衬底上的第一锗纳米线A和 第二锗纳米线B：
首先如图1(a)所示，提供半导体衬底，所述半导体衬底包括硅层S和位于所述硅层S上的锗层G；
接着，在所述半导体衬底中形成浅沟槽隔离，所述浅沟槽隔离将所述锗层G分隔成第一锗块G1和第二锗块G2，如图1(b)所示；
请参阅图1(c)，然后去除部分厚度的浅沟槽隔离，以暴露出所述第一锗块G1和所述第二锗块G2；
对所述第一锗块G1执行外延生成工艺形成第一外延锗1A，对所述第二锗块G2执行外延生成工艺形成第二外延锗2B，如图1(d)；
接着如图1(e)所示，对所述第一外延锗1A执行氧化工艺形成第一锗纳米线A和包围所述第一锗纳米线A的氧化层A0；对所述第二外延锗2B执行氧化工艺形成第二锗纳米线B和包围所述第二锗纳米线B的氧化层B0；
继续参阅图1(f)，去除所述包围所述第一锗纳米线A的氧化层A0，露出所述第一锗纳米线A以及部分硅层；去除所述包围所述第二锗纳米线B的氧化层B0，露出所述第二锗纳米线B以及部分硅层；并对所述第一锗纳米线A和所述第二锗纳米线B执行热处理；
对露出的部分硅层进行氧化处理，以连接剩余的浅沟槽隔离，最终形成位于同一半导体衬底上的第一锗纳米线A和第二锗纳米线B，如图1(g)。可选的，按照实际工艺情况，图1(e)～图1(g)的步骤可能会反复进行多次。
具体的，图1(g)所示的是同一半导体衬底上的第一锗纳米线A和第二锗纳米线B垂直于沟道方向的视图，为了更清楚、准确的展示出互补CMOS管的形成过程，本实施例中主要采用沿着沟道方向的视图对形成过程进行说明。
通过如下方法在所述第一锗纳米线A周围形成所述N型铟镓砷量子阱晶体管：
请参阅图2(a)，是所述第一锗纳米线A沿沟道方向的视图。在所述第一锗纳米线A上形成轻掺杂N沟道铟镓砷层10以及在所述轻掺杂N沟 道铟镓砷层10上形成重掺杂铟镓砷外延11；图2(b)是垂直于沟道方向的视图。具体的，是通过MBE、ALD或MOCVD在所述第一锗纳米线A上形成轻掺杂N沟道铟镓砷层10以及在所述轻掺杂N沟道铟镓砷层10上形成重掺杂铟镓砷外延11。并且，所述轻掺杂N沟道铟镓砷层10的厚度为10nm～100nm，所述重掺杂铟镓砷外延11的厚度为10nm～200nm。
接着，请参阅图3(a)，通过光刻和ICP干法刻蚀在所述重掺杂铟镓砷外延11的源极区域和漏极区域之间形成第一沟槽12；垂直于沟道方向的视图如图3(b)所示。
如图4(a)所示，通过MOCVD、MBE或ALD在所述重掺杂铟镓砷外延11上及第一沟槽12周围形成半导体势垒层13，优选的，所述半导体势垒层13的材料是磷化铟，并且所述磷化铟的厚度为50nm～100nm；垂直于沟道方向的视图如图4(b)所示。
然后，在所述第一沟槽12内形成第一金属栅极；具体的，请参阅图5(a)，在所述半导体势垒层13周围形成第一栅极介电层；在所述第一栅极介电层上形成第一高K氧化物14。优选的，是通过方法MOCVD、ALD或PECVD在所述第一栅极介电层上形成所述第一高K氧化物14。并且所述第一高K氧化物14的材料为氧化铝或TiSiOx，厚度为1nm～5nm；垂直于沟道方向的视图如图5(b)所示。
如图6(a)，通过PVD、MOCVD、ALD或MBE在所述第一沟槽12内形成所述第一金属栅极15。优选的，所述第一金属栅极15的材料为氮化钛、镍金或铬金；垂直于沟道方向的视图如图6(b)所示。
最后，在所述第一金属栅极15的两侧分别形成第一源极17a和第一漏极17b，具体请参阅图7(a)，先通过ICP干法刻蚀在所述第一金属栅极15的两侧进行刻蚀以暴露出部分重掺杂铟镓砷外延；垂直于沟道方向的视图如图7(b)所示；接着如图8(a)，在所述第一金属栅极15的两侧形成第一侧墙16；在暴露出的所述部分重掺杂铟镓砷外延表面形成第一源极17a和第一漏极17b，从而形成N型铟镓砷量子阱晶体管；垂直于沟道方向的视图如图8(b)所示。
具体的，通过如下方法在所述第二锗纳米线B周围形成所述P型锗无 结晶体管：
请参阅图9(a)，是所述第二锗纳米线B沿沟道方向的视图。在所述第二锗纳米线B上形成重掺杂P型锗外延21；图9(b)是垂直于沟道方向的视图。具体的，是通过MBE、ALD或MOCVD在所述第二锗纳米线B上形成所述重掺杂P型锗外延21。并且，所述重掺杂P型锗外延21的厚度为10nm～200nm。
接着，如图10(a)所示，通过光刻和ICP干法刻蚀在所述重掺杂P型锗外延21的源极区域和漏极区域之间形成第二沟槽22；垂直于沟道方向的视图如图10(b)所示。
然后在所述第二沟槽22内形成第二金属栅极。具体的如图11(a)所示，在所述重掺杂P型锗外延21周围形成第二栅极介电层；在所述第二栅极介电层表面形成第二高K氧化物24；优选的，是通过MOCVD、ALD或PECVD在所述第二栅极介电层上形成所述第二高K氧化物24。并且，所述第二高K氧化物24的材料为氧化铝或TiSiOx，厚度为1nm～5nm；垂直于沟道方向的视图如图11(b)所示。
继续参阅图12(a)，通过PVD、MOCVD、ALD或MBE在所述第二沟槽22内形成所述第二金属栅极25。优选的，所述第二金属栅极25的材料为氮化钛、镍金或铬金；垂直于沟道方向的视图如图12(b)所示。
最后，在所述第二金属栅极25两侧分别形成第二源极27a和第二漏极27b，具体请参阅图13(a)，首先通过ICP干法刻蚀在所述第二金属栅极25两侧进行刻蚀以暴露出部分重掺杂P型锗外延；垂直于沟道方向的视图如图13(b)所示。接着如图14(a)，在所述第二金属栅极25两侧形成第二侧墙26；在暴露出的所述部分重掺杂P型锗外延表面形成第二源极27a和第二漏极27b，从而形成P型锗无结晶体管；垂直于沟道方向的视图如图14(b)所示。
综上所述，提供了位于同一半导体衬底上的第一锗纳米线A和第二锗纳米线B后，在所述第一锗纳米A线周围形成N型铟镓砷量子阱晶体管，并且在所述第二锗纳米线B周围形成P型锗无结晶体管，最终形成了互补CMOS管，如图15所示。由于能够更好的进行栅控制并且适用于低功耗逻 辑应用，互补CMOS管显著地改善了静电场，对短沟道具有更强的控制能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (27)

1.一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管，其中，
通过如下方法形成所述N型铟镓砷量子阱晶体管：
在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延；
在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽；
在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层；
在所述第一沟槽内形成第一金属栅极；
在所述第一金属栅极两侧分别形成第一源极和第一漏极，从而形成N型铟镓砷量子阱晶体管；
通过如下方法形成所述P型锗无结晶体管：
在所述第二锗纳米线上形成重掺杂P型锗外延；
在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽；
在所述第二沟槽内形成第二金属栅极；
在所述第二金属栅极两侧分别形成第二源极和第二漏极，从而形成P型锗无结晶体管。
2.如权利要求1所述的互补CMOS管的制造方法，其特征在于，通过如下方法提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线：
提供半导体衬底，所述半导体衬底包括硅层和位于所述硅层上的锗层；
在所述半导体衬底中形成浅沟槽隔离，所述浅沟槽隔离将所述锗层分隔成第一锗块和第二锗块；
去除部分厚度的浅沟槽隔离，以暴露出所述第一锗块和所述第二锗块；
对所述第一锗块执行外延生成工艺形成第一外延锗，对所述第二锗块执行外延生成工艺形成第二外延锗；
对所述第一外延锗执行氧化工艺形成第一锗纳米线和包围所述第一锗纳米线的氧化层；对所述第二外延锗执行氧化工艺形成第二锗纳米线和包围所述第二锗纳米线的氧化层；
去除所述包围所述第一锗纳米线的氧化层，露出所述第一锗纳米线以及部分硅层；去除所述包围所述第二锗纳米线的氧化层，露出所述第二锗纳米线以及部分硅层；
对所述第一锗纳米线和所述第二锗纳米线执行热处理；
对露出的部分硅层进行氧化处理，以连接剩余的浅沟槽隔离，形成位于同一半导体衬底上的第一锗纳米线和第二锗纳米线。
3.如权利要求1所述的互补CMOS管的制造方法，其特征在于，在所述第一沟槽内形成第一金属栅极包括：
在所述半导体势垒层周围形成第一栅极介电层；
在所述第一栅极介电层上形成第一高K氧化物；
在所述第一沟槽内形成第一金属栅极。
4.如权利要求1所述的互补CMOS管的制造方法，其特征在于，在所述第二沟槽内形形成第二金属栅极包括：
在所述重掺杂P型锗外延周围形成第二栅极介电层；
在所述第二栅极介电层表面形成第二高K氧化物；
在所述第二沟槽内形成第二金属栅极。
5.如权利要求1所述的互补CMOS管的制造方法，其特征在于，在所述第一金属栅极两侧分别形成第一源极和第一漏极包括：
在所述第一金属栅极两侧进行刻蚀以暴露出部分重掺杂铟镓砷外延；
在所述第一金属栅极两侧形成第一侧墙；
在暴露出的所述部分重掺杂铟镓砷外延表面形成第一源极和第一漏极。
6.如权利要求1所述的互补CMOS管的制造方法，其特征在于，在所述第二金属栅极两侧分别形成第二源极和第二漏极包括：
在所述第二金属栅极两侧进行刻蚀以暴露出部分重掺杂P型锗外延；
在所述第二金属栅极两侧形成第二侧墙；
在暴露出的所述部分重掺杂P型锗外延表面形成第二源极和第二漏极。
7.如权利要求1所述的互补CMOS管的制造方法，通过MBE、ALD或MOCVD在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延。
8.如权利要求7所述的互补CMOS管的制造方法，其特征在于，所述重掺杂铟镓砷外延的厚度为10nm～200nm，所述轻掺杂N沟道铟镓砷层的厚度为10nm～100nm。
9.如权利要求1所述的互补CMOS管的制造方法，其特征在于，通过光刻和ICP干法刻蚀在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽。
10.如权利要求9所述的互补CMOS管的制造方法，其特征在于，通过MOCVD、MBE或ALD在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层。
11.如权利要求10所述的互补CMOS管的制造方法，其特征在于，所述半导体势垒层的材料是磷化铟。
12.如权利要求11所述的互补CMOS管的制造方法，其特征在于，所述半导体势垒层的厚度为50nm～100nm。
13.如权利要求3所述的互补CMOS管的制造方法，其特征在于，通过MOCVD、ALD或PECVD在所述第一栅极介电层上形成所述第一高K氧化物。
14.如权利要求13所述的互补CMOS管的制造方法，其特征在于，所述第一高K氧化物材料为氧化铝或TiSiOx。
15.如权利要求14所述的互补CMOS管的制造方法，其特征在于，所述第一高K氧化物的厚度为1nm～5nm。
16.如权利要求3所述的互补CMOS管的制造方法，其特征在于，通过PVD、MOCVD、ALD或MBE在所述第一沟槽内形成所述第一金属栅极。
17.如权利要求16所述的互补CMOS管的制造方法，其特征在于，所述第一金属栅极的材料为氮化钛、镍金或铬金。
18.如权利要求5所述的互补CMOS管的制造方法，其特征在于，通过ICP干法刻蚀在所述第一金属栅极两侧进行刻蚀以暴露出部分重掺杂铟镓砷外延。
19.如权利要求1所述的互补CMOS管的制造方法，通过MBE、ALD或MOCVD在第二锗纳米线上形成所述重掺杂P型锗外延。
20.如权利要求19所述的互补CMOS管的制造方法，其特征在于，所述重掺杂P型锗外延的厚度为10nm～200nm。
21.如权利要求1所述的互补CMOS管的制造方法，其特征在于，通过光刻和ICP干法刻蚀在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽。
22.如权利要求4所述的互补CMOS管的制造方法，其特征在于，通过MOCVD、ALD或PECVD在所述第二栅极介电层上形成所述第二高K氧化物。
23.如权利要求22所述的互补CMOS管的制造方法，其特征在于，所述第二高K氧化物材料为氧化铝或TiSiOx。
24.如权利要求23所述的互补CMOS管的制造方法，其特征在于，所述第二高K氧化物的厚度为1nm～5nm。
25.如权利要求4所述的互补CMOS管的制造方法，其特征在于，通过PVD、MOCVD、ALD或MBE在所述第二沟槽内形成所述第二金属栅极。
26.如权利要求25所述的互补CMOS管的制造方法，其特征在于，所述第二金属栅极的材料为氮化钛、镍金或铬金。
27.如权利要求6所述的互补CMOS管的制造方法，其特征在于，通过ICP干法刻蚀在所述第二金属栅极两侧进行刻蚀以暴露出部分重掺杂P型锗外延。
CN201610916657.1A 2016-10-20 2016-10-20 互补cmos管的制造方法 Active CN107968072B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610916657.1A CN107968072B (zh) 2016-10-20 2016-10-20 互补cmos管的制造方法
TW106107272A TWI628747B (zh) 2016-10-20 2017-03-06 互補式金屬氧化物半導體元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610916657.1A CN107968072B (zh) 2016-10-20 2016-10-20 互补cmos管的制造方法

Publications (2)

Publication Number Publication Date
CN107968072A true CN107968072A (zh) 2018-04-27
CN107968072B CN107968072B (zh) 2020-05-01

Family

ID=61996409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610916657.1A Active CN107968072B (zh) 2016-10-20 2016-10-20 互补cmos管的制造方法

Country Status (2)

Country Link
CN (1) CN107968072B (zh)
TW (1) TWI628747B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244073A (zh) * 2018-09-03 2019-01-18 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
CN112909090A (zh) * 2019-12-04 2021-06-04 吴俊鹏 环绕式栅极组件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318372A1 (en) * 2006-12-27 2008-12-25 Hsien-Chin Chiu Manufacturing method of high-linearity and high-power cmos structure
CN102208756A (zh) * 2011-04-21 2011-10-05 中国科学院半导体研究所 在磷化铟衬底上生长砷化铟/铟镓砷量子阱材料的方法
CN105244277A (zh) * 2014-06-26 2016-01-13 中芯国际集成电路制造(上海)有限公司 无结场效应晶体管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263520B2 (en) * 2013-10-10 2016-02-16 Globalfoundries Inc. Facilitating fabricating gate-all-around nanowire field-effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318372A1 (en) * 2006-12-27 2008-12-25 Hsien-Chin Chiu Manufacturing method of high-linearity and high-power cmos structure
CN102208756A (zh) * 2011-04-21 2011-10-05 中国科学院半导体研究所 在磷化铟衬底上生长砷化铟/铟镓砷量子阱材料的方法
CN105244277A (zh) * 2014-06-26 2016-01-13 中芯国际集成电路制造(上海)有限公司 无结场效应晶体管及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244073A (zh) * 2018-09-03 2019-01-18 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
CN112909090A (zh) * 2019-12-04 2021-06-04 吴俊鹏 环绕式栅极组件及其制造方法

Also Published As

Publication number Publication date
TWI628747B (zh) 2018-07-01
CN107968072B (zh) 2020-05-01
TW201816944A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
US9397226B2 (en) Vertical field effect transistors with controlled overlap between gate electrode and source/drain contacts
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
KR101919425B1 (ko) 그래핀 채널을 포함한 터널링 전계효과 트랜지스터
Fatahilah et al. 3D GaN nanoarchitecture for field-effect transistors
JP5848680B2 (ja) 半導体装置および半導体装置の製造方法
US20160148993A1 (en) Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels
CN104241350A (zh) 用于常关化合物半导体晶体管的栅极堆叠
TWI604604B (zh) 互補金氧半場效電晶體及其製備方法
CN106024879A (zh) 半导体器件和制造半导体器件的方法
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN106601804A (zh) 场效应晶体管及其制备方法
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN104201195B (zh) 一种无结场效应晶体管及其制备方法
Zhang et al. Investigation of normally-off GaN-based p-channel and n-channel heterojunction field-effect transistors for monolithic integration
CN107968072A (zh) 互补cmos管的制造方法
CN105118858B (zh) 纵向隧穿场效应晶体管
CN104253044B (zh) 晶体管及其形成方法
US10714477B2 (en) SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof
CN107968123A (zh) 一种增强型场效应晶体管
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
JP2013239735A (ja) 電界効果トランジスタ
TWI647823B (zh) 一種互補電晶體元件結構及其製作方法
CN106298947A (zh) 一种双栅InGaAs PMOS场效应晶体管
CN107104143A (zh) 半导体装置及其制造方法
Jönsson et al. Balanced drive currents in 10–20 nm diameter nanowire All-III-V CMOS on Si

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant