CN107968123A - 一种增强型场效应晶体管 - Google Patents

一种增强型场效应晶体管 Download PDF

Info

Publication number
CN107968123A
CN107968123A CN201711223203.7A CN201711223203A CN107968123A CN 107968123 A CN107968123 A CN 107968123A CN 201711223203 A CN201711223203 A CN 201711223203A CN 107968123 A CN107968123 A CN 107968123A
Authority
CN
China
Prior art keywords
carrier
channel layer
free area
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711223203.7A
Other languages
English (en)
Other versions
CN107968123B (zh
Inventor
吕元杰
王元刚
宋旭波
谭鑫
周幸叶
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201711223203.7A priority Critical patent/CN107968123B/zh
Priority to EP17933333.1A priority patent/EP3690953A4/en
Priority to US16/759,518 priority patent/US11127849B2/en
Priority to PCT/CN2017/118837 priority patent/WO2019104807A1/zh
Publication of CN107968123A publication Critical patent/CN107968123A/zh
Application granted granted Critical
Publication of CN107968123B publication Critical patent/CN107968123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明适用于半导体技术领域，提供了一种增强型场效应晶体管。该增强型场效应晶体管包括：衬底；沟道层，形成于所述衬底的上表面；源电极和漏电极，分别形成于所述沟道层的两侧；栅电极，形成于所述沟道层的上表面；所述沟道层中栅电极对应区域的之外的区域设有无载流子区；所述无载流子区不存在载流子，所述沟道层的其余部分存在载流子。本发明提供的增强型FET，无载流子区不是设置在于栅电极下，而是设置在沟道层中栅电极对应区域的之外的区域，在形成无载流子区时，不会对栅电极的下表面造成损伤，并且，可以通过调控无载流子区的宽度和数量调控器件的阈值电压，器件开关速度快。

Description

一种增强型场效应晶体管
技术领域
本发明属于半导体技术领域，尤其涉及一种增强型场效应晶体管。
背景技术
场效应晶体管(FET)属于电压控制型半导体器件，具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点。按照导电方式划分，FET分为增强型FET和耗尽型FET。
目前，基于半导体的增强型FET通常采用等平面沟道层，通过栅极下刻蚀槽、离子注入或设置帽层等方法实现增强型，但是这种增强型FET对栅极界面处的损伤较大。
发明内容
有鉴于此，本发明实施例提供了一种增强型场效应晶体管，以解决现有技术中增强型FET对栅极界面处的损伤较大的问题。
本发明实施例的增强型场效应晶体管，包括：
衬底；
沟道层，形成于所述衬底的上表面；
源电极和漏电极，分别形成于所述沟道层的上表面，且位于所述沟道层的相对两侧；
栅电极，形成于所述沟道层的上表面，且位于所述源电极和所述漏电极之间；
所述沟道层中栅电极对应区域的之外的区域设有无载流子区；所述无载流子区不存在载流子，所述沟道层的其余部分存在载流子。
可选的，所述无载流子区通过在所述无载流子区所在的沟道层中注入与所述沟道层的掺杂类型相反的掺杂离子，所述掺杂离子中和所述无载流子区所在的沟道层中的载流子形成。
可选的，所述无载流子区通过在所述沟道层中刻蚀凹槽形成。
可选的，所述无载流子区通过在所述无载流子区所在的沟道层的上表面设置与所述沟道层的掺杂类型相反的帽层，所述帽层的掺杂浓度大于所述沟道层的掺杂浓度，所述帽层中的载流子中和所述无载流子区所在的沟道层中的载流子形成。
可选的，所述无载流子区的数量为1以上。
可选的，所述栅电极的数量为1个以上。
可选的，所述栅电极与所述沟道层之间设有介质层。
可选的，所述沟道层上表面的所述源电极、所述栅电极和所述漏电极以外的区域设有钝化层。
可选的，所述无载流子区的宽度为1纳米至10微米。
可选的，所述衬底与所述沟道层之间设有本征层。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例提供的增强型场效应晶体管，无载流子区不是设置在栅电极下，而是设置在沟道层中栅电极对应区域的之外的区域，在形成无载流子区时，不会对栅电极的下表面造成损伤。沟道层中的无载流子区的其余部分一直存在载流子，当栅压小于器件的阈值电压时，无载流子区不存在载流子，沟道层不导电，随着栅压正向增加，无载流子区的导带降低，当栅压大于阈值电压时，导带降低至费米能级之下，无载流子区形成载流子，沟道层导通，器件开启。本发明实施例提供的增强型FET，可以通过调控无载流子区的宽度和数量调控器件的阈值电压，并且器件的开启和关断只需控制无载流子区少量载流子的有无，开关速度快。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的增强型场效应晶体管的结构示意图；
图2是本发明实施例提供的增强型场效应晶体管的结构示意图；
图3是本发明实施例提供的增强型场效应晶体管的结构示意图；
图4是本发明实施例提供的增强型场效应晶体管的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
请参考图1，增强型场效应晶体管包括：衬底101；沟道层102，形成于所述衬底101的上表面。源电极103和漏电极104，分别形成于所述沟道层102的上表面，且位于所述沟道层102的相对两侧；栅电极105，形成于所述沟道层102的上表面，且位于所述源电极103和所述漏电极104之间。所述沟道层102中栅电极105对应区域的之外的区域设有无载流子区106，所述无载流子区106不存在载流子，沟道层102的其余部分存在载流子
本发明实施例提供的增强型FET，无载流子区106不是设置在于栅电极105下，而是设置在沟道层102中栅电极105对应区域的之外的区域，在形成无载流子区106时，不会对栅电极105的下表面造成损伤。无载流子区106中不存在载流子，沟道层102中的其余部分存在载流子。当栅压小于器件的阈值电压时，沟道层102不导电，随着栅压正向增加，无载流子区106的导带降低，当栅压大于阈值电压时，导带降低至费米能级之下，无载流子区106形成载流子，沟道层102导通，器件开启。本发明实施例提供的增强型FET，可以通过调控无载流子区106的宽度和数量调控器件的阈值电压，并且器件的开启和关断只需控制无载流子区106中少量载流子的有无，开关速度快。
可选的，所述无载流子区106通过在所述无载流子区106所在的沟道层102中注入与所述沟道层102的掺杂类型相反的掺杂离子，所述掺杂离子中和所述无载流子区106所在的沟道层102中的载流子形成。
在本发明实施例中，通过离子注入法在无载流子区106所在的沟道层102中注入与沟道层102中的掺杂类型相反的掺杂离子，例如，沟道层102的掺杂类型为n型，则在无载流子区106所在的沟道层102中注入p型掺杂离子，使注入的掺杂离子中和无载流子区106所在的沟道层102中的载流子，从而使无载流子区106不存在载流子，而沟道层102的其余部分存在载流子。
如图2所示，可选的，所述无载流子区106通过在所述沟道层102中刻蚀凹槽形成。
在本发明实施例中，通过光刻和刻蚀工艺在沟道层102中刻蚀凹槽形成无载流子区106。
可选的，衬底101与沟道层102之间设有一层本征层107。当在栅压大于阈值电压使，无载流子区106所在区域对应的的本征层107中形成载流子，从而使沟道层102导通。
如图3所示，可选的，所述无载流子区106通过在所述无载流子区106所在的沟道层102的上表面设置与所述沟道层102的掺杂类型相反的帽层108，所述帽层108的掺杂浓度大于所述沟道层102的掺杂浓度，所述帽层108中的载流子中和所述无载流子区106所在的沟道层102中的载流子形成。
在本发明实施例中，无载流子区106所在的沟道层102的上表面设置与沟道层102掺杂类型相反的帽层108，例如，沟道层102的掺杂类型为n型，则帽层108的掺杂类型为p型，并且帽层108的掺杂浓度大于沟道层102的掺杂浓度，从而使帽层108中的空穴能够完全中和无载流子区106所在的沟道层102中的电子，使无载流子区106不存在载流子，沟道层102的其余部分存在载流子。
可选的，所述无载流子区的数量为1以上。
在本发明实施例中，无载流子区的数量可以为1个也可以为多个，当无载流子区为1个时，可以使用上述任意一种方法形成无载流子区106，当无载流子区106为多个时，可以使用上述任意一种方法或者多种方法的组合形成无载流子区106。例如，如图4所示，沟道层中设有2个无载流子区106，一个无载流子区106通过在沟道层102刻蚀凹槽形成，另一个无载流子区106通过在无载流子区106所在的沟道层102的上表面设置与沟道层102掺杂类型相反的帽层108形成。
可选的所述栅电极105与所述沟道层102之间设有介质层109。介质层109包括但不限于氧化物层、氮化物层或者氧化物和氮化物的复合层。
可选的，所述沟道层102的上表面设有钝化层110。通过钝化层110保护沟道层102。
可选的，所述栅电极105为1个以上。
在本发明实施例中，栅电极105可以为一个也可以为多个，栅电极105可以采用多种形貌，包括但不限于直栅、T型栅、Y型栅、TT型栅、V型栅和U型栅。
可选的，所述无载流子区106的宽度为1纳米至10微米。优选的，无载流子区106的宽度为50纳米至800微米。通过调节无载流子区106的宽度和数量可以调控器件的阈值电压。
可选的，沟道层102的材料包括但不限于GaN、SiC、GaAs、Si、ZnO、石墨烯、金刚石或Ga2O3，衬底101的材料包括但不限于SiC、Si、金刚石、蓝宝石、GaN，衬底101还可以为多层复合衬底。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种增强型场效应晶体管，其特征在于，包括：
衬底；
沟道层，形成于所述衬底的上表面；
源电极和漏电极，分别形成于所述沟道层的上表面，且位于所述沟道层的相对两侧；
栅电极，形成于所述沟道层的上表面，且位于所述源电极和所述漏电极之间；
所述沟道层中栅电极对应区域的之外的区域设有无载流子区；所述无载流子区不存在载流子，所述沟道层的其余部分存在载流子。
2.如权利要求1所述的增强型场效应晶体管，其特征在于，所述无载流子区通过在所述无载流子区所在的沟道层中注入与所述沟道层的掺杂类型相反的掺杂离子，所述掺杂离子中和所述无载流子区所在的沟道层中的载流子形成。
3.如权利要求1所述的增强型场效应晶体管，其特征在于，所述无载流子区通过在所述沟道层中刻蚀凹槽形成。
4.如权利要求1所述的增强型场效应晶体管，其特征在于，所述无载流子区通过在所述无载流子区所在的沟道层的上表面设置与所述沟道层的掺杂类型相反的帽层，所述帽层的掺杂浓度大于所述沟道层的掺杂浓度，所述帽层中的载流子中和所述无载流子区所在的沟道层中的载流子形成。
5.如权利要求1所述的增强型场效应晶体管，其特征在于，所述无载流子区的数量为1以上。
6.如权利要求1所述的增强型场效应晶体管，其特征在于，所述栅电极的数量为1个以上。
7.如权利要求1所述的增强型场效应晶体管，其特征在于，所述栅电极与所述沟道层之间设有介质层。
8.如权利要求1所述的增强型场效应晶体管，其特征在于，所述沟道层上表面的所述源电极、所述栅电极和所述漏电极以外的区域设有钝化层。
9.如权利要求1所述的增强型场效应晶体管，其特征在于，所述无载流子区的宽度为1纳米至10微米。
10.如权利要求1至9任一项所述的增强型场效应晶体管，其特征在于，所述衬底与所述沟道层之间设有本征层。
CN201711223203.7A 2017-11-29 2017-11-29 一种增强型场效应晶体管 Active CN107968123B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711223203.7A CN107968123B (zh) 2017-11-29 2017-11-29 一种增强型场效应晶体管
EP17933333.1A EP3690953A4 (en) 2017-11-29 2017-12-27 ENRICHMENT MODE FIELD-EFFECT TRANSISTOR
US16/759,518 US11127849B2 (en) 2017-11-29 2017-12-27 Enhancement-mode field effect transistor
PCT/CN2017/118837 WO2019104807A1 (zh) 2017-11-29 2017-12-27 一种增强型场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711223203.7A CN107968123B (zh) 2017-11-29 2017-11-29 一种增强型场效应晶体管

Publications (2)

Publication Number Publication Date
CN107968123A true CN107968123A (zh) 2018-04-27
CN107968123B CN107968123B (zh) 2019-04-16

Family

ID=61998172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711223203.7A Active CN107968123B (zh) 2017-11-29 2017-11-29 一种增强型场效应晶体管

Country Status (4)

Country Link
US (1) US11127849B2 (zh)
EP (1) EP3690953A4 (zh)
CN (1) CN107968123B (zh)
WO (1) WO2019104807A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600536A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管
CN110676316A (zh) * 2019-09-20 2020-01-10 中国电子科技集团公司第十三研究所 增强型场效应晶体管
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299870A (ja) * 1991-03-28 1992-10-23 Nec Corp 電界効果トランジスタ
JP2000269520A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 高耐圧型半導体装置
CN102593159A (zh) * 2012-03-20 2012-07-18 四川大学 一种增强型石墨烯场效应晶体管
US20140017856A1 (en) * 2012-07-13 2014-01-16 Stmicroelectronics Sa On-SOI integrated circuit comprising a subjacent protection transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236167A (en) * 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
JP4104701B2 (ja) * 1997-06-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置
US6225674B1 (en) * 1999-04-02 2001-05-01 Motorola, Inc. Semiconductor structure and method of manufacture
US6784488B2 (en) * 2001-11-16 2004-08-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and the manufacture thereof
JP4256328B2 (ja) * 2003-12-05 2009-04-22 株式会社東芝 電界効果トランジスタ、半導体装置及びフォトリレー
US9184275B2 (en) * 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9716172B2 (en) * 2014-04-21 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having multiple active area layers and its formation thereof
US9761672B1 (en) * 2016-03-01 2017-09-12 Infineon Technologies Americas Corp. Semiconductor component including aluminum silicon nitride layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299870A (ja) * 1991-03-28 1992-10-23 Nec Corp 電界効果トランジスタ
JP2000269520A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 高耐圧型半導体装置
CN102593159A (zh) * 2012-03-20 2012-07-18 四川大学 一种增强型石墨烯场效应晶体管
US20140017856A1 (en) * 2012-07-13 2014-01-16 Stmicroelectronics Sa On-SOI integrated circuit comprising a subjacent protection transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600536A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管
CN110676316A (zh) * 2019-09-20 2020-01-10 中国电子科技集团公司第十三研究所 增强型场效应晶体管
CN110676316B (zh) * 2019-09-20 2023-04-11 中国电子科技集团公司第十三研究所 增强型场效应晶体管
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法

Also Published As

Publication number Publication date
EP3690953A1 (en) 2020-08-05
EP3690953A4 (en) 2021-06-09
WO2019104807A1 (zh) 2019-06-06
CN107968123B (zh) 2019-04-16
US20200312992A1 (en) 2020-10-01
US11127849B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN104465742B (zh) 半导体装置
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
US20070090451A1 (en) Lateral dmos transistors including retrograde regions therein and methods of fabricating the same
US20140139282A1 (en) Embedded JFETs for High Voltage Applications
CN107093628A (zh) 一种极化掺杂增强型hemt器件
TWI785236B (zh) 具有改良終端結構之氮化鎵電晶體
US8742400B2 (en) Graphene switching device including tunable barrier
CN107968123B (zh) 一种增强型场效应晶体管
CN110828564B (zh) 具有半导体性栅极的场效应晶体管
US8698246B2 (en) High-voltage oxide transistor and method of manufacturing the same
KR20100067566A (ko) 반도체 소자 및 이의 제조 방법
CN106298911A (zh) 一种双结型栅氮化镓异质结场效应管
CN107093623A (zh) 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管
US7829898B2 (en) Power semiconductor device having raised channel and manufacturing method thereof
TWI657508B (zh) 半導體裝置
US20150060772A1 (en) Semiconductor device
CN108493245B (zh) 一种常闭型氮化镓hemt器件
KR101756580B1 (ko) 반도체 장치
CN106373991B (zh) 一种氮面增强型氮化镓基异质结场效应管
CN110676316B (zh) 增强型场效应晶体管
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN107968072A (zh) 互补cmos管的制造方法
TWI556430B (zh) 非對稱閘極的穿隧式電晶體
CN105355660A (zh) 一种隧穿场效应晶体管及其制造方法
CN107359193B (zh) 一种ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant