TWI657508B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI657508B
TWI657508B TW105112017A TW105112017A TWI657508B TW I657508 B TWI657508 B TW I657508B TW 105112017 A TW105112017 A TW 105112017A TW 105112017 A TW105112017 A TW 105112017A TW I657508 B TWI657508 B TW I657508B
Authority
TW
Taiwan
Prior art keywords
electrode
gate electrode
gate
voltage
drain
Prior art date
Application number
TW105112017A
Other languages
English (en)
Other versions
TW201643968A (zh
Inventor
佐藤拓
瓜生和也
庄司一之
Original Assignee
日商愛德萬測試股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛德萬測試股份有限公司 filed Critical 日商愛德萬測試股份有限公司
Publication of TW201643968A publication Critical patent/TW201643968A/zh
Application granted granted Critical
Publication of TWI657508B publication Critical patent/TWI657508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本發明的半導體裝置包含：半導體層；源極電極，設於前述半導體層；汲極電極，設於前述半導體層，並與前述源極電極分離配置；第1閘極電極，設於前述源極電極與前述汲極電極之間；及第2閘極電極，設於前述源極電極與前述汲極電極之間，且至少一部分比前述第1閘極電極更靠近前述汲極電極。前述半導體層具有：第1對向部分，是面對前述第1閘極電極的部分；及第2對向部分，是面對前述第2閘極電極的部分。當前述源極電極與前述第1閘極電極間的電位差，也就是第1閘極電壓為0V以下時，前述第1對向部分不導通。當前述第1對向部分及前述第2對向部分之間的部分與前述第2閘極電極間的電位差，也就是第2閘極電壓為0V以下時，前述第2對向部分不導通。前述第1對向部分剛開始導通時的前述第1閘極電壓比前述第2對向部分剛開始導通時的前述第2閘極電壓大。

Description

半導體裝置 發明區域
本發明有關於一種常閉型(normally-off)的場效電晶體。
發明背景
過去，已知有常閉型及常開型(normally-on)的場效電晶體。
常閉型的場效電晶體中，在電壓閾值為0V或為正，且閘極電壓為0V時，無汲極電流流動(關閉狀態)。如此的常閉型的場效電晶體，在電源投入前或電源喪失時可保護外部電路，故適於使用。
另一方面，常開型的場效電晶體中，在電壓閾值為負，且閘極電壓為0V時，有汲極電流流動(導通狀態)。常開型的場效電晶體與常閉型的場效電晶體相比，具有高耐壓及低導通電阻等良好的特性。
對此，已知有組合常閉型的E(增強(enhancement))型場效電晶體、及常開型的D(耗盡(depletion))型場效電晶體而成的場效電晶體(參照專利文獻1、2、3及4)。如此組合 的場效電晶體，其全體雖為常閉型，但實現了高耐壓及低導通電阻。
例如，參照專利文獻1的圖3A及第3欄5~10行，已知有組合Vth,2<0V(電壓閾值為負且是常開型)及|Vth,2|<Vbk,1(電壓閾值Vbk,1為正且是常閉型)而成的場效電晶體。
例如，參照專利文獻2的圖1及段落[0020]、[0022]，第2凹槽部4為常開型，而另一方面第1凹槽部8為常閉型。
關於第2凹槽部4，可參照專利文獻2的段落[0022]中「第2凹槽部的深度是調整為在閘極部5浮遊的狀態下可形成二維電子氣體層。」及「即使在對閘極部5施加斷態電壓(off state voltage)時，若未對汲極電極18施加高電壓，仍形成二維電子氣體層。」。在第2凹槽部的附近，閘極部5受施加斷態電壓或浮遊的狀態下，會形成二維電子氣體層(也就是有電流流動)，因此是常開型。
關於第1凹槽部8，參照專利文獻2的段落[0020]中「對應第1凹槽部8的範圍C1中，半導體層16不具有異質接面。因此，範圍C1中，不會於半導體層16上形成由於能隙(bandgap)的差異所產生的二維電子氣體層。…在不對閘極部5施加通態電壓時，閘極部5的電壓成為接地電壓，第1通道部C1不形成蓄積層，而電子不可在第1通道部C1移動。」。在第1凹槽部8的附近(範圍C1)中，在不對閘極部5施加通態電壓2的狀態下，電子不可移動(也就是無電流流 動)，因此是常閉型。
例如，參照專利文獻3的圖1及段落[0065]，「如此，藉由令第1閘極電極10與第2閘極電極20以常開型來運作，使其構造變得單純而容易製作。…不過，實施形態不限於此，也可以令第2閘極電極20以常閉型來運作。」之敘述，揭露了令第1閘極電極10以常開型來運作，並令第2閘極電極20以常閉型來運作。
另外，專利文獻4中揭露了常閉型與常開型之組合(例如參照摘要)。
另外如上所述，在組合常閉型與常開型而成的場效電晶體中，對常閉型的場效電晶體施加的汲極-源極間的電壓，大約是常閉型的電壓閾值(0V或正值)與常開型的電壓閾值(負值)之差。
先行技術文獻
專利文獻
專利文獻1：美國專利第8587031號說明書
專利文獻2：日本專利公開第2012-156164號公報
專利文獻3：日本專利公開第2012-195506號公報
專利文獻4：美國專利第4663547號說明書
發明概要
然而，如以上習知技術組合常閉型與常開型而成的場效電晶體中，對常閉型的場效電晶體施加的汲極-源極間的電壓有過大的傾向。
對此，本發明是以即使包含常閉型的場效電晶體，仍可縮小對其施加的汲極-源極間的電壓作為課題。
本發明的半導體裝置構成為具有：半導體層；源極電極，設於前述半導體層；汲極電極，設於前述半導體層，並與前述源極電極分離配置；第1閘極電極，設於前述源極電極與前述汲極電極之間；及第2閘極電極，設於前述源極電極與前述汲極電極之間，且至少一部分比前述第1閘極電極更靠近前述汲極電極，前述半導體層具有：第1對向部分，是面對前述第1閘極電極的部分；及第2對向部分，是面對前述第2閘極電極的部分，當前述源極電極與前述第1閘極電極間的電位差，也就是第1閘極電壓為0V以下時，前述第1對向部分不導通，當前述第1對向部分及前述第2對向部分之間的部分與前述第2閘極電極間的電位差，也就是第2閘極電壓為0V以下時，前述第2對向部分不導通，且前述第1對向部分剛開始導通時的前述第1閘極電壓，比前述第2對向部分剛開始導通時的前述第2閘極電壓更大。
依據如上述構成的半導體裝置，源極電極設於半導體層。汲極電極設於前述半導體層，並與前述源極電極分離配置。第1閘極電極設於前述源極電極與前述汲極電極之間。第2閘極電極設於前述源極電極與前述汲極電極之間，且至少一部分比前述第1閘極電極更靠近前述汲極電極。前述半導體層具有第1對向部分，是面對前述第1閘極電極的部分；及第2對向部分，是面對前述第2閘極電極的部分。當前述源極電極與前述第1閘極電極間的電位差，也 就是第1閘極電壓為0V以下時，前述第1對向部分不導通。當前述第1對向部分及前述第2對向部分之間的部分與前述第2閘極電極間的電位差，也就是第2閘極電壓為0V以下時，前述第2對向部分不導通。前述第1對向部分剛開始導通時的前述第1閘極電壓，比前述第2對向部分剛開始導通時的前述第2閘極電壓更大。
又，本發明的半導體裝置，可以是前述第1對向部分與前述第1閘極電極之間，及前述第2對向部分與前述第2閘極電極之間，其中的一者或兩者，摻雜(doping)有氟離子。
又，本發明的半導體裝置，可以是前述第1閘極電極及前述第2閘極電極中之一者或兩者為P型閘極。
又，本發明的半導體裝置，可以是前述半導體層具有凹部，前述第1閘極電極及前述第2閘極電極中之一者或兩者形成於前述凹部。
又，本發明的半導體裝置，可以是前述第1閘極電極的閘極長度比前述第2閘極電極的閘極長度短。
又，本發明的半導體裝置，可以是前述第1對向部分比前述第2對向部分深。
又，本發明的半導體裝置，可以是前述半導體層具有電子走行層及配置於該電子走行層上的電子供給層，形成有前述第1閘極電極的前述凹部貫通前述電子供給層，形成有前述第2閘極電極的前述凹部不貫通前述電子供給層而形成在前述電子供給層。
又，本發明的半導體裝置，可以是前述第1對向部分配置在前述第2對向部分的內側。
又，本發明的半導體裝置，可以是前述第1閘極電極與前述第2閘極電極為一體。
1‧‧‧場效電晶體(半導體裝置)
2DEG‧‧‧二維電子氣體
12‧‧‧基板
14‧‧‧半導體層(電子走行層)
14a‧‧‧第1對向部分
14b‧‧‧第2對向部分
16‧‧‧半導體層(電子供給層)
16a、16b‧‧‧氟離子摻雜部
17‧‧‧絕緣膜
22‧‧‧源極電極
24‧‧‧汲極電極
32‧‧‧第1閘極電極
32a‧‧‧第1電極部
32b‧‧‧P型半導體
34‧‧‧第2閘極電極
34a‧‧‧第2電極部
34b‧‧‧P型半導體
160a、160b、160c‧‧‧凹部
162‧‧‧源極電極用凹槽
164‧‧‧汲極電極用凹槽
L‧‧‧長度
LG1、LG2‧‧‧閘極長度
VGS‧‧‧第1閘極電壓
VGX‧‧‧第2閘極電壓
Vth1‧‧‧第1閘極電壓(電壓閾值)
Vth2、Vth2′‧‧‧第2閘極電壓(電壓閾值)
VD0、VG0、Vs0、VX0、VX0′‧‧‧電位
IDS‧‧‧電流
圖1是第1實施形態的場效電晶體(半導體裝置)1的截面圖。
圖2是顯示第1實施形態的場效電晶體1的等效電路之圖。
圖3是顯示圖2所示的等效電路的閘極電壓-汲極電流特性之圖。
圖4是顯示比較例之組合常閉型與常開型而成的場效電晶體的閘極電壓-汲極電流特性之圖。
圖5是第2實施形態的場效電晶體(半導體裝置)1的截面圖。
圖6是第3實施形態的場效電晶體(半導體裝置)1的截面圖。
圖7是第3實施形態的變化例的場效電晶體(半導體裝置)1的截面圖。
圖8是形成有電子走行層14與電子供給層16的磊晶基板的截面圖(圖8(a))，及圖8(a)的磊晶基板上形成源極電極用凹槽162及汲極電極用凹槽164後之製造途中的製品的截面圖(圖8(b))。
圖9是圖8(b)所示之製造途中的製品上摻雜氟離子後之 製造途中的製品的截面圖。
圖10是圖9所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖(圖10(a))，及圖10(a)之製造途中的製品上形成第1閘極電極32與第2閘極電極34後之場效電晶體1(完成品)的截面圖(圖10(b))。
圖11是圖8(b)所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖。
圖12是圖11所示之製造途中的製品上形成P型半導體32b、34b後之製造途中的製品的截面圖(圖12(a))，及圖12(a)的製造途中的製品上形成第1電極部32a及第2電極部34a後之場效電晶體1(完成品)的截面圖(圖12(b))。
圖13是圖8(b)所示之製造途中的製品上形成凹部160a、160b後之製造途中的製品的截面圖(圖13(a))，圖13(a)所示之製造途中的製品上形成絕緣膜17後之製造途中的製品的截面圖(圖13(b))，及從圖13(b)所示之製造途中的製品除去源極電極用凹槽162及汲極電極用凹槽164上的絕緣膜17後之製造途中的製品的截面圖(圖13(c))。
圖14是圖13所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖(圖14(a))，及圖14(a)的製造途中的製品上形成第1閘極電極32及第2閘極電極34後之場效電晶體1(完成品)的截面圖(圖14(b))。
圖15是拐點電壓高時之汲極電壓-汲極電流特性(圖15(a))，及拐點電壓低時之汲極電壓-汲極電流特性(圖15(b))。
圖16是第4實施形態的場效電晶體(半導體裝置)1的截面圖。
較佳實施例之詳細說明
以下參照圖式說明本發明的實施形態。
第1實施形態
圖1是第1實施形態的場效電晶體(半導體裝置)1的截面圖。第1實施形態的場效電晶體(半導體裝置)1具有基板12、半導體層14、16、源極電極22、汲極電極24、第1閘極電極32、及第2閘極電極34。
基板12是例如SiC基板。
半導體層14、16具有配置在基板12上的電子走行層14、及配置在電子走行層14上的電子供給層16。電子走行層14的材質是例如GaN。電子供給層16的材質是例如AlGaN。電子走行層14與電子供給層16之邊界中靠近電子走行層14側，產生二維電子氣體(2DEG)。但是，在第1閘極電壓及第2閘極電壓在0V以下時，在後述的第1對向部分14a與第2對向部分14b，不會產生二維電子氣體(2DEG)。
源極電極22及汲極電極24設於電子供給層16。汲極電極24與源極電極22分離配置。例如，源極電極22配置在電子供給層16的左端，汲極電極24配置在電子供給層16的右端。
第1閘極電極32及第2閘極電極34配置在電子供給層16上，且設在源極電極22與汲極電極24之間。又，第2 閘極電極34比第1閘極電極32更靠近汲極電極24。
電子走行層14具有第1對向部分14a與第2對向部分14b。第1對向部分14a是電子走行層14中面對第1閘極電極32的部分。第2對向部分14b是電子走行層14中面對第2閘極電極34的部分。
氟離子摻雜部16a在第1對向部分14a與第1閘極電極32之間，摻雜有氟離子。氟離子摻雜部16b在第2對向部分14b與第2閘極電極34之間，摻雜有氟離子。
在此，源極電極22與第1閘極電極32間的電位差，稱為第1閘極電壓VGS(參照圖2)。又，第1對向部分14a及第2對向部分14b之間的部分與第2閘極電極34間的電位差，稱為第2閘極電壓VGX(參照圖2)。
因氟離子摻雜部16a的影響，當第1閘極電壓為負時，第1對向部分14a不導通。因氟離子摻雜部16b的影響，當第2閘極電壓為負時，第2對向部分14b不導通。
且，當第1對向部分14a剛開始導通時的第1閘極電壓(電壓閾值)Vth1，比第2對向部分14b剛開始導通時的第2閘極電壓(電壓閾值)Vth2更大。
接著說明第1實施形態的場效電晶體(半導體裝置)1的運作。
圖2是顯示第1實施形態的場效電晶體1的等效電路的圖。第1實施形態的場效電晶體1是與2個場效電晶體(第1FET及第2FET)以疊接連接者等效。
第1FET是閘極為第1閘極電極32，源極為源極電 極22，汲極為第1對向部分14a與第2對向部分14b間的部分。第2FET是閘極為第2閘極電極34，源極為第1對向部分14a與第2對向部分14b間的部分，汲極為汲極電極24。第1FET的汲極連接於第2FET的源極。第1FET的汲極電流與第2FET的汲極電流同等是IDS。
另外，源極電極22的電位稱Vs0，第1閘極電極32與第2閘極電極34的電位稱VG0、汲極電極24的電位稱VD0，第1對向部分14a與第2對向部分14b間的部分的電位稱VX0。
在此，說明第1實施形態的場效電晶體1為導通狀態時的運作。不過，將場效電晶體1定為在飽和區域下運作者。
於是，關於第2FET的源極與閘極的電位，成立下述的數式(1)。又，關於第1FET的源極與閘極的電位，成立下述的數式(2)。因數式(1)的左邊與數式(2)的左邊都是VG0，因此數式(1)的右邊與數式(2)的右邊也相等，而成立下述的數式(3)。
VG0=VX0+VGX 數式(1)
VG0=VS0+VGS 數式(2)
VX0+VGX=VS0+VGS 數式(3)
在此，各電極的電位的基準(0V)的設定方式是隨意的，但一般是將VS0設定為0V(基準)。因此，在數式(3)中代入VS0=0V，並求VX0之解，可得到下述的數式(4)。
VX0=VGS-VGX 數式(4)
圖3是顯示圖2所示的等效電路的閘極電壓-汲極電流特 性之圖。又，圖3中為簡略說明，將第1FET及第2FET的跨導(transconductance)設定為同一。於是，在第1FET的閘極電壓超過電壓閾值Vth1的區域中的第1FET的閘極電壓-汲極電流特性之傾斜，與在第2FET的閘極電壓超過電壓閾值Vth2的區域中的第2FET的閘極電壓-汲極電流特性之傾斜相等。
又，如圖3之圖示，第1FET及第2FET的汲極電流為IDS時的閘極電壓，分別是第1閘極電壓VGS與第2閘極電壓VGX。因此，VX0如圖3之圖示，為第1FET與第2FET的閘極電壓-汲極電流特性中的對應Y座標(縦軸的座標)IDS的X座標(横軸的座標)之差。
因此，VX0相等於第1FET與第2FET的閘極電壓-汲極電流特性中的對應Y座標(縦軸的座標)0的X座標(横軸的座標)之差Vth1-Vth2，成立以下之數式(5)。
VX0=Vth1-Vth2 數式(5)
圖4是顯示比較例之組合常閉型與常開型而成的場效電晶體的閘極電壓-汲極電流特性之圖。不過，在此比較例中，將第2FET的電壓閾值Vth2′設為Vth2′<0V(常開型)這點與第1實施形態相異。
在此比較例中，組合了Vth1>0V(常閉型)的第1FET，及Vth2′<0V(常開型)的第2FET，是與專利文獻1~4相同之物。於是，若設比較例中的第1對向部分14a與第2對向部分14b之間的部分的電位為VX0′，則與第1實施形態同樣地VX0′成為Vth1-Vth2′。由於Vth2>Vth2′，因此VX0′比VX0 更大(數式(6))。
VX0′>VX0 數式(6)
如上述一般是將Vs0設為0V。於是，在第1實施形態中對第1FET施加的汲極-源極間的電壓是VX0，而比較例中對第1FET施加的汲極-源極間的電壓是VX0′。
依據第1實施形態，即使包含常閉型的場效電晶體(第1FET)，仍可將對其施加的汲極-源極間的電壓VX0(圖2、圖3參照)降低成為比組合常閉型與常開型而成的場效電晶體(比較例：圖4參照)(與專利文獻1~4相同)中對常閉型的場效電晶體施加的汲極-源極間的電壓VX0′更小。
又，對第1實施形態之第1FET施加的汲極-源極間的電壓VX0即使汲極電壓增大，也仍以Vth1-Vth2而呈恆定。在比較例中，對第1FET施加的汲極-源極間的電壓VX0 '也是以Vth1-Vth2 '而呈恆定。然而，因VX0比VX0 '小，因此對於大的汲極電壓，第1實施形態仍然比比較例更可承受。例如，比較例中，Vth1為2V，Vth2 '為-5V時，VX0 '是7V，以對第1FET施加的汲極電壓來說是過高。在第1實施形態中，VX0是未滿2V，可降低對第1FET施加的汲極電壓。
另外，依據第1實施形態，可將拐點(knee)電壓及導通阻抗設為比組合常閉型與常開型而成的場效電晶體(與專利文獻1~4相同)更低。
拐點電壓是場效電晶體到達飽和區域時的汲極-源極間的電壓。因場效電晶體使用於飽和區域，故以吸極-源極間的電壓雖低但仍可到達飽和區域為較佳。因此，拐 點電壓宜為較低。
導通阻抗是場效電晶體在導通狀態時的阻抗。在考慮使用場效電晶體作為開關時，很明顯開關的阻抗是以低者為佳。因此，導通阻抗宜為較低。
圖15是拐點電壓高時之汲極電壓-汲極電流特性(圖15(a))、及拐點電壓低時之汲極電壓-汲極電流特性(圖15(b))。不過，圖15(a)中的閘極電壓與圖15(b)中的閘極電壓相等。
參照圖15，汲極電壓-汲極電流特性在原點附近的切線斜率，是導通阻抗的倒數。而拐點電壓越低，汲極電壓-汲極電流特性在原點附近的切線斜率就越大，故相反地導通阻抗就越低。
在此，當第1實施形態的場效電晶體1到達飽和區域時，參照圖2，當然有汲極電流IDS流動，因此必然是VD0>VX0。在比較例中也同樣地必然是VD0>VX0′。由於VX0′比VX0大(參照數式(6))，因此第1實施形態的場效電晶體1到達飽和區域時之汲極電壓VD0(拐點電壓)，比比較例(組合常閉型與常開型而成的場效電晶體)到達飽和區域時之汲極電壓VD0(拐點電壓)小。於是，場效電晶體1的導通阻抗就比比較例的導通阻抗低。又，為了降低導通阻抗，宜降低第2FET的每一單位閘極長度的阻抗。
又，依據第1實施形態，可將VG0為0V時的場效電晶體1之容量COFF降為比比較例更小。例如在低RON‧COFF積(RON為導通阻抗)所要求的寬頻帶開關等有必要降低 COFF，因此降低COFF是有益的。
由於比較例包含常開型，因此即使VG0為0V，也在第2對向部分14b存在有通道而產生容量成分。而且，在比較例中，由於為使第2FET可承受高汲極電壓而增加閘極長度，因此該容量成分相當大。
但是，在第1實施形態中，由於第1FET及第2FET皆為常閉型，因此在VG0為0V時幾乎不會產生容量成分。因此，可將COFF降為比比較例低。
接著說明第1實施形態的場效電晶體(半導體裝置)1的製造方法。
圖8是形成有電子走行層14與電子供給層16的磊晶基板的截面圖(圖8(a))，及圖8(a)的磊晶基板上形成源極電極用凹槽162及汲極電極用凹槽164後之製造途中的製品的截面圖(圖8(b))。
首先如圖8(a)所示，在基板12上形成電子走行層14與電子供給層16。接著如圖8(b)所示，在磊晶基板的左端形成源極電極用凹槽162，在磊晶基板的右端形成汲極電極用凹槽164。源極電極用凹槽162及汲極電極用凹槽164的形成，是例如藉由對電子供給層16作歐姆凹槽蝕刻(Ohmic recess etching)來進行。
圖9是圖8(b)所示之製造途中的製品上摻雜氟離子後之製造途中的製品的截面圖。又，在此之「製品」是場效電晶體1的略稱。
如圖9所示，藉由在圖8(b)所示的製造途中的製 品之電子供給層16摻雜氟離子，以形成氟離子摻雜部16a及氟離子摻雜部16b。
圖10是圖9所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖(圖10(a))，及圖10(a)之製造途中的製品上形成第1閘極電極32與第2閘極電極34後之場效電晶體1(完成品)的截面圖(圖10(b))。
如圖10(a)所示，在圖9所示之製造途中的製品的源極電極用凹槽162形成源極電極22，在汲極電極用凹槽164形成汲極電極24。最後如圖10(b)所示，將第1閘極電極32形成在氟離子摻雜部16a的正上方，且將第2閘極電極34形成在氟離子摻雜部16b的正上方。又，也可在電子供給層16、第1閘極電極32、及第2閘極電極34上形成表面保護膜(省略圖示)。
第2實施形態
第2實施形態的場效電晶體(半導體裝置)1，在第1閘極電極及第2閘極電極是P型閘極這點上與第1實施形態相異。
圖5是第2實施形態的場效電晶體(半導體裝置)1的截面圖。第2實施形態的場效電晶體(半導體裝置)1具有基板12、半導體層14、16、源極電極22、汲極電極24、第1閘極電極(第1電極部32a及P型半導體32b)、與第2閘極電極(第2電極部34a及P型半導體34b)。以下對與第1實施形態相同的部分賦予同一符號，並省略說明。
基板12、半導體層14、16、源極電極22及汲極電 極24與第1實施形態相同，故省略其說明。
第1電極部32a及P型半導體32b構成第1閘極電極。第1閘極電極為P型閘極。P型半導體32b是例如GaN、AlGaN或InGaN。P型半導體32b形成於電子供給層16上，第1電極部32a形成於P型半導體32b上。
第2電極部34a及P型半導體34b構成第2閘極電極。第2閘極電極是P型閘極。P型半導體34b是例如GaN、AlGaN、或InGaN。P型半導體34b形成於電子供給層16上，第2電極部34a形成於P型半導體34b上。
第2實施形態的場效電晶體1的運作與第1實施形態相同，故省略說明。又，依據第2實施形態，可發揮與第1實施形態相同的效果。
接著說明第2實施形態的場效電晶體(半導體裝置)1的製造方法。
到在磊晶基板上形成源極電極用凹槽162及汲極電極用凹槽164之步驟為止，都與第1實施形態相同，故省略說明(參照圖8)。
圖11是圖8(b)所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖。
如圖11所示，在圖8(b)所示的製造途中的製品之源極電極用凹槽162形成源極電極22，在汲極電極用凹槽164形成汲極電極24。
圖12是圖11所示之製造途中的製品上形成P型半導體32b、34b後之製造途中的製品的截面圖(圖12(a))，及 圖12(a)的製造途中的製品上形成第1電極部32a及第2電極部34a後之場效電晶體1(完成品)的截面圖(圖12(b))。
如圖12(a)所示，在圖11所示的製造途中的製品之電子供給層16上形成P型半導體32b、34b。最後如圖12(b)所示，在圖12(a)所示的製造途中的製品之P型半導體32b、34b上形成第1電極部32a及第2電極部34a。又，也可在電子供給層16、第1電極部32a、及第2電極部34a上形成表面保護膜(省略圖示)。
第3實施形態
第2實施形態的場效電晶體(半導體裝置)1，在第1閘極電極32及第2閘極電極34是形成在凹部160a、160b這點上與第1實施形態相異。
圖6是第3實施形態的場效電晶體(半導體裝置)1的截面圖。第3實施形態的場效電晶體(半導體裝置)1具有基板12、半導體層14、16、源極電極22、汲極電極24、第1閘極電極32、及第2閘極電極34。以下對與第1實施形態相同的部分賦予同一符號，並省略說明。
基板12、半導體層14、16、源極電極22及汲極電極24與第1實施形態相同，故省略其說明。
半導體層14、16具有凹部160a、160b(一併參照圖13、圖14)。
第1閘極電極32形成在凹部160a。第2閘極電極34形成在凹部160b。又，第1閘極電極32的閘極長度LG1比第2閘極電極34的閘極長度LG2短。
第1對向部分14a位在比第2對向部分14b更深的部位。
又，凹部160a貫通電子供給層16。凹部160a之底位在電子走行層14。又，凹部160b不貫通電子供給層16，而是形成於電子供給層16。
第3實施形態的場效電晶體1的運作與第1實施形態相同，故省略說明。又，依據第3實施形態，可發揮與第1實施形態相同的效果。
接著說明第3實施形態的場效電晶體(半導體裝置)1的製造方法。
到在磊晶基板上形成源極電極用凹槽162及汲極電極用凹槽164之步驟為止，都與第1實施形態相同，故省略說明(參照圖8)。
圖13是圖8(b)所示之製造途中的製品上形成凹部160a、160b後之製造途中的製品的截面圖(圖13(a))，圖13(a)所示之製造途中的製品上形成絕緣膜17後之製造途中的製品的截面圖(圖13(b))，及從圖13(b)所示之製造途中的製品除去源極電極用凹槽162及汲極電極用凹槽164上的絕緣膜17後之製造途中的製品的截面圖(圖13(c))。
如圖13(a)所示，在圖8(b)所示的製造途中的製品的電子走行層14及電子供給層16形成凹部160a，在電子供給層16形成凹部160b。凹部160a、160b的形成，是例如藉由對電子走行層14及電子供給層16作凹槽蝕刻來進行。
接下來，如圖13(b)所示，在圖13(a)所示的製造 途中的製品上形成絕緣膜17。絕緣膜17是例如Al2O3。
接下來，如圖13(c)所示，將形成在圖13(b)所示的製造途中的製品之源極電極用凹槽162及汲極電極用凹槽164上的絕緣膜17除去。
圖14是圖13所示之製造途中的製品上形成源極電極22及汲極電極24後之製造途中的製品的截面圖(圖14(a))，及圖14(a)的製造途中的製品上形成第1閘極電極32及第2閘極電極34後之場效電晶體1(完成品)的截面圖(圖14(b))。
如圖14(a)所示，在圖13(c)所示的製造途中的製品的源極電極用凹槽162形成源極電極22，在汲極電極用凹槽164形成汲極電極24。最後如圖14(b)所示，在凹部160a形成第1閘極電極32，且在凹部160b形成第2閘極電極34。又，也可在電子供給層16、第1閘極電極32及第2閘極電極34上形成表面保護膜(省略圖示)。
又，第3實施形態中，第1閘極電極32及第2閘極電極34是分別獨立，但也可以將第1閘極電極32及第2閘極電極34構成為一體。
圖7是第3實施形態的變化例的場效電晶體(半導體裝置)1的截面圖。在第3實施形態的變化例中，第1閘極電極32及第2閘極電極34是為一體。更具體來說，第1閘極電極32的左側及右側形成有與第1閘極電極32相接的第2閘極電極34。第2閘極電極34的一部分(第1閘極電極32右側的部分)比第1閘極電極32更靠近汲極電極24。
若設第1閘極電極32及第2閘極電極34構成為一體者的長度為L，且設第1閘極電極32的閘極長度為LG1，則第2閘極電極34的閘極長度LG2成為L-LG1。又，LG1<LG2這點與第3實施形態相同。
另外，第1對向部分14a是配置在第2對向部分14b的內側。又，凹部160c設在半導體層14、16。
第4實施形態
在第1~第3實施形態中，已說明第1FET與第2FET之兩者(1)摻雜有氟離子者(第1實施形態)、(2)裝配有P型閘極者(第2實施形態)、(3)形成有凹部者(第3實施形態)。也就是，在第1~第3實施形態中已說明過以同樣手法來裝配第1FET及第2FET者。
不過，在第4實施形態中，第1FET與第2FET是以相異的手法(例如，第1FET形成有凹部(與第3實施形態相同)，而第2FET摻雜有氟離子者(與第1實施形態相同))來裝配這點上，與第1~第3實施形態相異。
圖16是第4實施形態的場效電晶體(半導體裝置)1的截面圖。第3實施形態的場效電晶體(半導體裝置)1具有基板12、半導體層14、16、源極電極22、汲極電極24、第1閘極電極32、及第2閘極電極34。以下對與第1及第3實施形態相同的部分賦予同一符號，並省略說明。
第2閘極電極34及氟離子摻雜部16b與第1實施形態相同，故省略說明(參照圖1)。
第1閘極電極32及凹部160a與第3實施形態相 同，故省略說明(參照圖6)。
依據第4實施形態，可發揮與第1實施形態相同的效果。
又，以上說明過(4)第1FET形成有凹部，而第2FET摻雜有氟離子者，但第1FET與第2FET以相異手法來形成者，尚有其他可考慮。
也就是可考慮：(5)第1FET形成有凹部(與第3實施形態相同)，而第2FET裝配有P型閘極者(與第2實施形態相同)；(6)第1FET摻雜有氟離子(與第1實施形態相同)，而第2FET形成有凹部者(與第3實施形態相同)；(7)第1FET摻雜有氟離子(與第1實施形態相同)，而第2FET裝配有P型閘極者(與第2實施形態相同)；(8)第1FET裝配有P型閘極(與第2實施形態相同)，而第2FET摻雜有氟離子者(與第1實施形態相同)；及(9)第1FET裝配有P型閘極(與第2實施形態相同)，而第2FET形成有凹部者(與第3實施形態相同)。

Claims (9)

  1. 一種半導體裝置，具有：半導體層；源極電極，設於前述半導體層；汲極電極，設於前述半導體層，並與前述源極電極分離配置；第1閘極電極，設於前述源極電極與前述汲極電極之間；及第2閘極電極，設於前述源極電極與前述汲極電極之間，且至少一部分比前述第1閘極電極更靠近前述汲極電極，前述半導體層具有：第1對向部分，是面對前述第1閘極電極的部分；及第2對向部分，是面對前述第2閘極電極的部分，當前述源極電極與前述第1閘極電極間的電位差，也就是第1閘極電壓為0V以下時，前述第1對向部分不導通，當前述第1對向部分及前述第2對向部分之間的部分與前述第2閘極電極間的電位差，也就是第2閘極電壓為0V以下時，前述第2對向部分不導通，且前述第1對向部分剛開始導通時的前述第1閘極電壓，比前述第2對向部分剛開始導通時的前述第2閘極電壓更大。
  2. 如請求項1之半導體裝置，其中前述第1對向部分與前述第1閘極電極之間，及前述第2對向部分與前述第2閘極電極之間，其中的一者或兩者摻雜有氟離子。
  3. 如請求項1之半導體裝置，其中前述第1閘極電極及前述第2閘極電極中之一者或兩者為P型閘極。
  4. 如請求項1之半導體裝置，其中前述半導體層具有凹部，前述第1閘極電極及前述第2閘極電極中之一者或兩者形成於前述凹部。
  5. 如請求項4之半導體裝置，其中前述第1閘極電極的閘極長度比前述第2閘極電極的閘極長度短。
  6. 如請求項5之半導體裝置，其中前述第1對向部分比前述第2對向部分深。
  7. 如請求項6之半導體裝置，其中前述半導體層具有電子走行層及配置於該電子走行層上的電子供給層，形成有前述第1閘極電極的前述凹部貫通前述電子供給層，延伸至前述電子走行層內，形成有前述第2閘極電極的前述凹部不貫通前述電子供給層而形成在前述電子供給層。
  8. 如請求項7之半導體裝置，其中前述第1對向部分配置在前述第2對向部分的內側。
  9. 如請求項7之半導體裝置，其中前述第1閘極電極與前述第2閘極電極為一體。
TW105112017A 2015-06-02 2016-04-18 半導體裝置 TWI657508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015111897A JP6646363B2 (ja) 2015-06-02 2015-06-02 半導体装置
JP2015-111897 2015-06-02

Publications (2)

Publication Number Publication Date
TW201643968A TW201643968A (zh) 2016-12-16
TWI657508B true TWI657508B (zh) 2019-04-21

Family

ID=57442355

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112017A TWI657508B (zh) 2015-06-02 2016-04-18 半導體裝置

Country Status (4)

Country Link
US (1) US10229912B2 (zh)
JP (1) JP6646363B2 (zh)
TW (1) TWI657508B (zh)
WO (1) WO2016194494A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
JP6679036B1 (ja) * 2019-11-29 2020-04-15 株式会社パウデック ダイオード、ダイオードの製造方法および電気機器
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097105A1 (en) * 2006-11-20 2010-04-22 Tatsuo Morita Semiconductor device and method for driving the same
US20120146046A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Semiconductor apparatus and method for manufacturing the semiconductor apparatus
US20120235156A1 (en) * 2011-03-17 2012-09-20 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20130020614A1 (en) * 2010-02-09 2013-01-24 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US20140151747A1 (en) * 2012-11-30 2014-06-05 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663547A (en) 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
JPH1126776A (ja) * 1997-07-02 1999-01-29 Mitsubishi Electric Corp デュアルゲートｆｅｔ及びデュアルゲートｆｅｔを使用した高周波回路
JP2000183363A (ja) * 1998-12-18 2000-06-30 Nec Corp 電界効果トランジスタ回路
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP5548909B2 (ja) * 2010-04-23 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
JP5801560B2 (ja) * 2011-01-21 2015-10-28 株式会社豊田中央研究所 半導体装置
JP5864214B2 (ja) * 2011-10-31 2016-02-17 株式会社日立製作所 半導体装置
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP5715588B2 (ja) 2012-03-28 2015-05-07 株式会社東芝 半導体装置およびその製造方法
KR101922122B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
JP2014187085A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
US20150263103A1 (en) * 2014-03-17 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097105A1 (en) * 2006-11-20 2010-04-22 Tatsuo Morita Semiconductor device and method for driving the same
US20130020614A1 (en) * 2010-02-09 2013-01-24 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US20120146046A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Semiconductor apparatus and method for manufacturing the semiconductor apparatus
US20120235156A1 (en) * 2011-03-17 2012-09-20 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20140151747A1 (en) * 2012-11-30 2014-06-05 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes

Also Published As

Publication number Publication date
US10229912B2 (en) 2019-03-12
JP6646363B2 (ja) 2020-02-14
WO2016194494A1 (ja) 2016-12-08
JP2016225519A (ja) 2016-12-28
US20180151568A1 (en) 2018-05-31
TW201643968A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
US9431527B1 (en) Enhancement mode high electron mobility transistor
EP3514826A3 (en) Differentiated voltage threshold metal gate structures for advanced integrated circuit structure fabrication
TWI657508B (zh) 半導體裝置
CN105374867B (zh) 常关闭型化合物半导体隧道晶体管
US8981429B2 (en) High electron mobility transistor and manufacturing method thereof
EP2157612B1 (en) Semiconductor device
US9093510B2 (en) Field effect transistor device
US8106465B2 (en) Semiconductor device
TWI617027B (zh) 半導體裝置
KR102249390B1 (ko) 매칭 문턱전압을 갖는 집적회로 및 그 제조 방법
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
Xu et al. Performance improvement and sub-60 mV/decade swing in AlGaN/GaN FinFETs by simultaneous activation of 2DEG and sidewall MOS channels
US9437724B2 (en) Semiconductor device and method of manufacturing the semiconductor device
Wong et al. Normally-OFF dual-gate Ga 2 O 3 planar MOSFET and FinFET with high I ON and BV
US10714612B2 (en) High voltage device and manufacturing method thereof
US10854741B2 (en) Enhanced HFET
CN107968123A (zh) 一种增强型场效应晶体管
US9214528B2 (en) Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits
KR101756580B1 (ko) 반도체 장치
Lu et al. Low leakage normally-off tri-gate GaN MISFET
CN111354792A (zh) Ldmos器件及其形成方法、半导体器件的形成方法
TWI527233B (zh) 分離式閘極橫向雙重擴散金屬氧化物半導體結構
KR101803736B1 (ko) GaN 기반의 CMOS 소자 및 그 제조방법
CN108615764B (zh) 半导体结构
US9337267B2 (en) Semiconductor device