KR101803736B1 - GaN 기반의 CMOS 소자 및 그 제조방법 - Google Patents

GaN 기반의 CMOS 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101803736B1
KR101803736B1 KR1020160107853A KR20160107853A KR101803736B1 KR 101803736 B1 KR101803736 B1 KR 101803736B1 KR 1020160107853 A KR1020160107853 A KR 1020160107853A KR 20160107853 A KR20160107853 A KR 20160107853A KR 101803736 B1 KR101803736 B1 KR 101803736B1
Authority
KR
South Korea
Prior art keywords
layer
gan
gan layer
algan
forming
Prior art date
Application number
KR1020160107853A
Other languages
English (en)
Inventor
차호영
한상우
조민기
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020160107853A priority Critical patent/KR101803736B1/ko
Application granted granted Critical
Publication of KR101803736B1 publication Critical patent/KR101803736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1034—Aluminium indium antimonide [AlInSb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 간단한 구조의 GaN 기반 CMOS에 관한 것으로, 트렌치로 구분된 N-MOSFET부 및 P-MOSFET부로 구성되며, 상기 N-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 도핑되지 않은 AlGaN층을 포함하고, 상기 AlGaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 AlGaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 AlGaN층 사이에 형성된 게이트 절연층을 포함하고, 상기 P-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 P형으로 도핑된 P-GaN층을 포함하고, 상기 P-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 P-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 P-GaN층 사이에 형성된 게이트 절연층을 포함하는 것을 특징으로 한다.
본 발명은, N-MOSFET부와 P-MOSFET부가 재질을 제외하고 거의 동일한 구조로 구성됨으로써, N-MOSFET부와 P-MOSFET부에 전극을 형성하는 공정을 함께 수행할 수 있어서 제조과정을 단순화하여 제조비용을 크게 낮출 수 있는 효과가 있다.

Description

GaN 기반의 CMOS 소자 및 그 제조방법{GaN-BASED CMOS DEVICE AND MANUFACTURING METHOD FOR THE DEVICE}
본 발명은 CMOS 소자에 관한 것으로, 더욱 자세하게는 GaN 기반의 CMOS 소자에 관한 것이다.
일반적으로 CMOS(complementary metal-oxide semiconductor) 소자는 P채널의 MOS 트랜지스터와 N채널의 MOS 트랜지스터가 서로 절연된 상태로 동일 칩에 위치하여, 양자가 상보적으로 동작하도록 구성한 반도체 소자이다.
한편, 질화갈륨(GaN)으로 대표되는 질화물 반도체 전자소자는 높은 항복전계와 높은 전자 이동도, 안정된 고온 동작, 높은 열전도도 등 많은 장점을 가지고 있어 고전압, 고주파 소자 등에 이용되고 있다. 이중 밴드갭(bandgap)이 큰 AlGaN과 밴드갭이 작은 GaN을 이종접합시킨 AlGaN/GaN의 이종접합 전계효과 트랜지스터(Heterostructure Field Effect Transistor; 이하 HFET라 함)는 접합계면에서 전도대 불연속(conduction band discontinuity)으로 인해 양자우물(quantum well)이 형성되고, 이 양자우물에 전자를 가둠으로써 고농도의 2차원 전자가스(2-dimensional electron gas, 이하 2DEG라 함)를 형성할 수 있어 더욱 높은 전자 이동도를 얻을 수 있다.
다만, AlGaN/GaN 접합은 Si 기반의 n형 MOSFET과 같은 역할을 구성하기에 용이하지만, p형 MOSFET에는 적합하지 않다. 이에 GaN 기반의 CMOS를 구성하기 위하여 특별한 구조를 적용해야 했으며, 이는 제조비용의 상승으로 이어져 GaN 기반의 CMOS가 실용화되지 못하고 있다.
대한민국 공개특허 10-2014-0001191
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 더욱 간단한 구조의 GaN 기반 CMOS를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 GaN 기반의 CMOS 소자는, 트렌치로 구분된 N-MOSFET부 및 P-MOSFET부로 구성되며, 상기 N-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 도핑되지 않은 AlGaN층을 포함하고, 상기 AlGaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 AlGaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 AlGaN층 사이에 형성된 게이트 절연층을 포함하고, 상기 P-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 P형으로 도핑된 P-GaN층을 포함하고, 상기 P-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 P-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 P-GaN층 사이에 형성된 게이트 절연층을 포함하는 것을 특징으로 한다.
본 발명의 CMOS 소자는 N-MOSFET부와 P-MOSFET부가 재질을 제외하고 거의 동일한 구조로 구성됨으로써, N-MOSFET부와 P-MOSFET부에 전극을 형성하는 공정을 함께 수행할 수 있어서 제조과정을 단순화하여 제조비용을 크게 낮출 수 있는 효과가 있다.
본 명세서에서 '도핑되지 않은 경우'와 '도핑하지 않은 경우'는 불순물이 전혀 포함되지 않은 경우를 의미하는 것은 아니고, 의도적으로 도핑원소를 첨가한 것이 아님을 의미하며, 제조과정에서 의도하지 않은 불순물이 미량으로 첨가되는 경우를 포함한다.
이때, 게이트 전극을 형성하기 위한 상기 AlGaN층의 리세스가 AlGaN층을 전부 제거하고, 게이트 전극을 형성하기 위한 상기 P-GaN층의 리세스가 P-GaN층을 전부 제거한 것이 바람직하다.
그리고 AlGaN층과 P-GaN층에 형성된 소스 전극 및 드레인 전극은 AlGaN층 또는 P-GaN층에 오믹 접합된 오믹전극과 이 오믹전극에 접촉하여 형성된 금속 재질의 금속전극을 포함하여 구성되는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 첫 번째 형태에 의한 GaN 기반 CMOS 소자의 제조방법은, 도핑되지 않은 GaN 기판의 표면에 도핑되지 않은 AlGaN층을 형성하여 AlGaN/GaN 이종접합을 구성하는 단계; 상기 AlGaN층을 일부만 남기고 제거한 뒤에 GaN 기판의 가운데에 트렌치를 형성하여 상기 AlGaN층이 남겨진 N-MOSFET 영역과 AlGaN층이 제거된 P-MOSFET 영역으로 메사 분리하는 단계; AlGaN층이 제거된 P-MOSFET 영역의 GaN 표면에 p형으로 도핑된 GaN 재질의 P-GaN층을 분리하여 성장시키는 단계; 상기 AlGaN층과 상기 P-GaN층의 각각에 오믹 접착된 소스 전극과 드레인 전극을 분리하여 형성하는 단계; 소스 전극과 드레인 전극이 형성된 상기 AlGaN층에 리세스를 형성하는 단계; 노출된 전체 표면에 대하여 절연막을 형성하는 단계; 및 상기 P-GaN층의 분리된 공간 및 상기 AlGaN층의 리세스에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제조방법은 전극을 형성하는 과정에서 N-MOSFET부와 P-MOSFET부에 대한 공정을 동시에 수행함으로써, 종래에 비하여 제조 공정을 크게 단축시킬 수 있는 뛰어난 효과가 있다.
이때, AlGaN층에 리세스를 형성하는 단계에서 AlGaN층을 모두 제거하는 것이 바람직하다.
그리고 게이트 전극을 형성하는 단계에 앞서 소스 전극과 드레인 전극이 노출되도록 절연막의 일부를 에칭하는 단계를 더 포함하고, 게이트 전극을 형성하는 단계에서 게이트 전극과 함께 노출된 소스 전극 및 드레인 전극에 접촉하는 금속 전극을 함께 형성하는 것이 바람직하다.
본 발명의 두 번째 형태에 의한 GaN 기반 CMOS 소자의 제조방법은, 도핑되지 않은 GaN 기판의 표면에 도핑되지 않은 AlGaN층을 형성하여 AlGaN/GaN 이종접합을 구성하는 단계; 상기 AlGaN층을 일부만 남기고 제거한 뒤에, AlGaN층이 제거되어 노출된 GaN의 표면에 p형으로 도핑된 GaN 재질의 P-GaN층을 형성하는 단계; AlGaN층과 P-GaN층이 형성된 GaN 기판의 가운데에 트렌치를 형성하여, 상기 AlGaN층이 남겨진 N-MOSFET 영역과 P-GaN층이 재성장된 P-MOSFET 영역으로 메사 분리하는 단계; 상기 AlGaN층과 상기 P-GaN층의 각각에 오믹 접착된 소스 전극과 드레인 전극을 분리하여 형성하는 단계; 소스 전극과 드레인 전극이 형성된 상기 AlGaN층과 상기 P-GaN층에 리세스를 형성하는 단계; 노출된 전체 표면에 대하여 절연막을 형성하는 단계; 및 상기 P-GaN층과 상기 AlGaN층의 리세스에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
첫 번째 제조방법과 달리, P-GaN층을 하나로 재성장한 다음에 리세스를 형성하여 분리함으로써, 분리된 상태로 P-GaN층을 재성장 시키는 경우보다 분리된 모양을 제어하기 용이하다.
이때, AlGaN층에 리세스를 형성하는 과정에서 AlGaN층을 모두 제거하는 것이 바람직하고, P-GaN층에 리세스를 형성하는 과정에서 P-GaN층을 모두 제거하는 것이 바람직하다.
그리고 게이트 전극을 형성하는 단계에 앞서 소스 전극과 드레인 전극이 노출되도록 절연막의 일부를 에칭하는 단계를 더 포함하고, 게이트 전극을 형성하는 단계에서 게이트 전극과 함께 노출된 소스 전극 및 드레인 전극에 접촉하는 금속 전극을 함께 형성하는 것이 바람직하다.
본 발명의 다른 형태에 의한 GaN 기반의 CMOS 소자는, 트렌치로 구분된 N-MOSFET부 및 P-MOSFET부로 구성되며, 상기 N-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 n형으로 도핑된 N-GaN층을 포함하고, 상기 N-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 N-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 N-GaN층 사이에 형성된 게이트 절연층을 포함하고, 상기 P-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 P형으로 도핑된 P-GaN층을 포함하고, 상기 P-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 P-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 P-GaN층 사이에 형성된 게이트 절연층을 포함하는 것을 특징으로 한다.
앞선 첫 번째의 GaN 기반 CMOS 소자와 달리, N-MOSFET부에서 AlGaN층을 대신하여 n형으로 도핑된 GaN 재질인 N-GaN층을 적용한 점에서 차이가 있다.
상술한 바와 같이 구성된 본 발명은, N-MOSFET부와 P-MOSFET부가 재질을 제외하고 거의 동일한 구조로 구성됨으로써, N-MOSFET부와 P-MOSFET부에 전극을 형성하는 공정을 함께 수행할 수 있어서 제조과정을 단순화하여 제조비용을 크게 낮출 수 있는 효과가 있다.
또한, 본 발명의 제조방법은 전극을 형성하는 과정 등에서 N-MOSFET부와 P-MOSFET부에 대한 공정을 동시에 수행함으로써, 종래에 비하여 제조 공정을 크게 단축시킬 수 있는 뛰어난 효과가 있다.
도 1은 본 발명의 실시예에 따른 GaN 기반의 CMOS 소자의 구조를 도시한 단면도이다.
도 2는 본 실시예에 따른 CMOS 소자에 형성된 N-MOSFET부의 단면 에너지 밴드를 도시한 도면이다.
도 3은 본 실시예에 따른 CMOS 소자에 형성된 N-MOSFET부의 단면 에너지 밴드를 도시한 도면이다.
도 4 내지 도 12는 본 발명의 첫 번째 실시예에 따른 GaN 기반 CMOS 소자의 제조방법을 순서에 따라 도시한 도면이다.
도 13 내지 도 20은 본 발명의 두 번째 실시예에 따른 GaN 기반 CMOS 소자의 제조방법을 순서에 따라 도시한 도면이다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 GaN 기반의 CMOS 소자의 구조를 도시한 단면도이다.
도시된 것과 같이, 본 실시예의 CMOS 소자는 도핑되지 않은 GaN 재질의 기판(100)에 위치하며 트렌치(110)로 구분된 N-MOSFET부(300) 및 P-MOSFET부(200)로 구성된다.
N-MOSFET부(300)는 도핑되지 않은 GaN층(310)이 하부에 위치하고, GaN층(310)의 위에는 도핑되지 않은 AlGaN층(320)이 형성되어, AlGaN/GaN 이종접합을 구성함으로써 2DEG(322)를 형성한다.
AlGaN층(320)에는 n형의 MOSFET을 구성하기 위한 소스 전극(330)과 드레인 전극(340) 및 게이트 전극(350)이 형성된다. 소스 전극(330)과 드레인 전극(340)은 서로 이격되어 AlGaN층(320)에 오믹 접합된 오믹 전극이며, 이들 오믹 전극에는 금속 재질의 금속전극(332, 342)이 추가된다. 게이트 전극(350)은 AlGaN층(320)과의 사이에 게이트 절연층(352)을 사이에 두고 형성되며, 소스 전극(330)과 드레인 전극(340)의 사이에 위치한다. 특히, 게이트 전극(350)은 AlGaN층(320)을 깎아낸 리세스에 형성되며, 도시된 것과 같이 AlGaN층(320)을 모두 리세스한 뒤에 게이트 전극(350)을 형성할 수도 있고, AlGaN층(320)을 일부 남긴 형태로 리세스한 뒤에 게이트 전극을 형성하는 것도 가능하다.
본 실시예에 따른 CMOS 소자에 형성된 N-MOSFET부의 단면 에너지 밴드를 도 2에 도시하였다. N-MOSFET부(300)는 도시된 것과 같이, 게이트 전극(350)에 전압이 인가되면 2DEG가 형성되면서 n형 MOSFET의 거동을 수행한다. 이러한 N-MOSFET부(300)의 구조는 AlGaN/GaN 이종접합을 적용한 일반적인 GaN기반 MOSFET과 같은 구조이다.
트렌치(110)를 사이에 둔 반대편의 P-MOSFET부(200)는 도핑되지 않은 GaN층(210)이 하부에 위치하는 것은 N-MOSFET부(300)와 동일하지만, GaN층(210)의 위에는 P형으로 도핑된 P-GaN층(220)이 형성되는 점에서 AlGaN/GaN 이종접합을 구성하는 N-MOSFET부(300)와 차이가 있다.
P-GaN층(220)에는, p형의 MOSFET을 구성하기 위한 소스 전극(230)과 드레인 전극(240) 및 게이트 전극(250)이 형성되는 점은 N-MOSFET부(300)와 동일하다. 소스 전극(230)과 드레인 전극(240)은 서로 이격되어 P-GaN층(220)에 오믹 접합된 오믹 전극이며, 이들 오믹 전극에는 금속 재질의 금속전극(232, 242)이 추가된다. 게이트 전극(250)은 P-GaN층(220)과의 사이에 게이트 절연층(252)을 사이에 두고 형성되며, 소스 전극(230)과 드레인 전극(240)의 사이에 위치한다. 특히, 게이트 전극(250)은 P-GaN층(220)을 깎아낸 리세스에 형성되며, 도시된 것과 같이 P-GaN층(220)을 모두 리세스한 뒤에 게이트 전극(250)을 형성할 수도 있고, P-GaN층(220)을 일부 남긴 형태로 리세스한 뒤에 게이트 전극을 형성하는 것도 가능하다.
본 실시예에 따른 CMOS 소자에 형성된 P-MOSFET부의 단면 에너지 밴드를 도 3에 도시하였다. 도시된 것과 같이, P-MOSFET부(200)는 게이트 전극(250)에 전압이 인가되면 2DHG(2-dimensional hole gas)가 형성되면서 p형 MOSFET의 거동을 수행한다. 이러한 P-MOSFET부(200)의 구조는 재질의 차이를 제외하면 N-MOSFET부(300)와 거의 동일하다. 도 1에서는 P-GaN층(220)이 AlGaN층(320)보다 두꺼운 형태를 도시하였으나, 이에 한정되는 것은 아니다. 결국, 본 실시예에 따른 CMOS 소자에 형성된 P-MOSFET부(200)는 AlGaN를 대신하여 P-GaN층을 형성함으로써 N-MOSFET부(300)와 유사한 구조로 p형 MOSFET을 구성할 수 있었으며, 이러한 구조에 의해 제조과정을 단순화하여 제조비용을 크게 낮출 수 있다.
한편, 본 실시예에서는, P-MOSFET부가 P-GaN층을 구비하고 N-MOSFET부가 AlGaN층을 구비한 경우에 대해서 설명하였으나, N-MOSFET부가 n형으로 도핑된 GaN 재질인 N-GaN층을 구비한 경우에도 동일한 구조의 CMOS 소자를 구성할 수 있다.
이하에서는, 본 발명의 GaN 기반 CMOS 소자를 제조하는 2가지 방법에 대하여 구체적으로 설명한다.
도 4 내지 도 12는 본 발명의 첫 번째 실시예에 따른 GaN 기반 CMOS 소자의 제조방법을 순서에 따라 도시한 도면이다.
먼저 도 4와 같이, 도핑되지 않은 GaN 재질의 기판(100)에 도핑하지 않은 AlGaN 재질의 AlGaN층(320)을 형성하여 AlGaN/GaN 이종접합을 형성한다.
다음으로 도 5와 같이 AlGaN층(320)을 일부만 남기고 제거한 뒤에 도 6과 같이 트렌치(110)를 형성하여 분리하여, 한쪽은 GaN층(310)과 AlGaN층(320)으로 구성된 AlGaN/GaN 이종접합을 남기고 반대쪽은 GaN층(210)을 남긴다. 이때, 도 5의 에칭과 도 6의 메사 분리 과정은 순차적으로 분리하여 수행될 수도 있으나, 연속적으로 이어서 수행될 수도 있다.
그리고 도 7과 같이, AlGaN/GaN 이종접합이 제거된 GaN층(210) 위에 p형으로 도핑된 GaN재질의 P-GaN층(220)을 재성장시킨다. 이때, P-GaN층(220)은 갭(260)을 사이에 두고 분리된 형태로 구성하여 공정을 빠르게 진행할 수 있다.
다음은 도 8에 도시된 것과 같이 P-GaN층(220)과 AlGaN층(320)의 각각에 오믹 접합된 소스 전극(230, 330)과 드레인 전극(240, 340)을 이격하여 형성한 뒤에, 도 9와 같이 AlGaN층(320)에 리세스를 형성한다. 이때, 리세스는 AlGaN층(320)을 모두 제거하여 수행될 수도 있고 일부만 제거하여 수행될 수도 있다. 또한, 도 8의 전극 형성 공정과 도 9의 AlGaN층 리세스 공정은 순서를 바꿔서 수행할 수 있다.
그리고 도 10에 도시된 것과 같이, 노출된 표면 전체에 SiO2 절연막(112))을 형성한다. 다음으로 도 11과 같이, 소스 전극(230, 330)과 드레인 전극(240, 340)이 노출되도록 절연막의 일부를 에칭(270, 370)한다.
마지막으로 소스 전극(230, 330)과 드레인 전극(240, 340)의 사이에 금속 재질의 게이트 전극(250, 350)을 형성하는 동시에, 노출된 소스 전극(230, 330)과 드레인 전극(240, 340)에 금속전극(232, 242, 332, 342)을 함께 형성함으로써, 도 12와 같은 본 실시예의 CMOS 소자를 제조할 수 있다.
도 13 내지 도 20은 본 발명의 두 번째 실시예에 따른 GaN 기반 CMOS 소자의 제조방법을 순서에 따라 도시한 도면이다.
먼저 도 13과 같이, 도핑되지 않은 GaN 재질의 기판(100)에 도핑하지 않은 AlGaN 재질의 AlGaN층(320)을 형성하여 AlGaN/GaN 이종접합을 형성하는 것은 앞선 실시예와 동일하다.
다음으로 도 14와 같이 AlGaN층(320)을 일부만 남기고, 나머지 부분에는 p형으로 도핑된 GaN재질의 P-GaN층(220)을 재성장시킨 뒤에, 도 15와 같이 트렌치(110)를 형성하여 메사 분리하여, 한쪽은 GaN층(310)과 AlGaN층(320)으로 구성된 AlGaN/GaN 이종접합을 남기고, 반대쪽은 GaN층(210)과 P-GaN층(220)이 적층된 구조를 남긴다.
그리고 도 16에 도시된 것과 같이 P-GaN층(220)과 AlGaN층(320)의 각각에 오믹 접합된 소스 전극(230, 330)과 드레인 전극(240, 340)을 이격하여 형성한 뒤에, 도 17과 같이 P-GaN층(220)과 AlGaN층(320)을 리세스한다. 이때, 리세스는 P-GaN층(220) 및/또는 AlGaN층(320)을 모두 제거하여 수행될 수도 있고 일부만 제거하여 수행될 수도 있다. 또한, 도 16의 전극 형성 공정과 도 17의 리세스 공정은 순서를 바꿔서 수행할 수 있다.
그리고 도 18에 도시된 것과 같이, 노출된 표면 전체에 SiO2 절연막(112))을 형성한다. 다음으로 도 19와 같이, 소스 전극(230, 330)과 드레인 전극(240, 340)이 노출되도록 절연막의 일부를 에칭(270, 370)한다.
마지막으로 소스 전극(230, 330)과 드레인 전극(240, 340)의 사이에 금속 재질의 게이트 전극(250, 350)을 형성하는 동시에, 노출된 소스 전극(230, 330)과 드레인 전극(240, 340)에 금속전극(232, 242, 332, 342)을 함께 형성함으로써, 도 20과 같은 본 실시예의 CMOS 소자를 제조할 수 있다.
이상에서 살펴본 것과 같이, 본 발명의 GaN 기반 CMOS는 N-MOSFET부가 종래의 일반적인 구조를 가지고, P-MOSFET부 역시도 재질의 차이를 제외하면 N-MOSFET부와 거의 동일한 구조를 갖기 때문에, 소스 전극과 드레인 전극 및 게이트 전극을 형성하는 과정에서 N-MOSFET부와 P-MOSFET부에 대한 공정을 동시에 수행할 수 있다. 이는 종래의 GaN 기반 CMOS가 N-MOSFET부와 P-MOSFET부의 구조, 특히 전극의 연결 구조에서 큰 차이가 있어서, N-MOSFET부와 P-MOSFET부를 형성하기 위하여 개별적인 공정을 수행하여야만 했던 것에 비하여, 제조 공정을 크게 단축시킬 수 있는 뛰어난 효과가 있음을 알 수 있다.
한편, 2개의 실시예에서는, N-MOSFET부에 AlGaN층을 형성하고 P-MOSFET부를 위해 P-GaN층을 재성장시킨 경우에 대해서만 설명하였으나, N-MOSFET부에 AlGaN층이 아닌 n형으로 도핑된 GaN 재질인 N-GaN층을 재성장시킨 경우에도 동일한 구조의 CMOS 소자를 구성할 수 있다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 110: 트렌치
112: 절연막 200: P-MOSFET부
210: GaN층 220: P-GaN층
230: 소스 전극 240: 드레인 전극
250: 게이트 전극 252: 게이트 절연층
300: N-MOSFET부 310: GaN층
320: AlGaN층 330: 소스 전극
340: 드레인 전극 350: 게이트 전극
352: 게이트 절연층

Claims (12)

  1. 트렌치로 구분된 N-MOSFET부 및 P-MOSFET부로 구성되며,
    상기 N-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 도핑되지 않은 AlGaN층을 포함하고, 상기 AlGaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 AlGaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 AlGaN층 사이에 형성된 게이트 절연층을 포함하고,
    상기 P-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 P형으로 도핑된 P-GaN층을 포함하고, 상기 P-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 P-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 P-GaN층 사이에 형성된 게이트 절연층을 포함하는 것을 특징으로 하는 GaN 기반의 CMOS 소자.
  2. 청구항 1에 있어서,
    게이트 전극을 형성하기 위한 상기 AlGaN층의 리세스가 AlGaN층을 전부 제거한 것을 특징으로 하는 GaN 기반의 CMOS 소자.
  3. 청구항 1에 있어서,
    게이트 전극을 형성하기 위한 상기 P-GaN층의 리세스가 P-GaN층을 전부 제거한 것을 특징으로 하는 GaN 기반의 CMOS 소자.
  4. 청구항 1에 있어서,
    상기 AlGaN층과 상기 P-GaN층에 형성된 소스 전극 및 드레인 전극은 상기 AlGaN층 또는 상기 P-GaN층에 오믹 접합된 오믹전극과 상기 오믹전극에 형성된 금속 재질의 금속전극을 포함하여 구성되는 것을 특징으로 하는 GaN 기반의 CMOS 소자.
  5. 도핑되지 않은 GaN 기판의 표면에 도핑되지 않은 AlGaN층을 형성하여 AlGaN/GaN 이종접합을 구성하는 단계;
    상기 AlGaN층을 일부만 남기고 제거한 뒤에 GaN 기판의 가운데에 트렌치를 형성하여 상기 AlGaN층이 남겨진 N-MOSFET 영역과 AlGaN층이 제거된 P-MOSFET 영역으로 메사 분리하는 단계;
    AlGaN층이 제거된 P-MOSFET 영역의 GaN 표면에 p형으로 도핑된 GaN 재질의 P-GaN층을 분리하여 성장시키는 단계;
    상기 AlGaN층과 상기 P-GaN층의 각각에 오믹 접착된 소스 전극과 드레인 전극을 분리하여 형성하는 단계;
    소스 전극과 드레인 전극이 형성된 상기 AlGaN층에 리세스를 형성하는 단계;
    노출된 전체 표면에 대하여 절연막을 형성하는 단계; 및
    상기 P-GaN층의 분리된 공간 및 상기 AlGaN층의 리세스에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  6. 청구항 5에 있어서,
    상기 AlGaN층에 리세스를 형성하는 단계에서 AlGaN층을 모두 제거하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  7. 청구항 5에 있어서,
    상기 게이트 전극을 형성하는 단계에 앞서, 소스 전극과 드레인 전극이 노출되도록 절연막의 일부를 에칭하는 단계를 더 포함하고,
    상기 게이트 전극을 형성하는 단계에서, 게이트 전극과 함께 노출된 소스 전극 및 드레인 전극에 접촉하는 금속 전극을 함께 형성하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  8. 도핑되지 않은 GaN 기판의 표면에 도핑되지 않은 AlGaN층을 형성하여 AlGaN/GaN 이종접합을 구성하는 단계;
    상기 AlGaN층을 일부만 남기고 제거한 뒤에, AlGaN층이 제거되어 노출된 GaN의 표면에 p형으로 도핑된 GaN 재질의 P-GaN층을 형성하는 단계;
    AlGaN층과 P-GaN층이 형성된 GaN 기판의 가운데에 트렌치를 형성하여, 상기 AlGaN층이 남겨진 N-MOSFET 영역과 P-GaN층이 재성장된 P-MOSFET 영역으로 메사 분리하는 단계;
    상기 AlGaN층과 상기 P-GaN층의 각각에 오믹 접착된 소스 전극과 드레인 전극을 분리하여 형성하는 단계;
    소스 전극과 드레인 전극이 형성된 상기 AlGaN층과 상기 P-GaN층에 리세스를 형성하는 단계;
    노출된 전체 표면에 대하여 절연막을 형성하는 단계; 및
    상기 P-GaN층과 상기 AlGaN층의 리세스에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  9. 청구항 8에 있어서,
    상기 AlGaN층에 리세스를 형성할 때에 AlGaN층을 모두 제거하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  10. 청구항 8에 있어서,
    상기 P-GaN층에 리세스를 형성할 때에 P-GaN층을 모두 제거하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  11. 청구항 8에 있어서,
    상기 게이트 전극을 형성하는 단계에 앞서, 소스 전극과 드레인 전극이 노출되도록 절연막의 일부를 에칭하는 단계를 더 포함하고,
    상기 게이트 전극을 형성하는 단계에서, 게이트 전극과 함께 노출된 소스 전극 및 드레인 전극에 접촉하는 금속 전극을 함께 형성하는 것을 특징으로 하는 GaN 기반 CMOS 소자의 제조방법.
  12. 트렌치로 구분된 N-MOSFET부 및 P-MOSFET부로 구성되며,
    상기 N-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 n형으로 도핑된 N-GaN층을 포함하고, 상기 N-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 N-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 N-GaN층 사이에 형성된 게이트 절연층을 포함하고,
    상기 P-MOSFET부는, 도핑되지 않은 GaN층과 상기 GaN층의 위에 형성되고 P형으로 도핑된 P-GaN층을 포함하고, 상기 P-GaN층에 서로 이격되어 설치된 소스 전극과 드레인 전극, 상기 P-GaN층의 적어도 일부를 리세스하여 설치된 게이트 전극 및 게이트 전극과 상기 P-GaN층 사이에 형성된 게이트 절연층을 포함하는 것을 특징으로 하는 GaN 기반의 CMOS 소자.
KR1020160107853A 2016-08-24 2016-08-24 GaN 기반의 CMOS 소자 및 그 제조방법 KR101803736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160107853A KR101803736B1 (ko) 2016-08-24 2016-08-24 GaN 기반의 CMOS 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160107853A KR101803736B1 (ko) 2016-08-24 2016-08-24 GaN 기반의 CMOS 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101803736B1 true KR101803736B1 (ko) 2017-12-01

Family

ID=60921858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160107853A KR101803736B1 (ko) 2016-08-24 2016-08-24 GaN 기반의 CMOS 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101803736B1 (ko)

Similar Documents

Publication Publication Date Title
US9214517B2 (en) Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device
US9111786B1 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
KR101045573B1 (ko) Ⅲ족 질화물 인헨스먼트 모드 소자
US8164117B2 (en) Nitride semiconductor device
US20130240951A1 (en) Gallium nitride superjunction devices
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
WO2013065243A1 (ja) 半導体装置およびその製造方法
JP5203725B2 (ja) Ｉｉｉ族窒化物パワー半導体デバイス
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
JP2006086354A (ja) 窒化物系半導体装置
JP2007059589A (ja) 窒化物半導体素子
JP2010045364A (ja) トランジスタ
US9093510B2 (en) Field effect transistor device
US10224426B2 (en) High-electron-mobility transistor devices
JP5431652B2 (ja) 半導体装置
US20120274402A1 (en) High electron mobility transistor
US10283598B2 (en) III-V heterojunction field effect transistor
JP2015216361A (ja) 半導体デバイス、および、半導体デバイスの製造方法
US10854741B2 (en) Enhanced HFET
JP2011066464A (ja) 電界効果トランジスタ
JP2010263087A (ja) トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
KR101803736B1 (ko) GaN 기반의 CMOS 소자 및 그 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant