CN107915760A - 有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法 - Google Patents

有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法 Download PDF

Info

Publication number
CN107915760A
CN107915760A CN201710899209.XA CN201710899209A CN107915760A CN 107915760 A CN107915760 A CN 107915760A CN 201710899209 A CN201710899209 A CN 201710899209A CN 107915760 A CN107915760 A CN 107915760A
Authority
CN
China
Prior art keywords
organometallic precursor
layer
metal
precursor
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710899209.XA
Other languages
English (en)
Inventor
宜昌佑
金铭云
尹至恩
李刚镛
李相益
林载顺
赵晟佑
曹仑廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
DNF Co Ltd
Original Assignee
Samsung Electronics Co Ltd
DNF Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, DNF Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107915760A publication Critical patent/CN107915760A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F11/00—Compounds containing elements of Groups 6 or 16 of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F19/00—Metal compounds according to more than one of main groups C07F1/00 - C07F17/00
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F17/00—Metallocenes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法。所述有机金属前体包括：作为中心金属的钨、键合至所述中心金属的环戊二烯基配体、以及第一结构或第二结构，所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基，和所述第二结构包括键合至所述中心金属的烯丙基配体。

Description

有机金属前体、使用其形成层的方法和使用其制造半导体器 件的方法
对相关申请的交叉引用
本申请要求在韩国知识产权局(KIPO)于2016年10月7日提交的韩国专利申请No.10-2016-0129937的优先权，将其内容全部引入本文中作为参考。
技术领域
实例实施方式涉及有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法。更具体地，实例实施方式涉及包括中心金属和有机配体的有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法。
背景技术
包括金属氮化物例如氮化钨的薄膜可用于形成半导体器件的布线结构例如栅电极、布线、接触等。为了形成金属氮化物薄膜，可进行使用金属前体和含氮反应气体的气相沉积过程。
所述金属前体可与所述含氮反应气体反应以产生副产物，其可损害半导体器件的结构。
发明内容
实例实施方式提供具有改善的物理和化学性质的有机金属前体。
实例实施方式提供使用所述有机金属前体形成层的方法。
实例实施方式提供使用所述有机金属前体制造半导体器件的方法。
根据实例实施方式，有机金属前体包括：作为钨的中心金属、键合至所述中心金属的环戊二烯基配体、以及第一结构或第二结构。所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基。所述第二结构包括键合至所述中心金属的烯丙基配体。
根据实例实施方式，制造半导体器件的方法包括：通过在半导体基底上提供有机金属前体而形成导电阻挡层(conductive barrier layer)，和在所述导电阻挡层上形成金属层。所述有机金属前体包括作为中心金属的钨和键合至所述中心金属的环戊二烯基配体。所述有机金属前体包括第一结构或第二结构。所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基。所述第二结构包括键合至所述中心金属的烯丙基配体。
根据实例实施方式，形成层的方法包括：在基底上形成前体薄膜，通过在所述前体薄膜上面提供反应气体而形成金属氮化物层，和通过重复所述形成前体薄膜和所述形成金属氮化物层至少一次而形成多个金属氮化物层。所述前体薄膜包括有机金属前体。所述有机金属前体包括第一结构和第二结构之一以及键合至中心金属的环戊二烯基配体。所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基，和所述第二结构包括键合至所述中心金属的烯丙基配体。所述反应气体包括含氮气体。
在实例实施方式中，有机金属前体可限制和/或防止包含卤素例如氟的副产物的产生。因此，可限制(和/或防止)对周围结构的损害。此外，可获得热稳定和化学稳定的金属层和/或金属氮化物层。
附图说明
由结合附图考虑的以下详细描述，将更清楚地理解实例实施方式。图1-26代表如本文中描述的非限制性实例实施方式。
图1为说明根据一些实例实施方式的形成层的方法的流程图。
图2-7为说明根据一些实例实施方式的形成层的方法的横截面图。
图8-10为说明根据一些实例实施方式的形成层的方法的横截面图。
图11-15为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。
图16-19为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。
图20-26为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。
具体实施方式
将在下文中参照其中示出一些实例实施方式的附图更充分地描述多种实例实施方式。
有机金属前体
根据一些实例实施方式的有机金属前体包括作为中心金属的钨(W)、和键合至所述中心金属的配体。例如，所述配体可以配位共价相互作用键合至所述中心金属。所述配体的至少一个可包括环戊二烯基(Cp)配体。所述环戊二烯基配体可通过共振结构稳定地键合至所述中心金属以具有改善的热稳定性。因此，可以高的可靠性形成包括钨或氮化钨(钨氮化物，WNx)或碳化钨(钨碳化物)的薄膜。
在一些实例实施方式中，所述有机金属前体的所述环戊二烯基配体可键合至烷基甲硅烷基。因此，在气相沉积过程中所述环戊二烯基配体的热稳定性可进一步改善。
例如，三个烷基可键合至所述烷基甲硅烷基中的硅原子以提高热稳定性。
在一些实例实施方式中，为了便于配体分离(分开，separation)，所述有机金属前体的配体可进一步包括羰基(-C＝O)配体。
例如，所述有机金属前体可由以下化学式1表示。
[化学式1]
在化学式1中，R1、R2、R3和R4可独立地为氢原子、卤素原子或C1-C7的烷基，条件是R1、R2和R3的至少一个为C1-C7的烷基。
例如，所述有机金属前体可由以下化学式1-1、1-2、1-3或1-4表示。
[化学式1-1]
[化学式1-2]
[化学式1-3]
[化学式1-4]
在一些实例实施方式中，对于所述有机金属前体，可使用由化学式1-4表示的(二甲基丙基甲硅烷基环戊二烯基)甲基(三羰基)钨。
在一些替代性实例实施方式中，所述有机金属前体可进一步包括键合至所述环戊二烯基配体的烯丙基配体。
在一些实例实施方式中，为了便于配体分离，所述有机金属前体的配体可进一步包括羰基(-C＝O)配体。
例如，所述有机金属前体可由以下化学式2表示。
[化学式2]
在化学式2中，R1、R2、R3和R4可独立地为氢原子、卤素原子或C1-C7的烷基。
如由化学式2所表示的，烯丙基配体可以配位共价相互作用键合至钨以形成共振结构。因此，所述有机金属前体的热稳定性可进一步提高。
例如，对于所述有机金属前体，可使用由化学式2-1表示的(乙基环戊二烯基)(2-甲基烯丙基)(二羰基)钨。
[化学式2-1]
在化学式1和2中使用的术语“烷基”可表示直链或支化的饱和烃基。例如，烷基可包括甲基、乙基、异丁基、戊基、己基等。例如，所述C1-C7的烷基中的至少一个碳原子可键合至取代基，并且所述取代基的碳原子数不包括在所述烷基的碳原子中，或者对于所述烷基的碳原子数不计算所述取代基的碳原子数。
在一些实例实施方式中，由化学式1和2表示的有机金属前体可各自单独或者以其组合使用。例如，对于所述有机金属前体，可使用由化学式1和2表示的化合物的至少两种的组合。
所述有机金属前体具有相对低的熔化温度。因此，所述有机金属前体可具有提高的挥发性。因此，所述有机金属前体可在气相沉积过程例如化学气相沉积(CVD)过程、原子层沉积(ALD)过程等中容易地用作源气体。此外，由于所述有机金属前体具有提高的热稳定性，因此可限制(和/或防止)所述有机金属前体在附着到或被吸附到物体上之前被分解。因此，可形成具有较少的缺陷并且具有优异的电和机械性质的含钨薄膜。
所述含钨薄膜可包括钨、氮化钨、碳化钨、碳氮化钨等。
在下文中，将说明根据一些实例实施方式的使用所述有机金属前体形成层的方法和制造半导体器件的方法。
图1为说明根据一些实例实施方式的形成层的方法的流程图。图2-7为说明根据一些实例实施方式的形成层的方法的横截面图。
参照图1和2，在操作S10中，可将基底100装载于气相沉积室50中。
根据一些实例实施方式，气相沉积室50可用于ALD过程。气相沉积室50可包括基座，基底100被装载于基座上。多个基底100可水平地设置于基座上。在旋转基座时，例如，可在基底100各自上形成含钨薄膜。例如，气相沉积室50可为单晶片型室。
气相沉积室50可包括至少一个流道。例如，气相沉积室50可包括通过其提供包括有机金属前体的源气体的第一流道、和通过其提供反应气体的第二流道。气相沉积室50可进一步包括通过其提供吹扫气体的第三流道。
基底100可为在其上形成含钨薄膜的物体。例如，基底100可由半导体晶片例如硅晶片或锗晶片形成。
尽管未示出，但是可进一步在基底100上形成各种结构。例如，可进一步形成包括金属、金属氮化物、金属硅化物、金属氧化物等的导电层，电极，或者包括氧化硅或氮化硅的绝缘层。在一些实例实施方式中，可在基底100上形成在其中包括孔或开口的绝缘层，且可通过随后的过程在所述孔或开口中气相沉积含钨薄膜。
参照图1、2和3，在操作S20中，可将包括有机金属前体110的源气体提供到气相沉积室50中以在例如基底100上形成前体薄膜120。
例如，可通过鼓泡器使有机金属前体110气化使得可将源气体提供到气相沉积室50中。
有机金属前体110可包括键合至中心金属112的配体114。如之前所说明的，有机金属前体110可包括作为中心金属112的钨。配体114的至少一个可包括环戊二烯基配体。在一些实例实施方式中，配体114可进一步包括烯丙基配体。替代地，所述环戊二烯基配体可进一步键合至烷基甲硅烷基。
在一些实例实施方式中，有机金属前体110可包括由化学式1或2表示的化合物的至少一种。
图2显示两个配体114键合至中心金属112，然而，实例实施方式不限于此，且有机金属前体110可包括至少三个配体。
根据一些实例实施方式的有机金属前体110具有相对低的熔化温度。因此，有机金属前体110可容易地气化并且被提供到气相沉积室50中。有机金属前体110或源气体可通过载气提供到气相沉积室50中。例如，所述载气可包括不活泼气体例如氩气(Ar)、氦气(He)、氪气(Kr)、氙气(Xe)等。
气相沉积室50的温度可保持在约200℃-约600℃的范围内。当气相沉积室50的温度小于200℃时，有机金属前体110和基底100之间的化学吸附可不充分。当气相沉积室50的温度超过600℃时，前体薄膜120可结晶化或损坏。在一些实例实施方式中，气相沉积室50的温度可保持在约200℃-约400℃的范围内。
如图2中所说明的，有机金属前体110可化学吸附到基底100的表面上以形成图3中所说明的前体薄膜120。
有机金属前体110可具有提高的热稳定性，例如，在气相沉积室50的温度范围内。因此，可限制(和/或防止)配体114在有机金属前体110化学吸附到基底100的表面上之前通过热而分解。当有机金属前体110在附着到基底100上之前通过热而分解时，由有机金属前体110产生的杂质可阻碍有机金属前体110在基底100的表面上的扩散。因此，前体薄膜120或含钨薄膜的阶梯覆盖可被限制和/或恶化。
然而，根据一些实例实施方式的有机金属前体110具有高的挥发性和提高的热稳定性。因此，可形成具有优异的阶梯覆盖和高的可靠性的前体薄膜120或含钨薄膜。
如图3中所说明的，未附着到基底100的表面的有机金属前体110可漂浮在气相沉积室50中。此外，从一些有机金属前体110分离的配体114可与其一起漂浮在气相沉积室50中。
参照图1和4，在操作S30中，可进行第一吹扫过程。
通过第一吹扫过程，如图3中所说明的物理附着到或未附着到基底100的表面的有机金属前体110可从气相沉积室50排放或除去。此外，漂浮在气相沉积室50中的配体114可与其一起排放或除去。例如，第一吹扫过程中使用的第一吹扫气体可包括Ar气体。
通过第一吹扫过程，可除去漂浮在气相沉积室50中的杂质，且前体薄膜120可留在基底100上。
参照图1和5，在操作S40中，将包括反应物质125的反应气体提供到气相沉积室50中以将前体薄膜120变为预备的金属氮化物层130。
所述反应气体可包括含氮气体。在一些实例实施方式中，所述含氮气体可包括氨(NH3)。在一些实例实施方式中，所述含氮气体可包括二氧化氮(NO2)和/或一氧化二氮(N2O)。
图5显示反应物质125具有两个原子，然而，实例实施方式不限于此，且反应物质125可具有至少三个原子。
配体114可被反应物质125中包括的氮原子取代。因此，从前体薄膜120分离的配体114可漂浮在气相沉积室50中。
在一些实例实施方式中，氮原子可嵌入中心金属(其可为钨原子)之间，以形成具有基本上的原子层的预备的金属氮化物层130，如图5中所说明的。
参照图1和6，在操作S50中，可进行第二吹扫过程。留在气相沉积室50中的反应物质125以及被反应物质125取代的配体114可从气相沉积室50排放。
参照图1-7，可以多个循环重复操作S20到S50，例如在操作S60中。因此，多个预备的金属氮化物层130可顺序地沉积以形成金属氮化物层140。
如之前所说明的，通过使用根据一些实例实施方式的具有提高的热稳定性和挥发性的有机金属前体110，可形成具有优异的阶梯覆盖和机械性质的金属氮化物层140。
作为对比例，可使用金属卤化物例如WF6形成金属氮化物层。所述金属卤化物可与反应气体例如氨反应以形成金属氮化物层。然而，可产生反应性副产物例如HF，且所述反应性副产物可蚀刻包括氧化硅或硅的其它结构。因此，可降低半导体器件的制造过程的可靠性和产率。
相反，根据一些实例实施方式的有机金属前体不包含卤素，或者与所述金属卤化物相比可具有较低的卤素量。例如，所述有机金属前体可包含少量的卤素使得其它结构基本上不被损坏。因此，可形成具有较高的可靠性的金属氮化物层而没有反应性副产物或者仅有少量的反应性副产物。
在参照图1-7说明的一些实例实施方式中，使用所述有机金属前体形成金属氮化物层。然而，可取决于反应气体形成金属层例如钨层。此外，可取决于所述有机金属前体中的碳的量形成包括碳化钨或碳氮化钨的金属碳化物层。
图8-10为说明根据一些实例实施方式的形成层的方法的横截面图。在下文中，可省略与之前参照图1-7说明的那些相同或类似的任何过程或任何材料。
参照图8，可将有机金属前体提供到装载于气相沉积室50中的基底100以形成金属原子层150。
如之前参照图3所说明的，所述有机金属前体可包括中心金属112例如钨、和键合至中心金属112的配体114。所述有机金属前体可化学吸附到基底100的表面上。
根据一些实例实施方式，通过第一吹扫过程，配体114可从化学吸附到基底100上的有机金属前体分离。例如，可调节用于第一吹扫过程的第一吹扫气体的流量和气相沉积室50中的温度以除去从所述有机金属前体分离的配体114和漂浮在气相沉积室50中的有机金属前体。
结果，可在基底100的表面上形成基本上由中心金属112组成的金属原子层150。例如，金属原子层112可基本上为钨原子层。
参照图9，可向气相沉积室50中的金属原子层150提供包括反应物质125的反应气体。如之前所说明的，所述反应气体可包括含氮气体例如氨。因此，金属原子层150可与所述反应气体反应以形成反应物质层160。在一些实例实施方式中，反应物质层160可为氮原子层。
之后，可通过第二吹扫过程排放或除去留在气相沉积室50中的反应物质125。
参照图10，可以多个循环重复之前参照图8和9说明的过程。
在一些实例实施方式中，可交替地沉积金属原子层150和反应物质层160以形成金属氮化物层170。
图11-15为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。例如，图11-15可说明使用根据一些实例实施方式的有机金属前体形成半导体器件的导电结构的方法。
参照图11，可在包括形成于其中的导电图案210的下部结构200上形成层间绝缘层220。
在一些实例实施方式中，下部结构200可包括形成于在图2中说明的基底100上的下部绝缘层。可在基底100上形成包括字线、栅结构、二极管、源/漏层、接触、布线等的电路元件。
可在基底100上形成下部结构200以覆盖所述电路元件。可在下部结构200中形成导电图案210。导电图案210可起到塞的作用以电连接到所述电路元件的至少一部分。
例如，下部结构200可通过CVD过程形成以包括基于氧化硅的材料例如等离子体增强氧化物(PEOX)、原硅酸四乙酯(TEOS)或硅酸盐玻璃。导电图案210可包括金属例如钨(W)、铜(Cu)、钛(Ti)、钽(Ta)等，金属氮化物，金属硅化物或掺杂有杂质的多晶硅。
在一些实例实施方式中，下部结构200可包括半导体基底。例如，下部结构200可包括硅、锗、硅-锗或III-V族化合物例如GaP、GaAs、GaSb等。在一些实例实施方式中，下部结构200可包括绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。导电图案210可为在下部结构200中形成的n型或p型的杂质区域。
层间绝缘层220可包括所述基于氧化硅的材料或低介电有机氧化物例如聚硅氧烷、倍半硅氧烷等。例如，层间绝缘层220可通过CVD过程或旋涂过程形成。
参照图12，可部分地除去层间绝缘层220以形成部分地暴露导电图案210的至少一部分的开口225。
在一些实例实施方式中，开口225可具有完全暴露导电图案210的上部表面的孔的形状。在一些实例实施方式中，开口225具有暴露导电图案210的上部表面并且成直线地延伸的沟槽的形状。
参照图13，可沿着层间绝缘层220的表面以及开口225的侧壁和底表面形成导电阻挡层230。
在一些实例实施方式中，导电阻挡层230可使用根据一些实例实施方式的有机金属前体通过之前参照图1-7或图8-10说明的形成层的方法形成。
如之前所说明的，所述有机金属前体可包括作为中心金属的钨、和键合至钨的环戊二烯基配体。所述有机金属前体可进一步包括烯丙基配体。替代地，烷基甲硅烷基配体可进一步键合至所述环戊二烯基配体。
在一些实例实施方式中，所述有机金属前体可包括由化学式1或2表示的化合物的至少一种。
导电阻挡层230可使用所述有机金属前体通过参照图1-7或图8-10说明的ALD过程或等离子体增强ALD(PEALD)过程形成。所述有机金属前体具有提高的热稳定性和挥发性。因此，导电阻挡层230可在开口225的整个表面上具有基本上均匀的厚度。
在一些实例实施方式中，导电阻挡层230可通过CVD过程形成，所述CVD过程包括等离子体增强CVD(PECVD)过程、低压CVD(LPCVD)过程、高密度等离子体CVD(HDP-CVD)过程等。
在一些实例实施方式中，导电阻挡层230可包括氮化钨。在一些实例实施方式中，导电阻挡层230可包括碳化钨或碳氮化钨。
参照图14，可在导电阻挡层230上形成充分地填充开口225的金属层240。金属层240可包括金属例如钨、铝、铜、钛、钽等，且可通过ALD过程、溅射过程或CVD过程形成。
在一些实例实施方式中，金属层240可通过使用根据一些实例实施方式的有机金属前体形成。例如，可重复提供所述有机金属前体和所述吹扫过程以形成具有拥有竖直地沉积的钨原子层的结构的金属层240。在一些实例实施方式中，可使用氢(H2)气作为反应气体代替所述含氮气体以获得钨层作为金属层240。
在一些实例实施方式中，可在基本上相同的气相沉积室中原位沉积导电阻挡层230和金属层240。
参照图15，可将金属层240和导电阻挡层230的上部部分平坦化，例如，通过化学机械抛光(CMP)过程平坦化，直至层间绝缘层220的上部表面被暴露。
通过以上平坦化过程可在开口225中形成电连接到导电图案210并且包括导电阻挡图案235和金属填充图案245的导电结构。在一些实例实施方式中，所述导电结构可包括氮化钨/钨(WNx/W)的沉积结构。
在一些实例实施方式中，所述导电结构可作为电连接例如到半导体器件的杂质区域的接触提供。在一些实例实施方式中，所述导电结构可作为电连接到半导体器件的下部接触或下部塞的上部接触或布线提供。
图16-19为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。例如，图16-19可说明制造具有平面结构或2维结构的非易失性半导体器件的方法。
在图16-19中，与基底的上部表面平行且彼此交叉的两个方向分别被定义为第一方向和第二方向。例如，第一方向和第二方向可彼此垂直地交叉。
参照图16，可在基底300上顺序地形成隧道绝缘层310、电荷俘获层320、介电层330、控制栅层340、导电阻挡层350、金属栅层360和栅掩模层370。
基底300的实例可包括硅基底、锗基底、硅-锗基底、SOI基底、GOI基底等。在一些实例实施方式中，基底300可包括III-V族化合物例如InP、GaP、GaAs、GaSb等。
隧道绝缘层310可包括氧化硅、氮化硅、氧氮化硅等。在一些实例实施方式中，隧道绝缘层310可具有沉积结构例如氧化物-氮化物-氧化物(ONO)结构、氧化物-硅-氧化物(OSO)结构、氧化物-硅-氮化物-氧化物(OSNO)结构等。
电荷俘获层320可通过沉积过程例如使用硅前体和n型或p型的杂质形成。结果，电荷俘获层320可包括掺杂有杂质的多晶硅。在一些实例实施方式中，电荷俘获层320可被提供作为浮栅层。
在一些实例实施方式中，在形成电荷俘获层320之后，可将电荷俘获层320和隧道绝缘层310的上部部分沿着第一方向部分地蚀刻以形成元件隔离沟槽。基底300可被元件隔离沟槽划分为活性区域和场区域。之后，可形成部分地填充元件隔离沟槽的元件隔离层。例如，元件隔离层可包括氧化硅。通过以上说明的过程，可使电荷俘获层320和隧道绝缘层310变成在活性区域中沿着第二方向延伸的线性(线型)图案。
之后，可在电荷俘获层320和元件隔离层上顺序地形成介电层330、控制栅层340、导电阻挡层350和金属栅层360和栅掩模层370。
例如，介电层330可具有氧化物层或氮化物层的单层结构、或沉积结构例如ONO结构。在一些实例实施方式中，介电层330可包括具有相对较高的介电常数的金属氧化物。控制栅层340可包括掺杂有杂质的多晶硅。
在一些实例实施方式中，导电阻挡层350可使用根据一些实例实施方式的有机金属前体通过之前参照图1-7或图8-10说明的形成层的方法形成。
如之前所说明的，所述有机金属前体可包括作为中心金属的钨、和键合至钨的环戊二烯基配体。所述有机金属前体可进一步包括烯丙基配体。替代地，烷基甲硅烷基配体可进一步键合至所述环戊二烯基配体。在一些实例实施方式中，所述有机金属前体可包括由化学式1或2表示的化合物的至少一种。
导电阻挡层350可使用所述有机金属前体通过参照图1-7或图8-10说明的ALD过程或等离子体增强ALD过程形成。
在一些实例实施方式中，导电阻挡层350可通过CVD过程形成，所述CVD过程包括PECVD过程、LPCVD过程、HDP-CVD过程等。
在一些实例实施方式中，导电阻挡层350可包括氮化钨。在一些实例实施方式中，导电阻挡层350可包括碳化钨或碳氮化钨。
金属栅层360可包括金属例如钨、铝、铜、钛、钽等，且可通过ALD过程、溅射过程或CVD过程形成。在一些实例实施方式中，金属栅层360可通过使用根据一些实例实施方式的有机金属前体形成。
例如，可重复提供所述有机金属前体和所述吹扫过程以形成具有拥有竖直地沉积的钨原子层的结构的金属栅层360。在一些实例实施方式中，可在基本上相同的气相沉积室中原位沉积导电阻挡层350和金属栅层360。
在一些实例实施方式中，栅掩模层370可包括氮化硅或氧氮化硅。
参照图17，可将栅掩模层370沿着第二方向部分地蚀刻以形成多个栅掩模375。之后，可通过使用栅掩模375作为蚀刻掩模顺序地且部分地蚀刻金属栅层360、导电阻挡层350、控制栅层340、介电层330、电荷俘获层320和隧道绝缘层310。
结果，可形成包括从基底300的上部表面顺序地沉积的隧道绝缘图案315、电荷俘获图案325、介电图案335、控制栅345、导电阻挡图案355、金属栅365和栅掩模375的栅结构。在一些实例实施方式中，电荷俘获图案325可被提供作为所述栅结构的浮栅。
所述栅结构各自的一部分(例如，其包括介电图案335、控制栅345、导电阻挡图案335、金属栅365和栅掩模375)可具有沿着第二方向延伸的线性图案形状。在一些实例实施方式中，电荷俘获图案325可具有沿着第一方向和第二方向隔离的岛形状。
隧道绝缘图案315可具有沿着第一方向延伸的线性图案形状。可通过蚀刻过程部分地除去隧道绝缘图案315使得隧道绝缘图案315可沿着第一方向连接在彼此相邻的栅结构之间。结果，隧道绝缘图案315可包括在所述栅结构之间的凹处。
在一些实例实施方式中，可沿着第一方向形成多个栅结构。例如，基底300的中心部分可对应于单元(cell)区域，并且在单元区域中，配置为形成存储单元的栅结构可形成为具有相对较窄的宽度且通过相对较窄的间隙彼此间隔开。图17显示在单元区域中形成的四个栅结构，然而，实例实施方式不限于此。
基底300的介入中心部分的两个外围部分都可对应于选择区域。在选择区域中与在单元区域中相比，栅结构可形成为具有相对较大的宽度且通过相对较大的间隙彼此间隔开。
参照图18，可在栅结构的侧壁处形成栅间隔体380。例如，可在隧道绝缘图案315上沿着栅结构的表面形成间隔体层。之后，可通过回蚀过程或各向异性蚀刻过程部分地除去间隔体层以在栅结构的侧壁上形成栅间隔体380。
例如，间隔体层可包括氮化硅或氧氮化硅，并且可通过能够改善阶梯覆盖性质的ALD过程形成。
之后，可在隧道绝缘图案315和元件隔离层上形成第一层间绝缘层385以覆盖栅结构。例如，第一层间绝缘层385可通过CVD过程形成，并且可包括氧化硅例如PEOX、TEOS或硅酸盐玻璃。
第一接触386可形成为穿过第一层间绝缘层385。第一接触386可接触或电连接到第一杂质区域305。
例如，可蚀刻设置在选择区域之一与单元区域之间的第一层间绝缘层385和隧道绝缘图案315以形成第一开口。可通过第一开口提供第一杂质以在基底300上形成第一杂质区域305。之后，在第一层间绝缘层385上形成填充第一开口的第一导电层。可将第一导电层的上部部分平坦化，例如，通过CMP过程平坦化，以形成第一接触386。第一接触386可被提供作为半导体器件的公共源极线(CSL)或CSL接触。
参照图19，可形成第二层间绝缘层390以覆盖在第一层间绝缘层385上的第一接触386。之后，可形成穿过第二层间绝缘层390、第一层间绝缘层385和隧道绝缘图案315的第二开口以使基底300在选择区域的另一个与单元区域之间的上部部分暴露。可在基底300上由经由离子注入过程通过第二开口提供的杂质形成第二杂质区域305。
之后，可在第二层间绝缘层390上形成填充第二开口的第二导电层。第二导电层的上部部分可通过CMP过程平坦化以形成第二接触395。
可在第二层间绝缘层390和第二接触395上形成第三导电层，并且可将其图案化以形成位线397。例如，位线397可沿着第一方向延伸。第二接触395可电连接到位线397以起到位线接触的作用。
第二层间绝缘层390可包括与第一层间绝缘层385基本上相同或类似的氧化硅。第一到第三导电层可包括导电材料例如金属、金属氮化物、金属硅化物、掺杂有杂质的多晶硅等，并且可通过溅射过程、ALD过程等形成。
在一些实例实施方式中，第一和第二接触386和395可使用根据一些实例实施方式的有机金属前体通过与之前参照图11-15说明的那些基本上相同或类似的过程形成。
在一些实例实施方式中，第一和第二接触386和395可包括钨。在一些实例实施方式中，第一和第二接触386和395可具有氮化钨/钨的沉积结构。
图20-26为说明根据一些实例实施方式的制造半导体器件的方法的横截面图。例如，图20-26可说明制造具有3维结构的非易失性半导体器件或包括竖直沟道的竖直型存储器件的方法。在一些实例实施方式中，竖直型存储器件可包括在基底上以三维结构(或竖直结构)形成的三维存储单元阵列。在该情况中，存储单元阵列可包括竖直单元串(cellstring)，其竖直地定向使得至少一个存储单元位于另外的存储单元上面。下面的特此引入作为参考的专利文件描述了三维存储单元阵列的合适的构造：美国专利No.7,679,133；8,553,466；8,654,587；8,559,235；和美国专利公布No.2011/0233648。
在图20-26中，从基底的上部表面竖直地延伸的方向可定义为第一方向。此外，与基底的上部表面平行并且彼此交叉的两个方向可分别定义为第二方向和第三方向。例如，第二方向和第三方向可彼此垂直地交叉。
参照图20，可在基底400上交替地且重复地形成层间绝缘层402(例如，402a到402g)和牺牲层404(例如，404a到404f)以形成模具(mold)结构。之后，可将模具结构部分地蚀刻以形成使基底400的上部表面暴露的沟道孔410。
例如，层间绝缘层402可包括氧化硅。牺牲层404可包括相对于层间绝缘层402可具有蚀刻选择性并且可通过湿法蚀刻过程容易地除去的材料。例如，牺牲层404可包括氮化硅。
牺牲层404可在随后的过程中除去以提供用于接地选择线(GSL)、字线和串选择线(SSL)的空间。因此，可考虑GSL、字线和SSL的数量确定层间绝缘层402和牺牲层404的数量。
例如，GSL和SSL各自可在单个水平(水平面，level)处形成，且字线可在4个水平处形成。在该情况中，牺牲层404和层间绝缘层402分别在6个水平和7个水平处形成。然而，层间绝缘层402和牺牲层404的数量没有具体限制并且取决于半导体器件的集成化程度，层间绝缘层402和牺牲层404的数量可增加或减少。
例如，可通过干法蚀刻过程部分地除去模具结构以形成多个沟道孔410。在一些实例实施方式中，沟道孔410可沿着第三方向形成沟道孔行。在一些实例实施方式中，沟道孔410可沿着第二方向形成沟道孔行。
参照图21，可在沟道孔410的每一个中形成包括介电层结构422、沟道424和填充图案426的竖直沟道结构420。可在竖直沟道结构420上形成盖垫(capping pad)430。
例如，可沿着沟道孔410的侧壁和底表面以及最上面的层间绝缘层402g的上部表面形成介电层。例如，可顺序地形成阻挡层(blocking layer)、电荷俘获层和隧道绝缘层以获得介电层。
例如，阻挡层可通过使用氧化物例如氧化硅形成，电荷俘获层可通过使用氮化硅或金属氧化物形成，且隧道绝缘层可通过使用氧化物例如氧化硅形成。例如，介电层可形成为具有ONO层状结构。
例如，可通过回蚀过程除去介电层的上部和下部部分。因此，可基本上除去介电层的形成于基底400和最上面的层间绝缘层402g的上部表面上的部分以形成介电层结构422。例如，介电层结构422可在沟道孔410的侧壁处形成，并且可具有基本上吸管的形状或基本上圆柱形壳的形状。
之后，可在最上面的层间绝缘层402g和介电层结构422的表面、以及基底400的上部表面上形成沟道层。可在沟道层上形成填充层以填充沟道孔410的剩余部分。
在一些实例实施方式中，沟道层可通过使用任选地掺杂有杂质的多晶硅或非晶硅形成。在一些实例实施方式中，可进一步对沟道层进行热处理或激光束照射以将沟道层的多晶硅或非晶硅改变为单晶硅。填充层可通过使用绝缘材料例如氧化硅或氮化硅形成。
可将所述填充层和沟道层平坦化，例如，通过CMP过程和/或回蚀过程平坦化，直至最上面的层间绝缘层402g被暴露。因此，从介电层结构422的内壁顺序地堆叠的沟道424和填充图案426可形成为填充沟道孔410。
沟道424可具有基本上杯子的形状，并且可与基底400的通过沟道孔410暴露的上部表面接触。填充图案426可具有基本上柱子的形状或实心圆柱体的形状。
沟道424可在各个沟道孔410中形成，且因此可形成与沟道孔行相当的沟道行。
在一些实例实施方式中，可在形成介电层结构422和沟道424之前进一步形成沟道柱子以填充沟道孔410的下部部分。沟道柱子可使用基底400的通过沟道孔410暴露的上部表面作为种子通过选择性外延生长(SEG)过程形成。沟道柱子可包括多晶硅或单晶硅。
可进一步在竖直沟道结构420上形成覆盖沟道孔410的上部部分的盖垫430。例如，可通过回蚀过程部分地除去介电层结构422、沟道424和填充图案426的上部部分以形成凹处。可在最上面的层间绝缘层402g上形成垫层以填充凹处。可将垫层的上部部分平坦化，例如，通过CMP过程平坦化，直至最上面的层间绝缘层402g的上部表面被暴露，以形成盖垫430。在一些实例实施方式中，垫层可通过使用任选地掺杂有n型杂质的多晶硅形成。
可在最上面的层间绝缘层402g上形成第一上部绝缘层440以覆盖盖垫430。例如，第一上部绝缘层440可通过CVD过程、旋涂过程等形成，并且可包括氧化硅。
参照图22，可部分地蚀刻第一上部绝缘层440和模具结构以形成开口450。例如，可通过干法蚀刻过程蚀刻在彼此相邻的沟道行之间的模具结构和第一上部绝缘层440的部分以形成开口450。
开口450可沿着第一方向穿过模具结构以使基底400的上部表面暴露。此外，开口450可沿着第三方向延伸，且多个开口450可沿着第二方向形成和布置。
开口450可被提供作为栅极线切割区域。期望的(和/或替代地预定的)数量的沟道行可沿着第二方向布置在彼此相邻的开口450之间。
当形成开口450时，可将层间绝缘层402和牺牲层404改变为层间绝缘图案406(例如，406a到406g)和牺牲图案408(例如，408a到408f)。在各水平处的层间绝缘层图案406和牺牲图案408可具有围绕包括在沟道行中并且在一定方向上延伸的竖直沟道结构420的片形状。
参照图23，可除去其侧壁通过开口450暴露的牺牲图案408。
当牺牲图案408包括氮化硅时，且当层间绝缘图案406包括氧化硅时，可使用对于氮化硅具有选择性的蚀刻剂溶液例如磷酸通过湿法蚀刻过程除去牺牲图案308。
可通过从其除去牺牲图案408的空间来定义间隙460。可在相邻的层间绝缘层图案406之间形成多个间隙460。介电层结构422的外部侧壁可通过间隙460暴露。
参照图24，可沿着介电层结构422的外部侧壁、间隙460的内壁、层间绝缘层图案406的表面、和基底400的暴露的上部表面形成导电阻挡层463。可在导电阻挡层463上形成金属栅层465。在一些实例实施方式中，金属栅层465可充分地填充间隙460，并且可至少部分地填充开口450。
在一些实例实施方式中，导电阻挡层463可使用根据一些实例实施方式的有机金属前体通过之前参照图1-7或图8-10说明的形成层的方法形成。
如之前所说明的，所述有机金属前体可包括作为中心金属的钨、和键合至钨的环戊二烯基配体。所述有机金属前体可进一步包括烯丙基配体。替代地，烷基甲硅烷基配体可进一步键合至所述环戊二烯基配体。
在一些实例实施方式中，有机金属前体可包括由化学式1或2表示的化合物的至少一种。
包括氮化钨的导电阻挡层463可使用所述有机金属前体通过参照图1-7或图8-10说明的ALD过程或PEALD过程形成。所述有机金属前体具有提高的热稳定性和挥发性。因此，导电阻挡层463可被形成为具有在间隙460的内壁上的提高的共形性质和基本上均匀的厚度。
在一些实例实施方式中，金属栅层465也可通过使用根据一些实例实施方式的有机金属前体形成。例如，可重复提供有机金属前体和吹扫过程以形成具有拥有竖直地沉积的钨原子层的结构的金属栅层465。在一些实例实施方式中，可在基本上相同的气相沉积室中原位沉积导电阻挡层463和金属栅层465。
参照图25，可部分地蚀刻导电阻挡层463和金属栅层465以在间隙460各自中形成导电阻挡图案467和金属栅470(例如，470a到470f)。金属栅470可具有包围包括在沟道行中并且在方向上延伸的竖直沟道结构420的侧壁的线性形状或片形状。
例如，可通过CMP过程将导电阻挡层463和金属栅层465的上部部分平坦化直至第一上部绝缘层440的上部表面可被暴露。之后，可通过各向异性蚀刻过程蚀刻在开口450中形成的导电阻挡层463和金属栅层465的部分以在各水平处的间隙460中形成导电阻挡图案467和金属栅470。可沿着间隙460的内壁形成导电阻挡图案467，并且可在导电阻挡图案467上形成金属栅470以填充在各水平处的间隙460。
金属栅470可包括从基底400的上部表面顺序地堆叠并且沿着第一方向彼此间隔开的GSL、字线和SSL。例如，最下面的金属栅470a可被提供作为GSL。在GSL上的四个金属栅470b到470e可被提供作为字线。在字线上的最上面的金属栅470f可被提供作为SSL。
参照图26，可在通过开口450暴露的基底400上形成杂质区域405，并且可在开口450中形成间隔体480和切割图案485。
例如，可通过开口450例如通过离子注入过程提供n型杂质例如磷或砷以形成杂质区域405。杂质区域405可形成于基底400上并且可沿着第三方向延伸。
可在开口450的侧壁处形成间隔体480。例如，可沿着第一上部绝缘层440的上部表面以及开口450的侧壁和底部表面通过ALD过程形成包括绝缘材料例如氧化硅的间隔体层。例如，可通过各向异性蚀刻过程或回蚀过程部分地除去间隔体层以在开口450的侧壁处选择性地形成间隔体480。
之后，可形成切割图案485以填充开口450的剩余部分。例如，可在第一上部绝缘层440上形成导电层以充分地填充开口450。导电层的上部部分可通过CMP过程平坦化，直至第一上部绝缘层440的上部表面被暴露，以形成在开口450中延伸的切割图案485。
导电层可包括金属、金属氮化物、金属硅化物和/或掺杂有杂质的多晶硅，并且可通过ALD过程或溅射过程形成。切割图案485可被提供作为半导体器件的CSL。
在一些实例实施方式中，导电层可通过使用根据一些实例实施方式的有机金属前体形成。在该情况中，切割图案485可包括钨。
可在第一上部绝缘层440上形成第二上部绝缘层490以覆盖切割图案485和间隔体480。第二上部绝缘层490可包括与第一上部绝缘层440基本上类似或相同的氧化硅，并且可通过CVD过程形成。
之后，可形成位线接触495。位线接触495可穿过第一和第二上部绝缘层440和490以接触盖垫430。之后，可在第二上部绝缘层490上形成电连接到位线接触495的位线497。位线接触495和位线497可包括金属、金属氮化物、掺杂有杂质的多晶硅等，并且可通过CVD过程、ALD过程、溅射过程等形成。
可形成多个位线接触495以对应于盖垫430，由此形成位线接触阵列。此外，位线497可沿着第二方向延伸，并且可通过位线接触495电连接到多个盖垫430。此外，多个位线497可沿着第三方向形成。
在下文中，将参照具体合成实施例和实验实施例更充分地说明根据一些实例实施方式的有机金属前体和使用有机金属前体形成层的方法。
合成实施例1：(乙基环戊二烯基)(2-甲基烯丙基)(二羰基)钨[(EtCp)(2-Meallyl)W(CO)2]
在氮气气氛下将100g(0.231mol)(三丙腈)(三羰基)钨和1,000ml丙腈注入经火焰干燥的3,000mL烧瓶中。然后，向其添加167.2g(1.847mol)1-氯-2-甲基丙烯，同时搅拌溶液。将反应溶液在25℃下搅拌五小时，然后真空处理以浓缩。之后，添加1,000ml二乙基醚以形成具有红棕色颜色的沉淀物。在将所述沉淀物真空过滤之后，通过真空干燥从所获得的包含氯化(2-甲基烯丙基)(二羰基)(二丙腈)钨的固体除去溶剂。然后，在氮气气氛下将100g(0.242mol)除去了溶剂的固体氯化(2-甲基烯丙基)(二羰基)(二丙腈)钨和24.26g(0.242mol)乙基环戊二烯锂注入经火焰干燥的2,000mL烧瓶中，并且向其添加1,000ml四氢呋喃(THF)。在将溶液在25℃下搅拌十八小时之后，将该溶液过滤以除去作为副产物的氯化锂。将剩余溶液真空处理以除去溶剂。
为了提高剩余材料的纯度，将剩余溶液真空蒸馏(95℃，0.4mmHg)，从而以73％的产率获得69g作为红棕色液体的由化学式2-1表示的(乙基环戊二烯基)(2-甲基烯丙基)(二羰基)钨(1H NMR(C6D6)：δ4.56(4H，s)，2.79(2H，s)，2.28(3H，s)，1.87(2H，q)，1.41(2H，s)，0.81(3H，t))。
合成实施例2：(二甲基丙基甲硅烷基环戊二烯基)甲基(三羰基)钨[(CpSiMe2Pr)W(Me)(CO)3]
在氮气气氛下将88.8g(0.23mol)(三丙腈)(三羰基)钨和500ml THF注入经火焰干燥的3,000mL烧瓶中。在-10℃下向其缓慢地添加溶解在500ml THF中的39.1g(0.23mol)二甲基丙基甲硅烷基环戊二烯锂，同时搅拌溶液。将反应溶液在25℃下搅拌三小时，并且在室温下向其缓慢地添加32.2g(0.23mol)甲基碘。在于25℃下搅拌两小时之后，将反应溶液过滤以除去固体副产物，并且将剩余溶液真空处理以除去溶剂。
为了提高剩余材料的纯度，将剩余溶液真空蒸馏(120℃，0.7mmHg)，从而以53％的产率获得53.9g作为橙色液体的由化学式1-4表示的二甲基丙基甲硅烷基环戊二烯基)甲基(三羰基)钨(1H NMR(C6D6)：δ4.69(2H，s)，4.48(2H，s)，1.17(2H，m)，0.89(3H，t)，0.50(3H，s)，0.47(2H，m)，0.06(6H，s))。
实验实施例1
将硅基底装载于用于PEALD的气相沉积室中，将所述基底的温度调节为400℃。从不锈钢鼓泡器容器注入合成实施例1的(乙基环戊二烯基)(2-甲基烯丙基)(二羰基)钨作为有机金属前体，并且将温度调节为115℃。将所述有机金属前体与作为传输气体的氩气(50sccm)一起提供到气相沉积室中15秒。用氩气(1,100sccm)进行吹扫15秒以除去剩余在气相沉积室中的有机金属前体和副产物。注入氨气作为反应气体(2,000sccm)25秒以形成含钨薄膜。之后，再次用氩气(960sccm)进行吹扫10秒以除去剩余在气相沉积室中的反应气体和副产物。重复以上过程300次循环以形成具有的厚度的含钨薄膜。作为所述含钨薄膜的AES分析的结果，钨、氮、碳和氧的量分别为30.4原子％、14.4原子％、51.4原子％和3.8原子％。因此，可指出的是，所述含钨薄膜实质上包括氮化钨或碳氮化钨。
实验实施例2
将硅基底装载于用于PEALD的气相沉积室中，将所述基底的温度调节为250℃。从不锈钢鼓泡器容器注入合成实施例2的(二甲基丙基甲硅烷基环戊二烯基)甲基(三羰基)钨作为有机金属前体，并且将温度调节为128℃。将所述有机金属前体与作为传输气体的氩气(50sccm)一起提供到气相沉积室中5秒。用氩气(3,000sccm)进行吹扫10秒以除去剩余在气相沉积室中的有机金属前体和副产物。注入氢气作为反应气体(500sccm，以RF功率400W)10秒以形成含钨薄膜。之后，再次用氩气(3,000sccm)进行吹扫10秒以除去剩余在气相沉积室中的反应气体和副产物。重复以上过程500次循环以形成具有的厚度的含钨薄膜。作为所述含钨薄膜的AES分析的结果，钨、碳、氧和硅的量分别为18原子％、30.8原子％、40.8原子％和10.4原子％。因此，可指出的是，所述含钨薄膜实质上包括碳化钨。
根据本发明构思的一些实例实施方式的有机金属前体可用于形成导电结构例如DRAM器件的接触、闪速存储器件的栅图案等。此外，所述有机金属前体可用于形成各种半导体器件例如MRAM器件、ReRAM器件、PRAM器件、逻辑元件等的电极、栅、接触等。
前述内容说明实例实施方式并且将不被解释为限制其。尽管已经描述了一些实例实施方式，但是本领域技术人员将容易地理解，在不实质上背离本发明构思的新的教导、特征和效果的情况下，许多变型是可能的。因此，所有这样的修改意图包括在权利要求的范围内。

Claims (17)

1.有机金属前体，包括：
作为钨的中心金属；
键合至所述中心金属的环戊二烯基配体；以及
第一结构或第二结构，所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基，和所述第二结构包括键合至所述中心金属的烯丙基配体。
2.如权利要求1所述的有机金属前体，其中所述有机金属前体由以下化学式1表示，
[化学式1]
其中R1、R2、R3和R4独立地为氢原子、卤素原子和C1-C7的烷基之一，条件是R1、R2和R3的至少一个为C1-C7的烷基。
3.如权利要求2所述的有机金属前体，其中所述有机金属前体由以下化学式1-1、1-2、1-3和1-4之一表示，
[化学式1-1]
[化学式1-2]
[化学式1-3]
和
[化学式1-4]
4.如权利要求1所述的有机金属前体，其中所述有机金属前体包括所述第一结构，所述第一结构包括键合至环戊二烯基配体的烷基甲硅烷基，和
所述烷基甲硅烷基包括键合至硅原子的三个烷基。
5.如权利要求1所述的有机金属前体，其中所述有机金属前体由以下化学式2表示，
[化学式2]
和
其中R1、R2、R3和R4各自独立地为氢原子、卤素原子和C1-C7的烷基之一。
6.制造半导体器件的方法，所述方法包括：
通过在半导体基底上提供至少一种如权利要求1-5任一项所述的有机金属前体而形成导电阻挡层；和
在所述导电阻挡层上形成金属层。
7.如权利要求6所述的方法，其中
所述形成导电阻挡层包括在所述提供有机金属前体期间在所述基底上面提供含氮气体，和
所述导电阻挡层包括氮化钨。
8.如权利要求6所述的方法，其中
所述形成导电阻挡层包括在所述提供有机金属前体期间在所述基底上面提供氢气，和
所述导电阻挡层包括碳化钨。
9.如权利要求7所述的方法，其中所述形成金属层包括在所述导电阻挡层上提供所述有机金属前体，和
所述金属层包括钨层。
10.如权利要求9所述的方法，其中所述形成金属层包括向在所述导电阻挡层上的所述有机金属前体提供氢气。
11.形成层的方法包括：
在基底上形成前体薄膜，所述前体薄膜包括有机金属前体，所述有机金属前体包括第一结构和第二结构之一以及键合至中心金属的环戊二烯基配体，
所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基，和所述第二结构包括键合至所述中心金属的烯丙基配体；
通过在所述前体薄膜上面提供反应气体而形成金属氮化物层，所述反应气体包括含氮气体；和
通过重复所述形成前体薄膜和所述形成金属氮化物层至少一次而形成多个金属氮化物层。
12.如权利要求11所述的方法，进一步包括：
形成与所述多个金属氮化物层交替地堆叠的多个反应物质层，其中
所述形成多个反应物质层包括在所述多个金属氮化物层的相应一个上形成金属原子层和在形成所述多个金属氮化物层的下一个之前在所述金属原子层上面提供所述反应气体。
13.如权利要求11所述的方法，其中
所述中心金属为钨(W)，和
所述有机金属前体由以下化学式1表示，
[化学式1]
和
R1、R2、R3和R4独立地为氢原子、卤素原子、和C1-C7的烷基之一，条件是R1、R2和R3的至少一个为C1-C7的烷基。
14.如权利要求13所述的方法，其中所述有机金属前体由以下化学式1-1、1-2、1-3和1-4之一表示，
[化学式1-1]
[化学式1-2]
[化学式1-3]
和
[化学式1-4]
15.如权利要求11所述的方法，其中所述有机金属前体包括所述第一结构，所述第一结构包括键合至环戊二烯基配体的烷基甲硅烷基，和
所述烷基甲硅烷基包括键合至硅原子的三个烷基。
16.如权利要求11所述的方法，其中
所述形成多个金属氮化物层在处理室中进行，其中将所述处理室保持在200℃-600℃范围内的温度下。
17.如权利要求11所述的方法，其中
所述中心金属为钨(W)，和
所述有机金属前体由以下化学式2表示，
[化学式2]
和
其中R1、R2、R3和R4各自独立地为氢原子、卤素原子和C1-C7的烷基之一。
CN201710899209.XA 2016-10-07 2017-09-28 有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法 Pending CN107915760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0129937 2016-10-07
KR1020160129937A KR20180038823A (ko) 2016-10-07 2016-10-07 유기 금속 전구체, 이를 이용한 막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN107915760A true CN107915760A (zh) 2018-04-17

Family

ID=61829091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710899209.XA Pending CN107915760A (zh) 2016-10-07 2017-09-28 有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法

Country Status (3)

Country Link
US (2) US10361118B2 (zh)
KR (1) KR20180038823A (zh)
CN (1) CN107915760A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102381238B1 (ko) * 2018-11-26 2022-04-01 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법
CN115701654A (zh) * 2021-08-02 2023-02-10 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395642A (en) * 1992-10-21 1995-03-07 Solvay Deutschland Gmbh Process for depositing layers having high specific electrical conductivity
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
CN101516900A (zh) * 2006-09-28 2009-08-26 普莱克斯技术有限公司 有机金属前体化合物
CN104136448A (zh) * 2012-01-26 2014-11-05 辛格玛艾瑞契有限责任公司 钼烯丙基络合物和其于薄膜沉积中的用途
CN106460170A (zh) * 2014-03-13 2017-02-22 西格玛奥德里奇有限公司 甲硅烷基环戊二烯基钼和甲硅烷基烯丙基配合物及其在薄膜沉积中的应用

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2643071B1 (fr) 1989-02-16 1993-05-07 Unirec Procede de depot en phase vapeur a basse temperature d'un revetement ceramique du type nitrure ou carbonitrure metallique
JPH09199445A (ja) 1996-01-23 1997-07-31 Hitachi Ltd 半導体装置の製造方法
CN1231506C (zh) 1999-08-13 2005-12-14 巴塞尔聚烯烃股份有限公司 乙烯与C3－C12α－烯烃的共聚物
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
FI109770B (fi) * 2001-03-16 2002-10-15 Asm Microchemistry Oy Menetelmä metallinitridiohutkalvojen valmistamiseksi
US6552209B1 (en) 2002-06-24 2003-04-22 Air Products And Chemicals, Inc. Preparation of metal imino/amino complexes for metal oxide and metal nitride thin films
US7544826B2 (en) 2003-12-16 2009-06-09 Basell Polyolefine Gmbh Monocyclopentadienyl complexes
TWI283006B (en) 2004-08-31 2007-06-21 Hynix Semiconductor Inc Method for forming tungsten nitride film
JP2006128611A (ja) 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
DE102006000823A1 (de) 2006-01-05 2007-07-12 H. C. Starck Gmbh & Co. Kg Wolfram- und Molybdän-Verbindungen und ihre Verwendung für die Chemical Vapour Deposition (CVD)
WO2007091339A1 (ja) 2006-02-08 2007-08-16 Jsr Corporation 金属膜の形成方法
WO2008142652A1 (en) 2007-05-21 2008-11-27 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude New metal precursors for semiconductor applications
JP5437594B2 (ja) 2007-06-05 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
WO2012027575A1 (en) 2010-08-27 2012-03-01 Sigma-Aldrich Co. Llc Molybdenum (iv) amide precursors and use thereof in atomic layer deposition
JP6041464B2 (ja) 2011-03-03 2016-12-07 大陽日酸株式会社 金属薄膜の製膜方法、および金属薄膜の製膜装置
KR101306812B1 (ko) 2012-05-09 2013-09-10 한국화학연구원 신규의 텅스텐 실릴아미드 화합물, 이의 제조방법 및 이를 이용하여 박막을 형성하는 방법
KR101306810B1 (ko) 2012-05-09 2013-09-10 한국화학연구원 신규의 텅스텐 아미노알콕사이드 화합물, 이의 제조방법 및 이를 이용하여 박막을 형성하는 방법
KR101306811B1 (ko) 2012-05-09 2013-09-10 한국화학연구원 신규의 텅스텐 아미노아미드 할로겐 화합물, 이의 제조방법 및 이를 이용하여 박막을 형성하는 방법
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
KR101990051B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
KR101546319B1 (ko) 2015-01-02 2015-08-24 (주)마이크로켐 텅스텐 함유 막을 증착시키기 위한 텅스텐 전구체 및 이를 포함하는 텅스텐 함유 필름 증착방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395642A (en) * 1992-10-21 1995-03-07 Solvay Deutschland Gmbh Process for depositing layers having high specific electrical conductivity
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
CN101516900A (zh) * 2006-09-28 2009-08-26 普莱克斯技术有限公司 有机金属前体化合物
CN104136448A (zh) * 2012-01-26 2014-11-05 辛格玛艾瑞契有限责任公司 钼烯丙基络合物和其于薄膜沉积中的用途
CN106460170A (zh) * 2014-03-13 2017-02-22 西格玛奥德里奇有限公司 甲硅烷基环戊二烯基钼和甲硅烷基烯丙基配合物及其在薄膜沉积中的应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEMICAL ABSTRACT SERVICE: "CAS RN：1772626-93-3等", 《STNEXT-REGISTRY数据库》 *

Also Published As

Publication number Publication date
KR20180038823A (ko) 2018-04-17
US10361118B2 (en) 2019-07-23
US20190304835A1 (en) 2019-10-03
US11062940B2 (en) 2021-07-13
US20180102284A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
EP3262685B1 (en) A metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
KR102205711B1 (ko) 환형 차단 유전체들을 갖는 3차원 메모리 디바이스 및 그 제조 방법
US10290648B1 (en) Three-dimensional memory device containing air gap rails and method of making thereof
US9419012B1 (en) Three-dimensional memory structure employing air gap isolation
JP6550541B2 (ja) 垂直方向に隔離された電荷蓄積領域を含む３次元メモリデバイスおよびその形成方法
US9646975B2 (en) Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US10141331B1 (en) Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof
US10014316B2 (en) Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
US9780182B2 (en) Molybdenum-containing conductive layers for control gate electrodes in a memory structure
US9842907B2 (en) Memory device containing cobalt silicide control gate electrodes and method of making thereof
US9397046B1 (en) Fluorine-free word lines for three-dimensional memory devices
TWI685950B (zh) 記憶體元件以及形成記憶體元件的方法
US10453854B2 (en) Three-dimensional memory device with thickened word lines in terrace region
US10461163B2 (en) Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US20170125438A1 (en) Three-dimensional memory devices having a shaped epitaxial channel portion
US20170125437A1 (en) Three-dimensional memory devices having a shaped epitaxial channel portion and method of making thereof
US10818542B2 (en) Three-dimensional memory device including composite word lines and multi-strip select lines and method for making the same
WO2017074552A1 (en) Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
WO2016085572A1 (en) Memory device containing stress-tunable control gate electrodes
US10290652B1 (en) Three-dimensional memory device with graded word lines and methods of making the same
CN103594423B (zh) 制造非易失性存储器件的方法
CN110808250A (zh) 三维存储器结构及其制备方法
US20200286909A1 (en) Three-dimensional memory device containing a channel connection strap and method for making the same
US11062940B2 (en) Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same
KR102504958B1 (ko) 박막 증착 방법 및 박막 증착 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180417

WD01 Invention patent application deemed withdrawn after publication