CN107887335A - 一种金属栅极制作方法 - Google Patents

一种金属栅极制作方法 Download PDF

Info

Publication number
CN107887335A
CN107887335A CN201711122782.6A CN201711122782A CN107887335A CN 107887335 A CN107887335 A CN 107887335A CN 201711122782 A CN201711122782 A CN 201711122782A CN 107887335 A CN107887335 A CN 107887335A
Authority
CN
China
Prior art keywords
layer
mask layer
dummy grid
prestressed concrete
metal gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711122782.6A
Other languages
English (en)
Other versions
CN107887335B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711122782.6A priority Critical patent/CN107887335B/zh
Publication of CN107887335A publication Critical patent/CN107887335A/zh
Application granted granted Critical
Publication of CN107887335B publication Critical patent/CN107887335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种金属栅极制作方法，应用于半导体的刻蚀工艺中，在去除NMOS区域的多晶硅伪栅极时使用氮化钛作为硬掩膜，分开去除NMOS和PMOS的多晶硅伪栅极后，同步进行电极填充，简化工艺流程。

Description

一种金属栅极制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属栅极的制作方式。
背景技术
现有技术在28nm节点的高k介质/金属栅(high-K metal gate，HKMG)结构制造工艺中大多采用后栅集成方案(Gate Last)，在去除多晶硅伪栅极(Dummy Gate)时使用氮化钛作为硬掩膜，在提高选择比的同时保护使用氮化硅的接触刻蚀阻挡层(contact etchstop layer，CESL)和使用氧化物的层间介质隔离层(Inter Layer Dielectric，ILD)，避免损耗形成缺陷(Step)。
发明内容
针对上述问题，本发明提供一种金属栅极制作方法，应用于半导体的刻蚀工艺中，其特征在于，提供一形成有多晶硅伪栅极的CMOS结构，所述CMOS结构具有NMOS区域和PMOS区域，所述CMOS结构上覆盖有一层间介质隔离层，还包括以下步骤：
步骤S1、通过CMP平坦化至所述多晶硅伪栅极露出；
步骤S2、淀积一硬掩膜层，于所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述PMOS区域的所述多晶硅伪栅极处形成工艺窗口；
步骤S3、通过所述第一掩膜层对所述PMOS区域进行刻蚀，去除所述PMOS区域的所述多晶硅伪栅极，形成一第一栅极沟槽；
步骤S4、去除所述第一掩膜层，依次淀积一第一刻蚀阻挡层和一第一TiN层；
步骤S5、于所述第一TiN层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述NMOS区域的所述多晶硅伪栅极处形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述NMOS区域进行刻蚀，去除所述NMOS区域的所述多晶硅伪栅极，形成一第二栅极沟槽；
步骤S7、去除所述第二掩膜层，依次淀积一第二刻蚀阻挡层、一TiAl层、一第二TiN层、一浸润层，随后，在所述CMOS表面淀积栅极金属；
步骤S8、对所述CMOS表面进行平坦化处理，至去除所述硬掩膜层，形成金属栅极。
其中，所述硬掩膜层为氮化钛。
其中，所述第一刻蚀阻挡层为氮化钽。
其中，所述第二刻蚀阻挡层为氮化钽。
其中，所述第一刻蚀阻挡层的厚度小于10A。
其中，所述制作方法适用于后栅极工艺。
其中，所述后栅极工艺包括先高K介质后栅极工艺。
其中，所述后栅极工艺还包括后高K介质后栅极工艺。
其中，所述步骤S6中所述图案化所述第二掩膜层时，使用牺牲材料保护所述第一TiN层。
其中，所述金属栅极为高K介质金属栅极。
有益效果：去除NMOS区域的多晶硅伪栅极时使用TiN作为硬掩膜，在分开去除NMOS和PMOS的多晶硅伪栅极后，同步进行电极填充，简化工艺流程。
附图说明
图1本发明的制作方法流程图；
图2～图7形成高k金属栅极结构的工艺结构示意图；
其中的附图标记为：
1第一TiN层；2第一刻蚀阻挡层；3硬掩膜层；4、10氧化物；5、9刻蚀阻挡层；6半导体衬底；7高K介质层；8TiN层；11多晶硅伪栅极；12栅极金属；13第二TiN层；14TiAl层；15第二刻蚀阻挡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种高K金属栅极结构的制作方法的流程图。同时，请参阅图2～图7，图2～图7是本发明一较佳实施例中根据图1的方法形成高K金属栅极结构的工艺结构示意图。图2～图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种金属栅极制作方法，应用于半导体的刻蚀工艺中，其特征在于，提供一形成有多晶硅伪栅极的CMOS结构，所述CMOS结构具有NMOS区域和PMOS区域，所述CMOS结构上覆盖有一层间介质隔离层，还包括以下步骤：
步骤S1、通过CMP平坦化至所述多晶硅伪栅极露出；
步骤S2、淀积一硬掩膜层3，于所述硬掩膜层3表面形成一第一掩膜层，图案化所述第一掩膜层，于所述PMOS区域的所述多晶硅伪栅极处形成工艺窗口；
步骤S3、通过所述第一掩膜层对所述PMOS区域进行刻蚀，去除所述PMOS区域的所述多晶硅伪栅极，形成一第一栅极沟槽；
步骤S4、去除所述第一掩膜层，依次淀积一第一刻蚀阻挡层2和一第一TiN层1；
步骤S5、于所述第一TiN层1表面形成一第二掩膜层，图案化所述第二掩膜层，于所述NMOS区域的所述多晶硅伪栅极11处形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述NMOS区域进行刻蚀，去除所述NMOS区域的所述多晶硅伪栅极11，形成一第二栅极沟槽；
步骤S7、去除所述第二掩膜层，依次淀积一第二刻蚀阻挡层15、一TiAl层14、一第二TiN层13、一浸润层(图中未示出)，随后，在所述CMOS表面淀积栅极金属12；
步骤S8、对所述CMOS表面进行平坦化处理，至去除所述硬掩膜层，形成金属栅极。
上述技术方案中，去除NMOS区域的多晶硅伪栅极时使用TiN作为硬掩膜，在分开去除NMOS和PMOS的多晶硅伪栅极后，同步进行电极填充，简化工艺流程。
在一个较佳的实施例中，先在一半导体衬底6上图案化形成一栅氧化层，随后，在栅氧化层上图案化形成一伪栅层和一高度低于伪栅层的伪栅层侧墙，形成具有具有多晶硅伪栅极的CMOS结构。随后，在CMOS结构表面覆盖一层间介质层。
在一个较佳的实施例中，采用例如化学机械研磨，对层间介质层进行平坦化处理，直至暴露多晶硅栅极。
在一个较佳的实施例中，硬掩膜层3可以使用TiN。
在一个较佳的实施例中，对多晶硅伪栅极11进行刻蚀时，把第一TiN层1、第一刻蚀阻挡层2、硬掩膜层3一同作为刻蚀的硬掩膜。
在一个较佳的实施例中，对第二掩膜层进行图案化时可以使用牺牲材料保护第一TiN层。
在一个较佳的实施例中，对多晶硅伪栅极11进行刻蚀时可以使用牺牲材料保护第一TiN层。
在一个较佳的实施例中，第一刻蚀阻挡层1的材料可以选用氮化钽。
在一个较佳的实施例中，第一刻蚀阻挡层的厚度小于10A。
在一个较佳的实施例中，第二刻蚀阻挡层15的材料可以选用氮化钽。
在一个较佳的实施例中，使用后栅极工艺进行制作，后栅极工艺包括先高K介质后栅极工艺以及后高K介质后栅极工艺。
上述技术方案中，后栅极工艺是一种用于制作金属栅极结构的工艺，这种技术在对硅片进行源、漏区离子注入操作以及后续的高温退火步骤完成之后再形成金属栅极。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种金属栅极制作方法，应用于半导体的刻蚀工艺中，其特征在于，提供一形成有多晶硅伪栅极的CMOS结构，所述CMOS结构具有NMOS区域和PMOS区域，所述CMOS结构上覆盖有一层间介质隔离层，还包括以下步骤：
步骤S1、通过CMP平坦化至所述多晶硅伪栅极露出；
步骤S2、淀积一硬掩膜层，于所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述PMOS区域的所述多晶硅伪栅极处形成工艺窗口；
步骤S3、通过所述第一掩膜层对所述PMOS区域进行刻蚀，去除所述PMOS区域的所述多晶硅伪栅极，形成一第一栅极沟槽；
步骤S4、去除所述第一掩膜层，依次淀积一第一刻蚀阻挡层和一第一TiN层；
步骤S5、于所述第一TiN层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述NMOS区域的所述多晶硅伪栅极处形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述NMOS区域进行刻蚀，去除所述NMOS区域的所述多晶硅伪栅极，形成一第二栅极沟槽；
步骤S7、去除所述第二掩膜层，依次淀积一第二刻蚀阻挡层、一TiAl层、一第二TiN层、一浸润层，随后，在所述CMOS表面淀积栅极金属；
步骤S8、对所述CMOS表面进行平坦化处理，至去除所述硬掩膜层，形成金属栅极。
2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层为氮化钛。
3.根据权利要求1所述的方法，其特征在于，所述第一刻蚀阻挡层为氮化钽。
4.根据权利要求1所述的方法，其特征在于，所述第二刻蚀阻挡层为氮化钽。
5.根据权利要求3所述的方法，其特征在于，所述第一刻蚀阻挡层的厚度小于10A。
6.根据权利要求1所述的方法，其特征在于，所述制作方法适用于后栅极工艺。
7.根据权利要求7所述的方法，其特征在于，所述后栅极工艺包括先高K介质后栅极工艺。
8.根据权利要求1所述的方法，其特征在于，所述后栅极工艺还包括后高K介质后栅极工艺。
9.根据权利要求1所述的方法，其特征在于，所述步骤S6中所述图案化所述第二掩膜层时，使用牺牲材料保护所述第一TiN层。
10.根据权利要求1所述的方法，其特征在于，所述金属栅极为高K介质金属栅极。
CN201711122782.6A 2017-11-14 2017-11-14 一种金属栅极制作方法 Active CN107887335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711122782.6A CN107887335B (zh) 2017-11-14 2017-11-14 一种金属栅极制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711122782.6A CN107887335B (zh) 2017-11-14 2017-11-14 一种金属栅极制作方法

Publications (2)

Publication Number Publication Date
CN107887335A true CN107887335A (zh) 2018-04-06
CN107887335B CN107887335B (zh) 2020-08-21

Family

ID=61776618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711122782.6A Active CN107887335B (zh) 2017-11-14 2017-11-14 一种金属栅极制作方法

Country Status (1)

Country Link
CN (1) CN107887335B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058374A1 (en) * 2000-11-16 2002-05-16 Tae-Kyun Kim Method of forming dual-metal gates in semiconductor device
CN103943506A (zh) * 2013-01-18 2014-07-23 台湾积体电路制造股份有限公司 制造具有覆盖层的半导器件的方法
US20150079780A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corp. Method of forming semiconductor structure
CN105097534A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN105874588A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 具有氮化钛栅极的高k/金属栅极cmos晶体管
CN106783741A (zh) * 2016-12-16 2017-05-31 上海华力微电子有限公司 用于金属栅极的制造工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058374A1 (en) * 2000-11-16 2002-05-16 Tae-Kyun Kim Method of forming dual-metal gates in semiconductor device
CN103943506A (zh) * 2013-01-18 2014-07-23 台湾积体电路制造股份有限公司 制造具有覆盖层的半导器件的方法
US20150079780A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corp. Method of forming semiconductor structure
CN105874588A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 具有氮化钛栅极的高k/金属栅极cmos晶体管
CN105097534A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106783741A (zh) * 2016-12-16 2017-05-31 上海华力微电子有限公司 用于金属栅极的制造工艺

Also Published As

Publication number Publication date
CN107887335B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
TWI527237B (zh) 半導體裝置及其製造方法
CN102956455B (zh) 一种半导体器件的制造方法
TW201417216A (zh) 製作邏輯電晶體及非依電性記憶體（ｎｖｍ）胞元之方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN102637590A (zh) 一种双应力薄膜的制备方法
CN103545256B (zh) 形成cmos器件的方法
CN103730418A (zh) 一种制作半导体器件的方法
TWI520194B (zh) 半導體裝置的形成方法
CN105632908A (zh) 半导体结构形成方法
CN107093577A (zh) 接触孔的制造方法
CN107887335A (zh) 一种金属栅极制作方法
CN104701151A (zh) 栅极的形成方法
CN103578945A (zh) 一种用于制造半导体器件的方法
CN103632940B (zh) 一种半导体器件的制造方法
CN103377896B (zh) 高介电层金属栅器件的制造方法
CN105590861A (zh) 晶体管的制造方法
CN108766878A (zh) 金属栅极的制造方法
CN104425381A (zh) 半导体器件及其制造方法
CN104217951B (zh) 一种半导体器件及其制造方法
CN103794479B (zh) 一种半导体器件的制造方法
CN103545184B (zh) 金属栅极、其形成方法及cmos晶体管
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN101404252A (zh) 全硅化物金属栅电极制造工艺
CN104617046B (zh) Cmos晶体管的形成方法
CN105097691B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant