CN107851659B - 具有气隙间隔体的晶体管 - Google Patents

具有气隙间隔体的晶体管 Download PDF

Info

Publication number
CN107851659B
CN107851659B CN201580081756.6A CN201580081756A CN107851659B CN 107851659 B CN107851659 B CN 107851659B CN 201580081756 A CN201580081756 A CN 201580081756A CN 107851659 B CN107851659 B CN 107851659B
Authority
CN
China
Prior art keywords
gate
forming
microelectronic
layer
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580081756.6A
Other languages
English (en)
Other versions
CN107851659A (zh
Inventor
李呈光
J·朴
E-S·刘
E·S·卡西迪-康福特
W·M·哈菲兹
C-H·简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107851659A publication Critical patent/CN107851659A/zh
Application granted granted Critical
Publication of CN107851659B publication Critical patent/CN107851659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Abstract

可以将微电子晶体管制造为具有气隙间隔体，所述气隙间隔体被形成为栅极侧壁间隔体，以使得所述气隙间隔体位于微电子晶体管的栅极电极与微电子晶体管的源极接触部和/或漏极接触部之间。由于气态物质的介电常数显著低于固态或半固态电介质材料的介电常数，因而气隙间隔体可以在栅极电极与源极接触部和/或漏极接触部之间产生最低的电容耦合，这样可以降低微电子晶体管的电路延迟。

Description

具有气隙间隔体的晶体管
技术领域
本说明书的实施例涉及微电子器件领域，并且更具体而言涉及微电子晶体管的制造。
背景技术
集成电路部件的更高性能、更低成本和提高的小型化以及集成电路的更高的封装密度是微电子器件制造的微电子行业的不间断的目标。为了实现这些目标，微电子器件内的晶体管必须缩小，即，变得更小。微电子器件内的微电子晶体管的尺寸的减小在微电子晶体管的性能和效率方面造成了一些困难。因此驱使人们借助于其设计、所使用的材料和/或其制造过程中的改进来提高其效率。
附图说明
在说明书的结束部分具体指出了并且明确主张了本公开的主题。通过结合附图理解以下描述和所附权利要求，本公开的上述和其它特征将变得更加完全显而易见。应当理解，附图仅描绘了根据本公开的几个实施例，因此不应将其理解为限制本公开的范围。将通过使用附图以额外的特异性和细节描述本公开，从而使本公开的优点能够更容易被确认，在附图中：
图1示出了本领域已知的微电子晶体管的侧视截面图。
图2示出了根据本说明书的实施例的具有气隙间隔体的微电子晶体管的侧视截面图。
图3-图17示出了根据本说明书的一个实施例的用于制造具有至少一个气隙间隔体的微电子晶体管的过程的截面图。
图18-图23示出了根据本说明书的另一实施例的用于制造具有至少一个气隙间隔体的微电子晶体管的过程的截面图。
图24示出了根据本说明书的一种实施方式的计算装置。
具体实施方式
在下述具体实施方式中将参考附图，附图以例示的方式示出了可以实践所主张的主题的具体实施例。将以充分的细节描述这些实施例，以使本领域技术人员能够实践所述主题。应当理解，尽管各种实施例是不同的，但它们未必是相互排斥的。例如，可以在其它实施例中实施在文中结合一个实施例描述的特定特征、结构或特性，而不脱离所主张的主题的精神和范围。在本说明书中对“一个实施例”或“实施例”的引用是指在本说明书所包含的至少一种实施方式中包括结合所述实施例描述的特定特征、结构或特性。因此，短语“一个实施例”或“在实施例中”的使用未必指代同一个实施例。此外，应当理解，可以对每个所公开的实施例中的个体元件的位置或布置做出修改，而不脱离所主张的主题的精神和范围。因此，不应从限制的意义上考虑以下具体实施方式，并且所述主题的范围仅由所附权利要求限定，并且要连同为所附权利要求赋予权利的等同物的完整范围一起对所附权利要求的范围进行适当解释。在图中，相似的附图标记贯穿几个视图表示相同或相似的元件或功能，而且其中描绘的元件未必是相互按比例绘制的，相反可能使个体元件放大或缩小，从而在本说明书的语境下更容易理解所述元件。
文中使用的术语“在……之上”、“到……”、“在……之间”和“在……上”可以指一个层或部件相对于其它层或部件的相对位置。一个层/部件处于另一层/部件“之上”或“上”或者被接合“到”另一层/部件可以是与另一层/部件直接接触，或者可以具有一个或多个中间层/部件。处于层/部件“之间”的一个层/部件可以与所述层/部件直接接触，或者可以具有一个或多个中间层/部件。
图1示出了本领域已知的微电子晶体管100的截面图。微电子晶体管100可以形成在微电子衬底110上和/或微电子衬底110中。进一步如图1所示，微电子晶体管栅极120可以形成在微电子衬底110上。微电子晶体管栅极120可以包括栅极电极122，其中，在栅极电极122和微电子衬底110之间设置有栅极电介质124，并且微电子晶体管栅极120还可以包括覆盖栅极电极122的硬掩模126。微电子晶体管栅极120还可以包括形成在栅极电极122的相对侧壁128上的栅极侧壁间隔体136。源极区112和漏极区114可以例如通过适当掺杂剂的离子注入而形成在微电子衬底110中、在晶体管栅极120的相对侧上。层间电介质材料130可以设置在微电子衬底110之上，并且可以穿过层间电介质材料130形成源极接触部132和漏极接触部134，以分别与源极区112和漏极区114电连接。微电子晶体管100的部件的功能和制造过程是本领域公知的，并且为了简洁和清楚起见，在本文中将不对其进行讨论。
微电子衬底110可以是由单晶材料构成的体块衬底，所述材料可以包括但不限于硅、锗、硅锗或者III-V化合物半导体材料。微电子衬底110还可以包括绝缘体上硅衬底(SOI)，其中，由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料构成的上方绝缘体层(未示出)设置在体块衬底上。
栅极电极122可以包括任何适当的导电材料。在一个实施例中，栅极电极122可以包括金属，所述金属包括但不限于钛、钨、钽、铝、铜、钌、钴、铬、铁、钯、钼、锰、钒、金、银和铌的纯金属以及合金。也可以使用导电性较低的金属碳化物，例如碳化钛、碳化锆、碳化钽、碳化钨和碳化钨。栅极电极122也可以由诸如氮化钛和氮化钽的金属氮化物或者诸如氧化钌的导电金属氧化物构成。栅极电极122还可以包括具有诸如铽和镝的稀土元素、或者诸如铂的贵金属的合金。
栅极电介质124可以由任何公知的栅极电介质材料形成，所述栅极电介质材料包括但不限于二氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)以及其中介电常数可以包括大于大约4的值的高k电介质材料，例如氧化铪、硅氧化铪、氧化镧、氧化镧铝、氧化锆、硅氧化锆、氧化钽、硅氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。
层间电介质材料130可以是任何适当的电介质材料，其包括但不限于二氧化硅、氮化硅等，并且可以由低k(介电常数k，例如1.0-2.2)材料形成。
栅极侧壁间隔体136可以由任何适当的电介质材料构成，例如氮化硅(例如，Si3N4)、氮氧化硅(例如，SiON)、碳氮氧化硅(例如，SiOCN)或者碳氮化硅(例如，SiCN)。栅极侧壁间隔体136通常在晶体管制造过程中被用来使栅极电极122与源极接触部132和/或漏极接触部134在电气上分隔开。栅极侧壁间隔体136可以由低k电介质材料构成，以便降低由于栅极电极122与源极接触部132和/或漏极接触部134之间的电容耦合所引起的电路延迟。
本说明书的实施例包括具有被形成为栅极侧壁间隔体的气隙间隔体的微电子晶体管及其制造方法。由于气态物质的介电常数显著低于固态或半固态电介质材料的介电常数，因而气隙间隔体可以在栅极电极与源极接触部和/或漏极接触部之间产生最低的电容耦合，这样可以降低微电子晶体管的电路延迟。
图2示出了根据本说明书的一个实施例的微电子晶体管200的截面图，其中，利用气隙间隔体210替代图1的栅极侧壁间隔体136。应当理解，尽管文中使用术语“气隙”，但是“气隙”的定义包括填充有任何大体上惰性的气体或气态物质(包括但不限于空气)的任何空隙。
图3-图17示出了微电子晶体管200(见图17)和用于微电子晶体管200的隔离的端到端结构205(见图17)的制造的一个实施例。应当理解，尽管本说明书示出了具体的晶体管构造，但是本说明书的实施例可以应用于任何晶体管构造，包括非平面和平面两者。
如图3所示，微电子衬底110被形成为具有形成于其中的电介质隔离结构116，例如，本领域已知的浅沟槽隔离结构。牺牲材料层212(例如，多晶硅或非晶硅)可以形成在微电子衬底110和电介质隔离结构116上。诸如氮化硅、碳化硅或氮氧化硅的硬掩模材料层214可以形成在牺牲材料层212上。之后，可以在硬掩模材料层214上图案化出蚀刻块结构216。用于形成电介质隔离结构116、牺牲材料层212、硬掩模材料层214和蚀刻块结构216的过程是本领域公知的，并且为了简洁和清楚起见，在本文中将不再对其予以讨论。
如图4所示，可以对图3的结构进行蚀刻，所述结构将图案化的蚀刻块结构216移转到硬掩模材料层214和牺牲材料层212中，以形成具有第一硬掩模224的第一牺牲材料结构222(被示为处于电介质隔离结构116上的位置)和具有第二硬掩模234的第二牺牲材料结构232(被示为处于微电子衬底110上的位置)。蚀刻块结构216可以选自相对于硬掩模材料层214具有低蚀刻选择性的材料，这使得蚀刻块材料在蚀刻过程期间收缩，由此在第一硬掩模224中形成弯曲表面226，并且还在第二硬掩模234中形成弯曲表面236。
图5是沿图4的线5-5所截取的截面图，如图5所示，第一牺牲材料结构222和第二牺牲材料结构232可以是沿电介质隔离结构116和微电子衬底110延伸的非平面结构。本领域技术人员将理解，第一牺牲材料结构222还将延伸到微电子衬底110的至少一部分(未专门示出)上，并且第二牺牲材料结构232将延伸到至少一个相关联的电介质隔离结构(未示出)上。还应当理解，在第一牺牲材料结构222和第二牺牲材料结构232在微电子衬底110上延伸的情况下，至少一个微电子晶体管200(见图17)将由第一牺牲材料结构222和第二牺牲材料结构232中的每者形成，在第一牺牲材料结构222和第二牺牲材料结构232在其相关联的电介质隔离结构上延伸的情况下，至少一个端到端结构205(见图17)将由第一牺牲材料结构222和第二牺牲材料结构232中的每者形成。因而，由于在本实施例中微电子晶体管200(见图12)和端到端结构205(见图12)是同时形成的，因而为了清晰起见，在分隔开的牺牲材料结构上示出它们的形成。此外，应当指出，微电子衬底鳍状物111可以从微电子衬底110延伸出来，以向本领域技术人员例示可以形成非平面微电子晶体管。与文中所示出的实施例可能略有区别的用于非平面微电子晶体管的部件的制造过程是本领域公知的，并且为了清楚、简洁起见，在本文中将不对其予以讨论。图6示出了沿图5的线6-6所截取的侧视截面图。
如图7所示，可以去除蚀刻块结构216(见图4)，并且可以形成与第一牺牲材料结构222和第二牺牲材料结构232相邻的牺牲间隔体242。牺牲间隔体242可以用于在源极区112和漏极区114的形成期间避免对第二栅极材料结构232造成损伤，如将讨论的。牺牲间隔体242可以由任何已知技术形成，所述技术包括但不限于对牺牲材料进行共形沉积，之后进行各向异性蚀刻。
如图8所示，可以形成源极区112和漏极区114，并且然后可以去除牺牲间隔体242(见图7)。在一个实施例中，源极区112和漏极区114可以通过在微电子衬底110中执行底切工艺，随后执行外延再生长工艺而形成。这些工艺是本领域公知的，并且为了简洁和清楚起见，在本文中将不对其进行讨论。
如图9所示，层间电介质材料130可以沉积在微电子衬底110、源极区112、漏极区114、电介质隔离区116、第一硬掩模224、第二硬掩模234以及相邻的第一牺牲材料结构222和第二牺牲材料结构232之上。如图9进一步所示，可以使层间电介质材料130平面化，以暴露第一硬掩模224和第二硬掩模234的一部分。
如图10所示，可以穿过第二硬掩模234的一部分和第二牺牲材料结构232的一部分形成沟槽244，以暴露微电子衬底110的一部分。沟槽244可以是通过在层间电介质130上对蚀刻掩模(未示出)进行图案化并且执行诸如干法蚀刻的各向异性蚀刻而形成的。所述蚀刻可以是利用层间电介质130和第二硬掩模234/第二牺牲材料结构232之间的选择性来执行的。因而，由于第二硬掩模弯曲表面236的原因，层间电介质130的一部分在第二硬掩模234的一部分和第二牺牲材料结构232的一部分之上延伸并对其进行保护。图11(沿图10的线11-11所截取的截面图)和图12(沿图12的线12-12所截取的截面图)例示了，也可以将为形成沟槽224而蚀刻出的图案形成到第一牺牲材料结构222的一部分中，以使得在第一牺牲材料结构222延伸(未示出)到微电子衬底110上时，使得如关于第二牺牲材料结构232所例示的相同结构将延伸，以用于在其上形成微电子晶体管。
如图13所示，栅极电极122和栅极电介质层124可以形成在沟槽244中(见图10)，其中，栅极电介质层124设置在栅极电极122和微电子衬底110之间。尽管栅极电介质层124被示为其共形沉积，但是栅极电介质层124也可以被形成为只是处于沟槽244的底部(见图10)以与微电子衬底110邻接的层，例如如图2所示。进一步如图13所示，可以穿过层间电介质材料130形成源极接触部132和漏极接触部134，以分别与源极区112和漏极区114电连接。形成栅极电介质层124、栅极电极122、源极接触部132和漏极接触部134的过程是本领域公知的，并且为了简洁和清楚起见，在此将不再对其予以讨论。
如图14所述，可以在用于形成端到端结构205的区域(见图17)处例如通过各向异性蚀刻对第一硬掩模224进行蚀刻，并且可以利用诸如湿法蚀刻的各向同性蚀刻来去除第一牺牲材料结构222(见图13)。如图15和图16中所示，大体上去除整个的第一牺牲材料结构222(见图13)，其应包括所述第一牺牲材料结构的将延伸到微电子衬底110的至少一部分上以用于形成微电子晶体管的部分，如先前所讨论的。类似地，由于第二牺牲材料结构232(见图13)将延伸到至少一个相关联的电介质隔离结构(未示出)上以用于形成至少一个相关联的端到端结构，因而在用于形成所述端到端结构的区域上去除第二牺牲材料结构232(见图13)还将去除栅极电介质124和栅极电极122处的第二牺牲材料结构，以形成气隙间隔体210，由此形成微电子晶体管200。
如图17所示，可以沉积电介质填塞材料256，以填充由于去除第一牺牲材料结构222(见图13)而留下的空隙，由此形成端到端结构205。在一个实施例中，可以通过诸如物理气相沉积的非共形沉积工艺来沉积电介质填塞材料256，以使电介质填塞材料256仅填充电介质隔离结构116之上的区域，并且不迁移至相关联的微电子晶体管的气隙间隔体。
图18-图23示出了本说明书的另一实施例，其中，可以在没有硬掩模的情况下形成微电子晶体管。要注意，在该实施例中，用于形成第一牺牲材料结构222和第二牺牲栅极材料结构232的牺牲材料层212(见图3)必须具有非常好的相对于微电子衬底110和层间电介质130的选择性。如图18所示，分别与电介质隔离结构116和微电子衬底110毗邻的第一牺牲材料结构222和第二牺牲材料结构232均可以被制造为具有小于底表面264并且大体上与底表面264对准的顶表面262。文中使用的术语“对准”可以被定义为是指顶表面262和底表面264大体上共享公共的中心线CL。应当理解，尽管所示出的较小的顶表面262是形成弯曲表面的结果，例如如在图3-图17中关于第一硬掩模224和第二硬掩模234所示的，但是本说明书不受此限制，因为第一牺牲结构222和/或第二牺牲材料结构232可以被形成为任何适当形状(例如，截面为多边形)，只要其顶表面262小于其底表面264并大体上与底表面264对准即可。要注意，图18示出了在制造源极区112和漏极区114之后的结构，如先前所讨论的。
如图19所示，层间电介质材料130被沉积在微电子衬底110、源极区112、漏极区114、电介质隔离区116以及相邻的第一牺牲材料结构222和第二牺牲材料结构232之上。如图19中进一步所示，层间电介质材料130可以被平面化，以暴露第一牺牲材料结构222和第二牺牲材料结构232的顶表面262。
如图20所示，可以穿过第二牺牲材料结构232的一部分形成沟槽244，以暴露微电子衬底110的一部分。如前文所讨论的，沟槽244可以是通过在层间电介质130上对蚀刻掩模(未示出)进行图案化，并执行诸如干法蚀刻的各向异性蚀刻而形成的。可以利用层间电介质130和第二牺牲材料结构232之间的选择性来执行蚀刻。因而，由于第二牺牲材料结构232的顶表面262小于第二牺牲材料结构232的底表面264，层间电介质130的一部分在第二牺牲材料结构232的一部分之上延伸并对保护该部分。
如图21所示，栅极电介质层124和栅极电极122可以形成在沟槽244中(见图20)，其中，栅极电介质层124设置在栅极电极122和微电子衬底110之间。进一步如图16所示，可以穿过层间电介质材料130形成源极接触部132和漏极接触部134，以分别与源极区112和漏极区114电连接。
如图22所示，可以按照关于图14-图16所讨论的方式利用诸如湿法蚀刻的各向同性蚀刻来去除第一牺牲材料结构222(见图21)和第二牺牲材料结构，其中，形成接近栅极电介质124和栅极电极122的气隙间隔体210，由此形成微电子晶体管200。
如图23所示，可以沉积电介质填塞材料256，以填充由于去除第一牺牲材料结构222而留下的空隙(见图16)，由此形成端到端结构205。在一个实施例中，可以通过诸如物理气相沉积的非共形沉积工艺来沉积电介质填塞材料256，以使电介质填塞材料256仅填充电介质隔离结构116之上的区域，并且不迁移至至少一个微电子晶体管中的沿第一牺牲材料结构222形成的气隙间隔体，如前文所讨论的。
如图17和图23所示，微电子晶体管210使其相应的气隙间隔体210定位在栅极电极122与源极接触部132和漏极接触部134的至少其中之一之间。本领域技术人员将理解，该构造可以显著地降低栅极电极122与源极接触部132和漏极接触部134的至少其中之一之间的电容耦合，与具有由固态或半固态电介质材料形成的间隔体的微电子晶体管相比，该构造可以降低电路延迟。
图24示出了根据本说明书的一种实施方式的计算装置300。计算装置300容纳板302。所述板可以包括若干微电子部件，所述部件包括但不限于处理器304、至少一个通信芯片306A、306B、易失性存储器308(例如，DRAM)、非易失性存储器310(例如，ROM)、闪速存储器312、图形处理器或CPU 314、数字信号处理器(未示出)、密码处理器(未示出)、芯片组316、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编码译码器(未示出)、视频编码译码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)装置、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、照相机和大容量存储装置(未示出)(例如，硬盘驱动器、压缩磁盘(CD)、数字通用盘(DVD)等)。微电子部件中的任一个可以物理和电学耦合至板302。在一些实施方式中，微电子部件的至少其中之一可以是处理器304的部分。
通信芯片能够实施用于向计算装置传输数据和从计算装置传输数据的无线通信。术语“无线”及其派生词可以用来描述通过使用经调制的电磁辐射通过非固态介质传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并非暗示相关联的装置不含有任何导线，尽管在一些实施例中它们可能不含有。通信芯片可以实施若干无线标准或协议中的任何标准或协议，其包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物以及被称为3G、4G、5G和更高代的任何其它无线协议。计算装置可以包括多个通信芯片。例如，第一通信芯片可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
术语“处理器”可以指任何对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的装置或装置的部分。
计算装置400内的具有微电子晶体管的微电子部件中的任何微电子部件可以包括位于栅极电极与源极接触部和漏极接触部的至少其中之一之间的气隙间隔体，其可以显著降低栅极电极与源极接触部和漏极接触部的至少其中之一之间的电容耦合，由此与具有由固态电介质材料和半固态电介质材料形成的间隔体的微电子晶体管相比可以降低电路延迟。
在各种实施方式中，所述计算装置可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或数字视频记录仪。在其它实施方式中，计算装置可以是处理数据的任何其它电子装置。
应当理解，本说明书的主题不一定限于图1-图19中所示的具体应用。可以将所述主题应用于其它微电子晶体管构造，如本领域技术人员将理解的。
下面的示例所关于其它实施例，其中，示例1是一种微电子晶体管，其包括：微电子衬底；形成在所述微电子衬底中的源极区和漏极区；设置在所述微电子衬底之上的层间电介质；穿过所述层间电介质延伸并且与所述源极区电接触的源极接触部；穿过所述层间电介质延伸并且与所述漏极区电接触的漏极接触部；位于所述源极接触部和所述漏极接触部之间的栅极电极；以及位于所述源极接触部和所述漏极接触部的至少其中之一与所述栅极电极之间的气隙间隔体。
在示例2中，示例1的主题可以任选包括：气隙间隔体包括具有设置于其中的气体的空隙。
在示例3中，示例2的主题可以任选包括：所述气体包括空气。
在示例4中，示例1到示例3中的任一个的主题可以任选包括栅极硬掩模，其中，所述栅极电极延伸穿过所述栅极硬掩模。
在示例5中，示例1到示例3中的任一个的主题可以任选包括设置在所述栅极电极和所述微电子衬底之间的栅极电介质层。
在示例6中，示例5的主题可以任选包括：栅极电介质层包括与所述栅极电极毗邻的共形层。
下面的示例所关于其它实施例，其中，示例7是一种制造微电子晶体管的方法，其包括：形成微电子衬底；在所述微电子衬底中形成源极区和漏极区；在所述微电子衬底之上形成层间电介质材料；形成穿过所述层间电介质材料延伸并且与所述源极区电接触的源极接触部；形成穿过所述层间电介质材料延伸并且与所述漏极区电接触的漏极接触部；形成位于所述源极接触部和所述漏极接触部之间的栅极电极；以及形成位于所述源极接触部和所述漏极接触部的至少其中之一与所述栅极电极之间的气隙间隔体。
在示例8中，示例7的主题可以任选包括：形成气隙间隔体包括形成具有设置于其中的气体的空隙。
在示例9中，示例8的主题可以任选包括：形成具有设置于其中的气体的空隙包括形成具有设置于其中的空气的空隙。
在示例10中，示例7到示例9中的任一个的主题可以任选包括：形成设置于所述栅极电极和所述微电子衬底之间的栅极电介质层。
在示例11中，示例7到示例9中的任一个的主题可以任选包括：在在微电子衬底中形成源极区和漏极区之前，在微电子衬底上形成牺牲材料层并在所述牺牲材料层上形成硬掩模材料层；在所述硬掩模材料层上对蚀刻块结构进行图案化，其中，所述蚀刻块结构相对于所述硬掩模材料层具有低蚀刻选择性；对所述牺牲材料层和所述硬掩模材料层进行蚀刻，以形成其上具有硬掩模的牺牲栅极材料结构，其中，所述蚀刻块结构在蚀刻过程期间收缩，以在形成层间电介质材料之前形成所述硬掩模的弯曲表面；使所述层间电介质材料平面化，以暴露所述硬掩模的一部分；穿过所述牺牲栅极材料结构的一部分而选择性地蚀刻出沟槽，其中，所述层间电介质材料的毗邻所述硬掩模弯曲表面的部分在所述硬掩模的一部分以及所述牺牲栅极材料结构的在所述沟槽的选择性蚀刻之后剩余的部分之上延伸并对其进行保护；在所述沟槽中形成栅极电介质层和栅极电极，其中，所述栅极电介质层设置在所述栅极电极和所述微电子衬底之间；以及去除所述牺牲栅极材料的在选择性地蚀刻沟槽之后剩余的部分，以形成气隙间隔体。
在示例12中，示例11的主题可以任选包括：在所述沟槽中形成栅极电介质层和栅极电极包括在所述沟槽内形成共形栅极电介质层并在所述栅极电介质层上形成栅极电极。
在示例13中，示例7的主题可以任选包括：形成气隙间隔体包括：在形成层间电介质之前在所述微电子衬底上形成牺牲材料结构，其中，所述牺牲材料结构的顶表面小于所述牺牲材料结构的与所述微电子衬底毗邻的相对的底表面并与所述底表面对准；使所述层间电介质材料平面化，以暴露所述牺牲材料结构的顶表面；穿过所述牺牲材料结构的一部分而选择性地蚀刻出沟槽，其中，所述层间电介质材料的一部分在所述牺牲材料结构的在所述沟槽的选择性蚀刻之后剩余的部分之上延伸并对所述部分进行保护；在所述沟槽中形成栅极电介质层和栅极电极，其中，所述栅极电介质层设置在所述栅极电极和所述微电子衬底之间；以及去除所述牺牲栅极材料的在选择性地蚀刻沟槽之后剩余的部分，以形成气隙间隔体。
在示例14中，示例13的主题可以任选包括：在所述沟槽中形成栅极电介质层和栅极电极包括在所述沟槽内形成共形栅极电介质层并在所述栅极电介质层上形成栅极电极。
下面的示例所关于其它实施示例，其中，示例15是一种电子系统，其包括：板；以及附接至所述板的微电子部件，其中，所述微电子部件包括微电子晶体管，所述微电子晶体管包括：微电子衬底；形成于所述微电子衬底中的源极区和漏极区；设置在所述微电子衬底之上的层间电介质；穿过所述层间电介质延伸并且与所述源极区电接触的源极接触部；穿过所述层间电介质延伸并且与所述漏极区电接触的漏极接触部；位于所述源极接触部和所述漏极接触部之间的栅极电极；以及位于所述源极接触部和漏极接触部的至少其中之一与所述栅极电极之间的气隙间隔体。
在示例16中，示例15的主题可以任选包括：气隙间隔体包括具有设置于其中的气体的空隙。
在示例17中，示例16的主题可以任选包括：气体包括空气。
在示例18中，示例15到示例17中的任一个的主题可以任选包括栅极硬掩模，其中，所述栅极电极穿过所述栅极硬掩模延伸。
在示例19中，示例15到示例17中的任一个的主题可以任选包括设置于所述栅极电极和所述微电子衬底之间的栅极电介质层。
在示例20中，示例19的主题可以任选包括：栅极电介质层包括与所述栅极电极毗邻的共形层。
尽管已经详细描述了本说明书的实施例，但是应当理解，由所附权利要求限定的本说明书不受上述说明书中阐述的具体细节的限制，因为其许多明显的变化都是可能的，而不脱离本说明书的精神和范围。

Claims (17)

1.一种微电子晶体管，包括：
微电子衬底；
源极区和漏极区，其形成在所述微电子衬底中；
单层层间电介质，其设置在所述微电子衬底之上；
源极接触部，其穿过所述单层层间电介质延伸并且与所述源极区电接触；
漏极接触部，其穿过所述单层层间电介质延伸并且与所述漏极区电接触；
栅极，其位于所述源极接触部和所述漏极接触部之间，其中，所述栅极包括栅极电极和栅极电介质；以及
气隙间隔体，其位于所述源极接触部和所述漏极接触部的至少其中之一与所述栅极之间，其中，所述气隙间隔体仅由所述微电子衬底的暴露部分、所述单层层间电介质的暴露部分和所述栅极的暴露部分限定，其中，所述单层层间电介质接触所述栅极的所述栅极电介质。
2.根据权利要求1所述的微电子晶体管，其中，所述气隙间隔体包括具有设置于其中的气体的空隙。
3.根据权利要求2所述的微电子晶体管，其中，所述气体包括空气。
4.根据权利要求1到3中的任何一项所述的微电子晶体管，其中，所述栅极还包括栅极硬掩模，所述栅极电极穿过所述栅极硬掩模延伸。
5.根据权利要求1所述的微电子晶体管，其中，所述栅极电介质层包括与所述栅极电极毗邻的共形层。
6.一种制造微电子晶体管的方法，包括：
形成微电子衬底；
在所述微电子衬底中形成源极区和漏极区；
在所述微电子衬底之上形成单层层间电介质材料；
形成穿过所述单层层间电介质材料延伸并且与所述源极区电接触的源极接触部；
形成穿过所述单层层间电介质材料延伸并且与所述漏极区电接触的漏极接触部；
形成位于所述源极接触部与所述漏极接触部之间的栅极，其中，所述栅极包括栅极电极和栅极电介质；以及
形成位于所述源极接触部和所述漏极接触部的至少其中之一与所述栅极之间的气隙间隔体，其中，所述气隙间隔体仅由所述微电子衬底的暴露部分、所述单层层间电介质材料的暴露部分和所述栅极的暴露部分限定，其中，所述单层层间电介质材料接触所述栅极的所述栅极电介质。
7.根据权利要求6所述的方法，其中，形成所述气隙间隔体包括形成具有设置于其中的气体的空隙。
8.根据权利要求7所述的方法，其中，形成具有设置于其中的气体的所述空隙包括形成具有设置于其中的空气的所述空隙。
9.根据权利要求6到8中的任何一项所述的方法，还包括：
在在所述微电子衬底中形成源极区和漏极区之前，在所述微电子衬底上形成牺牲材料层并且在所述牺牲材料层上形成硬掩模材料层；
在所述硬掩模材料层上对蚀刻块结构进行图案化，其中，所述蚀刻块结构选择性地对于所述硬掩模材料层具有低蚀刻；
对所述牺牲材料层和所述硬掩模材料层进行蚀刻，以形成其上具有硬掩模的牺牲栅极材料结构，其中，所述蚀刻块结构在蚀刻过程期间收缩，以在形成所述层间电介质材料之前形成所述硬掩模的弯曲表面；
使所述层间电介质材料平面化，以暴露所述硬掩模的一部分；
穿过所述牺牲栅极材料结构的一部分选择性地蚀刻出沟槽，其中，所述层间电介质材料的毗邻所述硬掩模弯曲表面的部分在如下部分之上延伸并对如下部分进行保护：所述硬掩模的一部分以及所述牺牲栅极材料结构的在所述沟槽的选择性蚀刻之后剩余的部分，并且其中，所述栅极还包括剩余的硬掩模；
在所述沟槽中形成栅极电介质层和所述栅极电极，其中，所述栅极电介质层设置在所述栅极电极与所述微电子衬底之间；以及
去除所述牺牲栅极材料结构 的在选择性地蚀刻出所述沟槽之后剩余的部分，以形成所述气隙间隔体。
10.根据权利要求9所述的方法，其中，在所述沟槽中形成所述栅极电介质层和所述栅极电极包括：在所述沟槽内形成共形栅极电介质层，以及在所述栅极电介质层上形成所述栅极电极。
11.根据权利要求6所述的方法，其中，形成所述气隙间隔体包括：
在形成所述层间电介质材料 之前，在所述微电子衬底上形成牺牲材料结构，其中，所述牺牲材料结构的顶表面小于所述牺牲材料结构的与所述微电子衬底毗邻的相对的底表面并与所述底表面对准；
使所述层间电介质材料平面化，以暴露所述牺牲材料结构的所述顶表面；
穿过所述牺牲材料结构的一部分选择性地蚀刻出沟槽，其中，所述层间电介质材料的一部分在所述牺牲材料结构的在所述沟槽的选择性蚀刻之后剩余的部分之上延伸并保护所述牺牲材料结构的在所述沟槽的选择性蚀刻之后剩余的所述部分；
在所述沟槽中形成栅极电介质层和所述栅极电极，其中，所述栅极电介质层设置在所述栅极电极与所述微电子衬底之间；以及
去除所述牺牲材料结构 的在对所述沟槽的选择性蚀刻之后剩余的所述部分，以形成所述气隙间隔体。
12.根据权利要求11所述的方法，其中，在所述沟槽中形成所述栅极电介质层和所述栅极电极包括：在所述沟槽内形成共形栅极电介质层以及在所述栅极电介质层上形成所述栅极电极。
13.一种电子系统，包括：
板；以及
附接至所述板的微电子部件，其中，所述微电子部件包括微电子晶体管，所述微电子晶体管包括：
微电子衬底；
源极区和漏极区，其形成在所述微电子衬底中；
单层层间电介质，其设置在所述微电子衬底之上；
源极接触部，其穿过所述单层层间电介质延伸并且与所述源极区电接触；
漏极接触部，其穿过所述单层层间电介质延伸并且与所述漏极区电接触；
栅极，其位于所述源极接触部与所述漏极接触部之间，其中，所述栅极包括栅极电极和栅极电介质；以及
气隙间隔体，其位于所述源极接触部和所述漏极接触部的至少其中之一与所述栅极之间，其中，所述气隙间隔体仅由所述微电子衬底的暴露部分、所述单层层间电介质的暴露部分和所述栅极的暴露部分限定，其中，所述单层层间电介质接触所述栅极的所述栅极电介质。
14.根据权利要求13所述的电子系统，其中，所述气隙间隔体包括具有设置于其中的气体的空隙。
15.根据权利要求14所述的电子系统，其中，所述气体包括空气。
16.根据权利要求13到15中的任何一项所述的电子系统，其中，所述栅极还包括栅极硬掩模，所述栅极电极穿过所述栅极硬掩模延伸。
17.根据权利要求13所述的电子系统，其中，所述栅极电介质层包括与所述栅极电极毗邻的共形层。
CN201580081756.6A 2015-07-17 2015-07-17 具有气隙间隔体的晶体管 Active CN107851659B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/040936 WO2017014725A1 (en) 2015-07-17 2015-07-17 Transistor with airgap spacer

Publications (2)

Publication Number Publication Date
CN107851659A CN107851659A (zh) 2018-03-27
CN107851659B true CN107851659B (zh) 2022-04-08

Family

ID=57835318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081756.6A Active CN107851659B (zh) 2015-07-17 2015-07-17 具有气隙间隔体的晶体管

Country Status (6)

Country Link
US (2) US10204999B2 (zh)
EP (3) EP3326206B1 (zh)
KR (2) KR20230088516A (zh)
CN (1) CN107851659B (zh)
TW (2) TWI747828B (zh)
WO (1) WO2017014725A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3326206B1 (en) * 2015-07-17 2021-11-24 Intel Corporation Method of manufacturing a transistor with airgap spacer
US10319627B2 (en) 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
WO2019005109A1 (en) * 2017-06-30 2019-01-03 Intel Corporation TRANSISTOR WITH SPACERS FORMING REINFORCED HOUSING
CN109216192B (zh) * 2017-07-03 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109904120B (zh) * 2017-12-11 2021-12-14 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN109962014B (zh) * 2017-12-26 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108735751B (zh) * 2018-04-26 2020-11-03 上海华力集成电路制造有限公司 一种浮栅存储单元及其制备方法
US20200152639A1 (en) * 2018-11-08 2020-05-14 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR20210038762A (ko) 2019-09-30 2021-04-08 삼성전자주식회사 반도체 장치
CN112951725B (zh) * 2019-12-10 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11901220B2 (en) 2019-12-20 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bilayer seal material for air gaps in semiconductor devices
CN113013100A (zh) * 2019-12-20 2021-06-22 台湾积体电路制造股份有限公司 用于形成半导体器件的方法
US11217664B2 (en) 2020-02-11 2022-01-04 Nanya Technology Corporation Semiconductor device with porous dielectric structure
US11728401B2 (en) * 2020-10-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods thereof
US11876114B2 (en) 2021-09-07 2024-01-16 International Business Machines Corporation Airgap gate spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
US7943992B2 (en) * 2008-06-10 2011-05-17 Intel Corporation Metal gate structures with recessed channel
CN104733319A (zh) * 2013-12-20 2015-06-24 中国科学院微电子研究所 一种mos晶体管结构及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246349B1 (ko) * 1997-05-24 2000-03-15 김영환 모스페트 소자 및 그 제조방법
TW392357B (en) * 1998-02-10 2000-06-01 United Microelectronics Corp Manufacturing method for semiconductor device and structure manufactured by the same
US6274450B1 (en) * 1999-09-17 2001-08-14 United Microelectronics Corp. Method for implementing metal oxide semiconductor field effect transistor
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW492087B (en) * 2001-06-19 2002-06-21 Taiwan Semiconductor Mfg Gate structure and its manufacturing method
DE102004052388B4 (de) * 2004-10-28 2016-05-25 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges Herstellungsverfahren
EP1804293A1 (en) * 2005-12-30 2007-07-04 STMicroelectronics S.r.l. Process for manufacturing a non volatile memory electronic device
US7994040B2 (en) * 2007-04-13 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
US7838373B2 (en) * 2008-07-30 2010-11-23 Intel Corporation Replacement spacers for MOSFET fringe capacitance reduction and processes of making same
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8530971B2 (en) * 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
US8241991B2 (en) 2010-03-05 2012-08-14 Asm Japan K.K. Method for forming interconnect structure having airgap
US8546239B2 (en) * 2010-06-11 2013-10-01 Sandisk Technologies Inc. Methods of fabricating non-volatile memory with air gaps
KR20120027906A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
US8390079B2 (en) * 2010-10-28 2013-03-05 International Business Machines Corporation Sealed air gap for semiconductor chip
US20120199886A1 (en) 2011-02-03 2012-08-09 International Business Machines Corporation Sealed air gap for semiconductor chip
US8502288B2 (en) * 2011-04-01 2013-08-06 United Microelectronics Corp. Semiconductor structure and method for slimming spacer
US8637930B2 (en) * 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US20130221414A1 (en) 2012-02-27 2013-08-29 Chao Zhao Semiconductor FET and Method for Manufacturing the Same
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9064948B2 (en) * 2012-10-22 2015-06-23 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US9190486B2 (en) * 2012-11-20 2015-11-17 Globalfoundries Inc. Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
KR20140086645A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
FR3001831B1 (fr) * 2013-02-04 2016-11-04 St Microelectronics Sa Transistor mos a espaceurs d'air
US9153498B2 (en) * 2013-07-22 2015-10-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
FR3011386B1 (fr) * 2013-09-30 2018-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor mos a espaceurs d'air
KR102154085B1 (ko) * 2014-02-12 2020-09-09 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9305835B2 (en) * 2014-02-26 2016-04-05 International Business Machines Corporation Formation of air-gap spacer in transistor
JP6249888B2 (ja) * 2014-06-19 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
US9419091B1 (en) * 2015-02-04 2016-08-16 International Business Machines Corporation Trenched gate with sidewall airgap spacer
EP3326206B1 (en) * 2015-07-17 2021-11-24 Intel Corporation Method of manufacturing a transistor with airgap spacer
US10535747B2 (en) * 2015-12-23 2020-01-14 Intel Corporation Transistor with dual-gate spacer
US9721897B1 (en) * 2016-09-27 2017-08-01 International Business Machines Corporation Transistor with air spacer and self-aligned contact

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
US7943992B2 (en) * 2008-06-10 2011-05-17 Intel Corporation Metal gate structures with recessed channel
CN104733319A (zh) * 2013-12-20 2015-06-24 中国科学院微电子研究所 一种mos晶体管结构及其制造方法

Also Published As

Publication number Publication date
KR102542847B1 (ko) 2023-06-14
US20180197966A1 (en) 2018-07-12
KR20180021210A (ko) 2018-02-28
EP3326206B1 (en) 2021-11-24
US10204999B2 (en) 2019-02-12
TW202211375A (zh) 2022-03-16
EP3926688A1 (en) 2021-12-22
EP3326206A4 (en) 2019-02-20
TW201724353A (zh) 2017-07-01
KR20230088516A (ko) 2023-06-19
EP3326206A1 (en) 2018-05-30
US11114538B2 (en) 2021-09-07
CN107851659A (zh) 2018-03-27
EP3696862A1 (en) 2020-08-19
TWI800120B (zh) 2023-04-21
US20190123164A1 (en) 2019-04-25
WO2017014725A1 (en) 2017-01-26
TWI747828B (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US11114538B2 (en) Transistor with an airgap spacer adjacent to a transistor gate
US9935205B2 (en) Internal spacers for nanowire transistors and method of fabrication thereof
US11581315B2 (en) Self-aligned gate edge trigate and finFET devices
US11677003B2 (en) Nanowire transistor fabrication with hardmask layers
KR102304791B1 (ko) 성능 및 게이트 충전을 위한 게이트 프로파일의 최적화
US11894262B2 (en) Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
WO2014142952A1 (en) Nanowire transistor with underlayer etch stops
KR102101763B1 (ko) Cmos 호환가능 폴리사이드 퓨즈 구조체와 그 제조 방법
US20160225715A1 (en) Microelectronic transistor contacts and methods of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant