CN107851632B - 用于制造半导体器件的方法及相应的器件 - Google Patents

用于制造半导体器件的方法及相应的器件 Download PDF

Info

Publication number
CN107851632B
CN107851632B CN201680044355.8A CN201680044355A CN107851632B CN 107851632 B CN107851632 B CN 107851632B CN 201680044355 A CN201680044355 A CN 201680044355A CN 107851632 B CN107851632 B CN 107851632B
Authority
CN
China
Prior art keywords
connection material
semiconductor
metal shaped
semiconductor chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680044355.8A
Other languages
English (en)
Other versions
CN107851632A (zh
Inventor
弗兰克·奥斯特瓦尔德
马汀·贝克尔
霍尔格·乌利齐
罗纳德·艾思勒
加赛克·鲁茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Publication of CN107851632A publication Critical patent/CN107851632A/zh
Application granted granted Critical
Publication of CN107851632B publication Critical patent/CN107851632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

一种用于制造半导体芯片(2，3)的方法，这些半导体芯片具有安排在其上的金属成形体(6)，该方法具有以下步骤：将多个金属成形体(6)安排在经处理半导体晶圆上，同时形成安排在该半导体晶圆与这些金属成形体(6)之间的具有第一连接材料(4)和第二连接材料(5)的层，以及在不对该第二连接材料(5)进行处理的情况下，对用于将这些金属成形体(6)连接到该半导体晶圆上的该第一连接材料(4)进行处理，其中，这些半导体芯片(2，3)或者在将这些金属成形体(6)安排在该半导体晶圆上之前或者在对该第一连接材料(4)进行处理之后被分离开。

Description

用于制造半导体器件的方法及相应的器件
本发明涉及一种用于制造半导体芯片的方法。本发明还涉及一种用于制造半导体模块的方法。本发明最终还涉及半导体芯片和晶圆。
为了开发寿命长且鲁棒的功率半导体模块，特别地对半导体的上部和下部连接点(上侧和下侧)具有较高的热要求和电气要求。通常借助于焊接连接或部分地还借助于烧结或扩散焊接连接来接触半导体的下侧。
作为标准，半导体的上侧具有针对粗铝线的键合工艺而优化的金属化层或金属层。尽管在半导体的上侧和下侧上存在膨胀密集型金属化层，但是为了降低电气损耗，半导体仍变得越来越薄。目前，市场上存在总厚度为仅约70μm的功率半导体。
为了增加芯片上的上侧触点的可靠性，例如根据DE 10 2011 115 886 A1已知的是，在芯片触点上施加金属成形体(铜膜)并在引线键合之前进行烧结。
通过使用金属成形体来产生包括上侧电气触点的半导体芯片到粗导线或带的连接而获得的优点具体包括：既非在键合期间，也非通过在前或随后的步骤，存在对形成半导体的电接触结构的薄金属化层造成损坏的风险。例如在对粗导线或带的焊接、钎焊、烧结或超声波焊接中所涉及的热力或机械力至少部分地被金属成形体吸收并因此减小了传递至半导体芯片的这种力的大小。
类似地，金属成形体可以从摩擦接触测试工艺(晶圆级的高电流测试)中形成对表面的机械保护，特别是跨半导体的电气触点。在完成半导体的上侧连接之前，这允许对半导体进行安全的电气测试。对于电气测试，通过特殊的弹簧工具与键合到半导体上的金属成型体的表面接触，而不是冒着损坏半导体的精细表面结构的风险。
此外，可以实现改进的电流分布。在铜粗线键合(例如使用直径高达600μm的导线)的情况下，电流现在以分布式方式从金属成形体上的引线的中央固定区域流过金属成形体到达半导体的相应电气触点。
金属成形体不需要在单独的半导体的尺寸上延伸，但是在一些实施例中，可以对上侧的一部分进行底切。在许多情况下，金属成形体的大小和形状可以反映半导体芯片的电气触点的精确图案。也就是说，金属成形体的大小反映了与其相关联的电气触点的大小，并且金属成形体不需要延伸超出所述区域。在其他情况下，金属成形体可以延伸超出所述区域，但并不延伸超出半导体芯片的上表面的边缘。
然而，DE 10 2011 115 886 A1中描述的工艺的缺点在于：通过在尚未被分离开的晶圆上进行烧结而粘附/粘合地接触金属成形体由于晶圆的弯曲或翘曲而导致了强烈变形，这是因为铜(Cu)和硅(Si)的热膨胀系数差异很大并且烧结工艺在相对较高温度(约260℃)和相对较高压力(约10到40MPa)下发生。晶圆越薄且金属成形体越厚，翘曲将因此更加严重。
此外，为了实施已知的方法，还需要一种复杂的装置，该装置必须提供很高的压力和很高的温度，以便在晶圆上实施压力烧结工艺，同时不会破坏晶圆。
尽管如此，但是在接下来的工艺中，很难处理具有强烈翘曲的晶圆。
早在分离期间，强烈翘曲的晶圆将导致破裂或边缘剥落，并且最迟在进一步处理期间、在基板上进行的烧结期间或在随后的引线键合期间，很有可能由于所产生的弯曲应力而引起芯片破裂。
在单独的填充工艺中将金属成形体施加(粘附)到芯片上的替代方案将意味着需要两个填充工艺，其结果是，处理时间以及因此处理成本增加。因此，如果在基板上进行的填充期间，芯片已经具有定位在表面上的金属成形体，则这将是有利的。
因此，本发明的目的是提供一种用于制造半导体芯片的方法，该方法使金属成形体能够在从晶圆膜上取下来以及在基板上进行的填充之前被放置到半导体芯片上，而晶圆不会发生弯曲或翘曲类型的变形。
为了将金属成形体放置到芯片上并且为了在拾放工艺期间将它们安全地固持到位，有必要暂时固定金属成形体以及之前施加到或者金属成形体上或者晶圆上的连接层(借助于辅助紧固)，准确地说，使得用于拾取金属成形体施加于其上的芯片的真空工具可以在金属成形体的上侧上安全地抓住芯片，从晶圆膜上拾取芯片，并将芯片置于准备好的基板位置处并且可能地在某个温度和压力下将芯片放置在那里并就位置而言牢牢地将芯片粘附。
在已经经过电气测试的经分离晶圆上有利地发生将金属成形体放置到晶圆上。由于在分离之后，芯片被非常精确地固持在晶圆膜上在其原始位置(在分离之前)，所以可以想到使用载体膜来对金属成形体进行定位，如在DE 10 2011 115 886 A1中已经描述的那样。在这种情况下，晶圆的分离工艺在不需要将金属成形体考虑在内的情况下发生。如果借助于使用利用水冲洗的锯切或借助于水引导的激光切割或者借助于使用液体介质的其他分离方法来实施分离工艺，则这可能是特别有利的。然后，事实上将存在这样一种风险：液体介质将自身定位在芯片与金属成型体及其连接材料之间。
根据本发明，连结成形体(例如通过烧结)被实施，直到晶圆复合材料已经分离之后。也就是说，直到芯片同时也在其下侧被连结时才发生连结，例如，因为直到具有位于其上的金属成形体的芯片被放置到基板上并且两侧(芯片的上侧和下侧)同时被粘附/粘合地连结时才发生烧结工艺。因此，芯片在很大程度上没有机械翘曲，并且可以被进一步处理，而不会产生任何损坏。
在分离之后将金属成形体放置到晶圆上因此避免了由此产生的翘曲变形和边缘剥落/芯片破损风险。
将金属成形体暂时固定(辅助紧固)到单独的半导体上(在不形成全区域粘附/粘合连接的情况下)可以以不同的方式发生：
原则上，金属成形体与芯片之间的暂时连接(例如粘附连接)将通过单个或多个局部(粘附)连接来产生，随后的功能性大规模连接在稍后的步骤处例如借助于烧结糊浆和烧结工艺来发生。
为此目的，优选地，单独的或几个(粘附)点将会使金属成形体固定到芯片上。第一连接材料(例如，粘合剂)在此被选择成使得确保在对晶圆的处理以及拾放工艺期间的安全紧固，并且随后的最终紧固(例如，通过烧结)不会受到不利影响。具体地，由于机械强度太高而引起的交联粘合剂的副作用或者由粘合剂或由粘合剂的组成部分(逸出)引起的对随后的(烧结)表面的表面污染将被避免。
另外，可以想到的是，对金属成形体的粘附是借助于施加到连接层(干燥的烧结糊浆)上的挥发性物质(如例如酒精)来发生的，但是然而，这些挥发性物质在烧结工艺前不久或在烧结工艺期间大量蒸发。
使用所谓的烧结粘合剂也可能是有意义的，这些烧结粘合剂可以以多个步骤来使连接方法成为可能(借助于弹性作用的粘合连接以及导热/导电连接通过烧结来进行粘附)。因此，这些烧结粘合剂被安排成在成形体与芯片之间的均质层，从而使得不会发生第一和第二连接材料的空间分离。
根据本发明，因此提出了一种用于制造半导体芯片的方法，这些半导体芯片具有安排在其上的金属成形体，该方法包括以下步骤：将多个金属成形体安排在经处理半导体晶圆上，同时形成安排在该半导体晶圆与这些成形体之间的具有第一连接材料和第二连接材料的层，以及在不对该第二连接材料进行处理的情况下，对用于将这些成形体粘附到该半导体晶圆上的该第一连接材料进行处理，其中，这些半导体芯片或者在将这些成形体安排在该半导体晶圆上之前或者在对该第一连接材料进行处理之后被分离开。
经处理半导体晶圆已经具有半导体上的电气触点以及相应绝缘物，并且优选地已经经过了电气测试(参见上文)。
连接材料被理解为是指在已经被处理之后，在所提及的部件之间产生连接的每种材料，该连接允许在拾放方法中进行进一步处理。具体地，第一连接材料与第二连接材料的不同之处在于它们完成不同的任务并且需要特定的不同化学和/或物理参数以便得以处理：
第一连接材料需要在成形体与芯片之间产生暂时连接(暂时紧固、辅助紧固)，该连接能够通过提升成形体来实现对整个芯片的提升。具体地，此处涉及的是粘附力和粘合力，因为它们在实现成形体与芯片的粘附的粘合剂的情况下相遇。对粘合剂进行处理，即粘合剂的固化例如通过施加温度、压力和/或光来发生。
另一方面，第二连接材料需要进行导热和导电且高机械强度的“最终”连接，具体地，该最终连接以粘附/粘合的方式发生。
金属成形体不需要在单独的半导体的尺寸上延伸，但是在一些实施例中，可以对上侧的一部分进行底切。在许多情况下，金属成形体的大小和形状可以反映半导体芯片的电气触点的精确图案。也就是说，金属成形体的大小反映了与其相关联的电气触点的大小，并且金属成形体不需要延伸超出所述区域。在其他情况下，金属成形体可以延伸超出所述区域，但并不延伸超出半导体芯片的上表面的边缘。
优选地，该第一连接材料是粘合剂并且该第二连接材料是焊接材料或烧结材料，或者该第一连接材料是焊接材料并且该第二连接材料是烧结材料。
在每种情况下，唯一重要的是：不在对第一连接材料进行处理所需的条件下对第二连接材料进行处理。
与此独立地，当第二连接材料的处理条件被施加时，这些处理条件可能导致这样一种情况：即使在这些条件的情况下，第一连接材料也被处理(再次)或被破坏或变得不起作用。在任何情况下，第一连接材料或者对材料进行处理所需的参数必须被选择为使得使用第二连接材料来产生的最终连接不会受到第一连接材料的不利影响。
如果湿切割方法(即，晶圆与液体接触的方法)用于分离半导体芯片，则优选地，在将金属成形体安排在经处理半导体晶圆上之前应用此方法。湿切割方法可以例如是使用水冲洗的锯切方法或者液体引导的激光切割。
另一方面，如果干切割方法(即，不使用作用于晶圆上的液体的分离方法)用于分离半导体芯片，则这发生在或者将金属成形体安排在经处理半导体晶圆上之前或者在对第一连接材料进行处理之后。
从通过前述方法所制造的这种中间产品开始，本发明还提供了一种用于制造半导体模块的方法，该半导体模块具有基板和半导体芯片，该半导体芯片具有安排在其上的金属成形体。这种方法具有以下步骤：根据前述方法制造半导体芯片，该半导体芯片具有安排在其上的金属成形体；将该半导体芯片安排在该基板上，同时形成安排在该半导体芯片与该基板之间的第三连接材料层；以及在一个步骤中对安排在该半导体芯片与该基板之间的该层以及安排在该金属成形体与该半导体芯片之间的层进行处理。
优选地，该第二连接材料和该第三连接材料完全相同。作为替代方案，第二连接材料和第三连接材料还可以在化学上或物理上不同——在每种情况下，对这些材料的处理来说重要的是：第二连接材料和第三连接材料具有相似的参数，从而使得可以在一个步骤中共同处理第二连接材料和第三连接材料。
进一步提供了一种半导体芯片，该半导体芯片具有安排在其上侧上的金属成形体，该半导体芯片具有安排在该成形体与该半导体芯片之间的包含第一连接材料和第二连接材料的层，该第一连接材料的处理参数不影响对该第二连接材料的处理。
优选地，该第一连接材料是粘合剂并且该第二连接材料是焊接材料或烧结材料，或者该第一连接材料是焊接材料并且该第二连接材料是烧结材料。
具体地，这里涉及的是包含第一连接材料(例如，粘合剂)和第二连接材料(例如，焊接材料或烧结材料)的层，该第一连接材料实现该金属成形体与该半导体芯片的粘附，并且该第二连接材料实现该金属成形体与该半导体芯片之间的粘附/粘合连接。
优选地，第一连接材料和第二连接材料被安排成使得它们被水平地安排成在空间上彼此分离。
具体地，该层中的第一连接材料被安排在空间上彼此水平分离的至少两个区域中。
特别优选地，第一连接材料被安排成围绕第二连接材料(即，框住第二连接材料)。
最后，还提供了一种晶圆，该晶圆具有多个前述半导体芯片，优选地，该半导体芯片被安排在连结载体膜上。
下面使用在附图中展示的具有特别优选构型的示例性实施例来更详细地解释本发明。在附图中：
图1示出了在使用金属成形体的填充工艺期间贯穿具有单独芯片的晶圆的截面视图；
图2示出了贯穿图1的具有单独芯片和紧固到这些芯片上的金属成形体的晶圆的截面视图；并且
图3示出了在基板上对芯片进行填充工艺期间图2的晶圆的截面视图。
图4示出了利用进一步实施例在基板上对芯片进行填充工艺期间图2的晶圆的截面视图。
图5示出了本发明方法的流程图，并且
图6示出了本发明方法的扩展的流程图。
图1示出了在使用金属成形体的填充工艺期间贯穿具有单独芯片的晶圆12的截面视图。晶圆12具有载体膜1(晶圆膜)，该载体膜承载了由半导体部件2以及形成于半导体部件2上的电气触点3组成的多个半导体芯片。
在使用金属成形体6来对晶圆12或其芯片进行的填充过程7期间，具有第一连接材料4和第二连接材料5(例如粘合剂4和烧结材料5)的层被安排在金属成形体6与芯片的表面之间。可以在将此层定位在芯片上优选地在金属成形体6的下侧上之前涂敷此层。
为了在晶圆上进行的填充之后减小热机械力，根据特别优选的构型，金属成形体6还设置有烧结层(未烧结完)5和粘合剂(聚合物材料)4。
在所示的示例中，已经在晶圆上对芯片进行了锯切，并且优选地对其进行了电气测试。
图2示出了在晶圆上完成的针对金属成形体6的填充工艺，其中，已经在压力的影响下在具有或不具有所施加温度和/或光的情况下将金属成形体6固定在芯片表面上。这导致了这样一种情况：由于优选使用的弹性聚合物层4，粘附变得可能，同时维持了金属成形体6与晶圆之间的几乎完全力学松弛，这再次导致晶圆复合材料(具有半导体层的金属成形体)的较少彻底弯曲(bending-through)。再次，这具有显着地简化了处理的优点，并且具有较低厚度(低于150μm)的晶圆保持可处理。
在此，单独的金属成形体6被连续地或者还作为复合材料(借助于载体膜)放置到对应半导体上。因为在锯切之后，晶圆级精度仍然存在，所以可以将载体膜1与经填充的金属成形体6牢固地放置在一起。
图3示出了在由陶瓷10和铜9形成的基板(比如DBC-直接敷铜基板)上对承载金属成形体6的芯片进行的填充工艺。包括成形体6的整个芯片由于到芯片上的辅助紧固而通过成形体6被提升并且被定位在基板上。
在这之后发生的步骤(未示出)中，可以发生芯片与基板的连接，其中，同时还发生金属成形体6与芯片的最终连接。
图4示出了在由陶瓷10和铜9组成的基板(比如DBC-直接敷铜基板)上对承载金属成形体6的芯片进行的填充工艺。包括成形体6的整个芯片由于到芯片上的辅助紧固而通过成形体6被提升并且被定位在基板上。再次，在半导体芯片与基板之间安排了第三连接材料11层。
在这之后发生的步骤(未示出)中，可以发生芯片与基板的连接，其中，同时还发生金属成形体6与芯片的最终连接。优选地，第二连接材料5与第三连接材料11完全相同。作为替代方案，第二连接材料5和第三连接材料11还可以在化学上或物理上不同——在每种情况下，对这些材料的处理来说重要的是：第二连接材料5和第三连接材料11具有相似的参数，从而使得可以在一个步骤中共同处理第二连接材料5和第三连接材料11。
图5示出了本发明方法的流程图，其中，该方法100包括以下步骤：
·利用具有第一连接材料和第二连接材料的层将金属成形体安排在晶圆上(参见步骤102)
·对第一连接材料进行处理(参见步骤103)
·分离半导体芯片(参见步骤104)
其中，最终步骤可以可选地在步骤103对金属成形体的安排之前或者在步骤104对第一连接材料的处理之后发生。
图6示出了本发明方法的进一步扩展的流程图，其中，除了上述步骤之外，该方法110还包括以下步骤：
·将半导体芯片安排在基板上，同时在半导体芯片与基板之间形成第三连接材料层(参见步骤105)，
·在一个步骤中对安排在半导体芯片与基板之间的层以及安排在金属成形体与半导体芯片之间的层进行处理(参见步骤106)。
参考符号列表
1 晶圆膜
2 半导体部件
3 半导体上的电气触点
4 第一连接材料
5 第二连接材料
6 金属成形体
7 晶圆上的填充工艺
8 基板(例如，DCB)上的填充工艺
9 DBC基板的铜层
10 DBC基板的陶瓷层
11 第三连接材料
12 晶圆

Claims (14)

1.一种用于制造半导体芯片的方法，所述半导体芯片包括半导体部件(2)和电气触点(3)，该半导体芯片具有安排在其上的金属成形体(6)，该方法具有以下步骤：
-将多个金属成形体(6)安排在经处理半导体晶圆上，同时形成安排在该半导体晶圆与这些金属成形体(6)之间的具有第一连接材料(4)和第二连接材料(5)的层，以及
-在不对该第二连接材料(5)进行处理的情况下，对用于将这些金属成形体(6)连接到该半导体晶圆上的该第一连接材料(4)进行处理，
其中，这些半导体芯片或者在将这些金属成形体(6)安排在该半导体晶圆上之前或者在对该第一连接材料(4)进行处理之后被分离开。
2.根据权利要求1所述的方法，其特征在于，
-该第一连接材料(4)是粘合剂，并且该第二连接材料(5)是焊接材料或烧结材料
或者
-该第一连接材料(4)是焊料材料，并且该第二连接材料(5)是烧结材料。
3.根据以上权利要求中任一项所述的方法，其特征在于，分离这些半导体芯片是在将这些金属成形体(6)安排在该经处理半导体晶圆上之前使用湿切割方法来发生的。
4.根据权利要求1和2中任一项所述的方法，其特征在于，分离这些半导体芯片是在对该第一连接材料(4)进行处理之后使用干切割方法来发生的。
5.一种用于制造半导体模块的方法，该半导体模块具有基板(9，10)和半导体芯片，该半导体芯片具有安排在其上的金属成形体(6)，该方法具有以下步骤：
-制造根据以上权利要求中任一项所述的半导体芯片，该半导体芯片具有安排在其上的金属成形体(6)，
-将该半导体芯片安排在该基板(9，10)上，同时形成安排在该半导体芯片与该基板之间的第三连接材料(11)层，以及
-在一个步骤中对安排在该半导体芯片与该基板之间的该层以及安排在该金属成形体(6)与该半导体芯片之间的层(5)进行处理。
6.根据权利要求5所述的方法，其特征在于，该第二连接材料(5)和该第三连接材料(11)完全相同。
7.一种半导体芯片，所述半导体芯片包括半导体部件(2)和电气触点(3)，所述半导体芯片具有安排在其上侧上的金属成形体(6)，其特征在于安排在该金属成形体(6)与该半导体芯片之间的包含第一连接材料(4)和第二连接材料(5)的层(4，5)，该第一连接材料(4)的处理参数不影响对该第二连接材料(5)的处理。
8.根据权利要求7所述的半导体芯片，其特征在于，
-该第一连接材料(4)是粘合剂，并且该第二连接材料(5)是焊接材料或烧结材料
或者
-该第一连接材料(4)是焊料材料，并且该第二连接材料(5)是烧结材料。
9.根据权利要求7所述的半导体芯片，其特征在于包含第一连接材料(4)和第二连接材料(5)的层，该第一连接材料实现该金属成形体(5)与该半导体芯片的粘附，并且该第二连接材料实现该金属成形体(6)与该半导体芯片之间的粘附/粘合连接。
10.根据权利要求7至9中任一项所述的半导体芯片，其特征在于，该第一连接材料(4)和该第二连接材料(5)被水平地安排成空间上彼此分离。
11.根据权利要求7至9中任一项所述的半导体芯片，其特征在于，该第一连接材料(4)被安排在该层中在空间上彼此水平分离的至少两个区域中。
12.根据权利要求7至9中任一项所述的半导体芯片，其特征在于，该第一连接材料(4)被安排成围绕该第二连接材料(5)。
13.一种晶圆(12)，具有多个根据权利要求7至12中任一项所述的半导体芯片。
14.根据权利要求13所述的晶圆(12)，其特征在于，这些半导体芯片被安排在连结载体膜(1)上。
CN201680044355.8A 2015-08-14 2016-07-26 用于制造半导体器件的方法及相应的器件 Active CN107851632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015113421.7A DE102015113421B4 (de) 2015-08-14 2015-08-14 Verfahren zum Herstellen von Halbleiterchips
DE102015113421.7 2015-08-14
PCT/EP2016/067792 WO2017029082A1 (en) 2015-08-14 2016-07-26 Method for manufacturing a semiconductor device and the corresponding device

Publications (2)

Publication Number Publication Date
CN107851632A CN107851632A (zh) 2018-03-27
CN107851632B true CN107851632B (zh) 2021-01-29

Family

ID=56561359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680044355.8A Active CN107851632B (zh) 2015-08-14 2016-07-26 用于制造半导体器件的方法及相应的器件

Country Status (4)

Country Link
US (1) US10607962B2 (zh)
CN (1) CN107851632B (zh)
DE (1) DE102015113421B4 (zh)
WO (1) WO2017029082A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3385983A1 (de) * 2017-04-04 2018-10-10 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung
KR102617347B1 (ko) * 2018-10-04 2023-12-26 삼성전자주식회사 다이 이젝터 및 상기 다이 이젝터를 포함하는 다이 공급 장치
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009039A (en) 1930-03-26 1935-07-23 Euclid Crane & Hoist Company Land vehicle
JPS56101752A (en) 1980-01-18 1981-08-14 Mitsubishi Electric Corp Semiconductor device
EP0520294B1 (de) 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
US5414299A (en) 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US5510650A (en) 1994-09-02 1996-04-23 General Motors Corporation Low mechanical stress, high electrical and thermal conductance semiconductor die mount
JP3387282B2 (ja) 1995-08-03 2003-03-17 日産自動車株式会社 半導体装置の構造及びその製造方法
DE19612838A1 (de) 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
WO1999004433A2 (en) 1997-07-19 1999-01-28 Koninklijke Philips Electronics N.V. Mcm semiconductor device assemblies and circuits
JPH11251506A (ja) 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法
US6100112A (en) 1998-05-28 2000-08-08 The Furukawa Electric Co., Ltd. Method of manufacturing a tape carrier with bump
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP2003229527A (ja) 2002-02-05 2003-08-15 Toyota Motor Corp 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2003258178A (ja) 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP2004256788A (ja) 2002-11-29 2004-09-16 Sekisui Chem Co Ltd 加熱消滅性材料
US7315081B2 (en) 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
DE102004056702B3 (de) 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004036905A1 (de) 2004-07-29 2006-03-23 Infineon Technologies Ag Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102004055511B3 (de) * 2004-11-17 2006-02-09 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls
US7755179B2 (en) 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
DE102005034485B4 (de) 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE102005047566C5 (de) 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE102005054872B4 (de) 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5141076B2 (ja) 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
DE102006033073B3 (de) 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
JP4420001B2 (ja) 2006-09-11 2010-02-24 株式会社日立製作所 パワー半導体モジュール
JP5090088B2 (ja) 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7851334B2 (en) 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
DE102008048869A1 (de) 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
DE102008050798A1 (de) 2008-10-08 2010-04-15 Infineon Technologies Ag Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
US9583413B2 (en) 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
DE102009045181B4 (de) 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
US8410600B2 (en) 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
US8486757B2 (en) * 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
DE102010021765B4 (de) 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102011115887A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
US8835299B2 (en) 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
KR20170003054A (ko) * 2015-06-30 2017-01-09 주식회사 선진마루 액세스 플로어 패널 고정장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《novel bonding and joining technology for power electronics-enabler for improved lifetime,reliability,cost and power density》;Siegbert Haumann;《2013 twenty-eighth annual IEEE applied power electronics conference and exposition》;20130321 *

Also Published As

Publication number Publication date
US10607962B2 (en) 2020-03-31
US20180240776A1 (en) 2018-08-23
WO2017029082A1 (en) 2017-02-23
DE102015113421B4 (de) 2019-02-21
DE102015113421A1 (de) 2017-02-16
CN107851632A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US9786627B2 (en) Method for creating a connection between metallic moulded bodies and a power semiconductor which is used to bond to thick wires or strips
US9355881B2 (en) Semiconductor device including a dielectric material
US8927335B2 (en) Method for bonding of chips on wafers
US9142434B2 (en) Method for singulating electronic components from a substrate
US20110217826A1 (en) Method of fabricating semiconductor device
JP5690652B2 (ja) ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
JP2011243596A (ja) パッケージ部品の製造方法およびパッケージ部品
CN107851632B (zh) 用于制造半导体器件的方法及相应的器件
US8597980B2 (en) Method for bonding of chips on wafers
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR101787687B1 (ko) 기판 어댑터를 구비하는 반도체 소자를 제조하기 위한 방법, 고체 기판 어댑터를 구비하는 반도체 소자 및 반도체 소자를 접촉시키는 방법
JP3719921B2 (ja) 半導体装置及びその製造方法
JP4057875B2 (ja) 半導体装置の製造方法
US4914813A (en) Refurbishing of prior used laminated ceramic packages
JP2003243344A (ja) 半導体装置の製造方法
JP2007311577A (ja) 半導体装置
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
JP3100949B2 (ja) 配線基板の製造方法
WO2017154408A1 (ja) パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法
CN111668108A (zh) 半导体封装方法
Youssef et al. Embedded Power GaN Components inside a PCB for space applications
JP6754938B2 (ja) 電極接合方法
JPH11251512A (ja) 半導体チップの積層方法およびこれを用いた半導体装置
CN114628262A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant