CN107833829A - 碳化硅半导体衬底 - Google Patents

碳化硅半导体衬底 Download PDF

Info

Publication number
CN107833829A
CN107833829A CN201711098415.7A CN201711098415A CN107833829A CN 107833829 A CN107833829 A CN 107833829A CN 201711098415 A CN201711098415 A CN 201711098415A CN 107833829 A CN107833829 A CN 107833829A
Authority
CN
China
Prior art keywords
silicon carbide
semiconductor substrate
carbide semiconductor
less
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711098415.7A
Other languages
English (en)
Other versions
CN107833829B (zh
Inventor
堀井拓
久保田良辅
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN107833829A publication Critical patent/CN107833829A/zh
Application granted granted Critical
Publication of CN107833829B publication Critical patent/CN107833829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H01L21/2053—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种碳化硅半导体衬底，包括：基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于125mm的外径；以及外延层，所述外延层形成在所述主表面上；当衬底温度为室温时，所述碳化硅半导体衬底具有不小于‑100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于‑1.5mm且不大于1.5mm的翘曲量。

Description

碳化硅半导体衬底
本申请是国家申请号为201480043442.2(国际申请号PCT/JP2014/065712，国际申请日2014年6月13日，发明名称“碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法”)之申请的分案申请。
技术领域
本发明涉及一种碳化硅半导体衬底、制造碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法，特别地，涉及一种即使在高温下热处理时也具有高平坦度的碳化硅半导体衬底、制造碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法。
背景技术
近年来，已经采用碳化硅(SiC)晶体作为用于制造半导体器件的半导体衬底。SiC具有大于已经被更广泛地采用的硅(Si)的带隙。因此，采用SiC的半导体器件有利地具有高击穿电压、低导通电阻，以及不太可能在高温环境下下降的特性。
而且，为了有效地制造碳化硅半导体器件，碳化硅半导体衬底已经开始提供有更大直径。但是，当碳化硅半导体衬底具备例如约6英寸的外径时，碳化硅半导体衬底变得不平坦。
日本专利公布No.2012-214376描述了具有至少约75毫米(3英寸)直径、小于约5μm的形变、小于约5mm的翘曲以及小于约2.0μm的TTV的SiC晶片。具体地，其描述了SiC晶锭被薄切割成晶片形式，并且薄切割的晶片置于双面研磨机上以利用比弯曲晶片所需的向下的力小的向下的力开始研磨工艺，由此生产具有低形变、翘曲以及TTV的晶片。
引用文献列表
专利文献
PTD1：日本专利公布No.2012-214376
发明内容
技术问题
但是，即使碳化硅半导体衬底在室温下具有分别落入日本专利公布No.2012-214376中描述的范围的翘曲以及TTV，也证实某些碳化硅半导体衬底由于高温热处理而具有低平坦度。例如，通常在制造碳化硅半导体器件的方法中，在高温下借助离子注入执行掺杂；但是难以将具有低平坦度的碳化硅半导体衬底吸取至注入装置的静电卡盘台上，并且在某些情况下，已经证实衬底不利地破裂。
而且，向这种具有低平坦度的碳化硅半导体衬底的离子注入会造成以下区域的形成：具有垂直于离子注入方向的表面的区域，以及具有不垂直于离子注入方向并相对于离子注入方向倾斜的表面的区域。这导致碳化硅半导体衬底中形成的杂质区的形状的改变。
而且，这种在高温下导致的低平坦度在具有不小于100mm的大直径的碳化硅半导体衬底中是特别严重的问题。具体地，即使具有大直径(特别地，不小于100mm)的碳化硅半导体衬底用于有效地获得碳化硅半导体器件，如上所述造成的低平坦度也会使得难以生产具有优良良率的碳化硅半导体器件。
已经提出本发明以解决上述问题。本发明具有的一个主要目的是提供一种即使在高温下也具有高平坦度的碳化硅半导体衬底、制造碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法。另一目的是提供一种用于利用具有大直径的碳化硅半导体衬底生产具有优良良率的碳化硅半导体器件的制造碳化硅半导体器件的方法。
解决问题的技术方案
根据本发明的碳化硅半导体衬底包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底；以及形成在主表面上的外延层。碳化硅半导体衬底当衬底温度为室温时具有不小于-100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量。
根据本发明的制造碳化硅半导体器件的方法包括以下步骤：制备具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底；在主表面上形成外延层；通过去除基础衬底的与主表面相反的背侧表面的至少一部分来制备碳化硅半导体衬底；以及将杂质离子注入到碳化硅半导体衬底中。
发明的有利效果
根据本发明，即使在高温下也可获得具有高平坦度的碳化硅半导体衬底。而且，可提供制造碳化硅半导体器件的方法以生产具有优良良率的碳化硅半导体器件。
附图说明
图1是根据一个实施例的碳化硅半导体衬底的示意图。
图2是用于说明碳化硅半导体衬底中的翘曲量的定义的示意图。
图3是用于说明碳化硅半导体衬底中的翘曲量的定义的示意图。
图4是根据该实施例的制造碳化硅半导体衬底的方法的流程图。
图5示出根据该实施例的制造碳化硅半导体器件的方法。
图6示出根据该实施例的制造碳化硅半导体器件的方法。
图7示出根据该实施例的制造碳化硅半导体器件的方法。
图8是根据该实施例的碳化硅半导体器件的示意图。
图9是根据该实施例的制造碳化硅半导体器件的方法的流程图。
图10示出根据该实施例的制造碳化硅半导体器件的方法的功能和效果。
图11示出根据该实施例的制造碳化硅半导体器件的方法的功能和效果。
图12是用于说明根据该实施例的制造碳化硅半导体器件的方法的功能和效果的参考图。
图13是用于说明根据该实施例的制造碳化硅半导体器件的方法的功能和效果的参考图。
具体实施方式
[本申请发明的实施例说明]
下文参考附图说明本发明的一个实施例。应当注意在下述附图中，相同或相应的部分由相同的参考符号指定且不再重复说明。对于本说明中的晶体学表示来说，单独的晶向由[]代表，组晶向由<>代表，且单独的面由()代表，且组面由{}代表。此外，负晶体学指数通常通过置于数字上的“-”(横杠)表示，但是在本说明书中通过置于数字前的负号表示。
首先列出本发明的一个实施例的概述。
(1)参考图1，根据本实施例的碳化硅半导体衬底10包括：具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1；以及形成在主表面1A上的外延层2，当衬底温度为室温时，碳化硅半导体衬底10具有不小于-100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。这里，参考图2和图3，术语碳化硅半导体衬底10的“翘曲量”旨在表示当碳化硅半导体衬底10置于平面S1上时，在碳化硅半导体衬底10的主表面2A中的相对于平面S1的最高位置的高度以及最低位置的高度之间的差。这里，参考图2，翘曲量的负值代表碳化硅半导体衬底10的主表面2A向下突出的情况(碳化硅半导体衬底10的中心位置相对于平面S1低于其外周位置的情况)，而参考图3，翘曲量的正值代表碳化硅半导体衬底10的主表面2A向上突出的情况(碳化硅半导体衬底10的中心位置相对于平面S1高于其外周位置的情况)。而且，术语“衬底温度”旨在表示在例如诸如离子注入设备的半导体制造设备中通过辐射温度计从碳化硅半导体衬底10的主表面2A侧测量的温度。应当注意根据本实施例的碳化硅半导体衬底10是具有不小于100mm、优选不小于125mm，并且更优选不小于150mm的外径的大直径衬底。
即，根据本实施例的碳化硅半导体衬底10是具有不小于100mm外径、在衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量的大直径衬底，并且因此在高温度下具有高平坦度。这可减小在利用碳化硅半导体衬底10执行制造碳化硅半导体器件的方法中的制造工艺过程中在碳化硅半导体衬底10中造成的诸如裂缝的缺陷的风险。具体地，现在例如针对其中在制造碳化硅半导体器件的方法中，在高温下借助离子注入执行到碳化硅半导体衬底10中的掺杂，并且其中碳化硅半导体衬底10利用离子注入设备的静电卡盘台被吸附的情况进行讨论。在这种情况下，高温(400℃)下的碳化硅半导体衬底10的翘曲量足够小，因此没有大的应力通过吸附施加至碳化硅半导体衬底10。这可减小在碳化硅半导体衬底10中造成诸如破裂和裂缝的缺陷的风险。
而且，根据本实施例的碳化硅半导体衬底10是具有不小于100mm外径且在高温下具有高平坦度的大直径衬底，因此可在当利用碳化硅半导体衬底10执行制造碳化硅半导体器件的工艺时在碳化硅半导体衬底10上生产具有小特性变化的碳化硅半导体器件。具体地，也在诸如碳化硅半导体衬底10的离子注入的、在特定方向上对碳化硅半导体衬底10的主表面2A执行工艺的步骤中，主表面2A的高平坦度可抑制主表面2A的处理区(注入区)的位置和构造在主表面2A中局部改变的这种问题的发生。因此，可减小针对主表面2A的工艺的变化。
而且，为了以高精度曝光，碳化硅半导体衬底10例如需要具有不大于1μm的LTV(局部厚度变化)。在这种情况下，如果碳化硅半导体衬底的实际厚度波动小到不大于1μm，但是在碳化硅半导体衬底吸附在曝光设备的真空卡盘台上时碳化硅半导体衬底的翘曲量较大，则外观上的LTV会变大。相反，因为根据本实施例的碳化硅半导体衬底10具有小翘曲量，外观上的LTV不变大，因此允许以高精度曝光。如上所述，可通过利用具有高平坦度的大直径碳化硅半导体衬底10执行制造碳化硅半导体器件的工艺来以优良良率生产碳化硅半导体器件。
(2)在根据本实施例的碳化硅半导体衬底10中，基础衬底1可在垂直于主表面1A、2A的方向上具有不小于200μm且不大于700μm的厚度。而且以此方式，根据本实施例的碳化硅半导体衬底10可在衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量。通常，在碳化硅衬底中，形成在基础衬底1的主表面1A上的外延层2具有约不小于几个μm且不大于100μm的厚度。因此，当基础衬底1的厚度薄时，碳化硅半导体衬底10的翘曲量变大。另一方面，当基础衬底1的厚度厚时，制造成本变高。相反，即使基础衬底1不具有大于700μm的厚度，根据本实施例的碳化硅半导体衬底10也可在高温下具有高平坦度。换言之，依照根据本实施例的制造碳化硅衬底的方法，可以低成本获得在高温下具有高平坦度的碳化硅半导体衬底10。
(3)优选地，在根据本实施例的碳化硅半导体衬底10中，基础衬底1具有与主表面1A相反且具有不大于10nm的表面粗糙度的背侧表面1B。当基础衬底1的背侧表面1B的表面粗糙度高时，考虑在高温环境下去除构成背侧表面1B的碳化硅的过剩的硅(Si)，由此造成碳化层(损伤层)的形成。本发明人已经发现当衬底温度如上所述为400℃时，具有具备在基础衬底1的主表面1A上形成外延层2之后具有不大于10nm的表面粗糙度的背侧表面1B的基础衬底1的碳化硅半导体衬底具有不小于-1.5mm且不大于1.5mm的翘曲量。具体地，当碳化硅半导体衬底10具有高衬底温度时，作为一个实例，推断翘曲量由于以下原因而增大：由碳化硅半导体衬底10中的基础衬底1的背侧表面1B中形成的损伤层3的剩余形变而产生的应力。
(4)根据本实施例的制造碳化硅半导体衬底的方法包括以下步骤：制备(S10)具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1；在主表面1A上形成(S20)外延层2；以及去除(S30)基础衬底1的与主表面1A相反的背侧表面1B的至少一部分。
即，在根据本实施例的制造碳化硅半导体衬底的方法中，在具有外径不小于100mm且由单晶碳化硅制成的基础衬底1的主表面1A上形成外延层2之后去除基础衬底1的背侧表面1B的一部分。因此，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也能在去除基础衬底1的背侧表面1B的一部分的步骤(S30)中去除损伤层3。由此获得的碳化硅半导体衬底10具有不小于100mm的外径，并且在衬底温度为室温时具有不小于-100μm且不大于100μm的翘曲量，并且在衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量。换言之，依照根据本实施例的制造碳化硅半导体衬底的方法，可获得在高温环境下具有高平坦度且具有不小于100mm外径的碳化硅半导体衬底10。
(5)在根据本实施例的制造碳化硅半导体衬底的方法中，可通过对背侧表面1B执行化学机械抛光(CMP)来执行去除步骤(S30)。而且以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行化学抛光来确保去除损伤层3。
(6)在根据本实施例的制造碳化硅半导体衬底的方法中，可通过对背侧表面1B执行反应离子蚀刻而执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行反应离子蚀刻来确保去除损伤层3。
(7)在根据本实施例的制造碳化硅半导体衬底的方法中，可在卤素气体气氛下对背侧表面1B执行热蚀刻来执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行热蚀刻来确保去除损伤层3。
(8)在根据本实施例的制造碳化硅半导体衬底的方法中，可通过在背侧表面1B处形成热氧化膜并且随后利用氢氟酸蚀刻热氧化膜来执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过利用氢氟酸蚀刻形成在基础衬底1的背侧表面1B的热氧化膜来确保去除损伤层3。
(9)根据本实施例的制造碳化硅半导体器件的方法包括以下步骤：制备(S10)具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1；在主表面1A上形成(S20)外延层2；通过去除基础衬底1的与主表面1A相反的背侧表面1B的至少一部分来制备(S30)碳化硅半导体衬底10；以及将杂质离子注入(S40)到碳化硅半导体衬底10中。
即，在根据本实施例的制造碳化硅半导体器件的方法中，采用通过根据本实施例的制造碳化硅半导体衬底的方法获得的碳化硅半导体衬底10，并且在碳化硅半导体衬底10上制造碳化硅半导体器件。如上所述，通过根据本实施例的制造碳化硅半导体衬底的方法获得的碳化硅半导体衬底10具有不小于100mm的外径，并且在衬底温度为室温时具有不小于-100μm且不大于100μm的翘曲量，并且在衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量。即，例如，即使在将杂质离子注入到碳化硅半导体衬底10中的步骤(S40)中在约400℃的衬底温度下执行加热，也可抑制碳化硅半导体衬底10翘曲且可保持平坦。因此，即使碳化硅半导体衬底10的外径不小于100mm，无论碳化硅半导体衬底10的主表面2A中的面内位置如何，都可使步骤(S40)中由杂质注入方向相对于碳化硅半导体衬底10的主表面2A形成的角度基本恒定。因此，无论主表面2A中的面内位置如何，可使离子注入区的构造(例如衬底等的深度方向上的注入区的形状或离子浓度分布)基本恒定。因此，依照根据本实施例的制造碳化硅半导体器件的方法，可以优良良率生产碳化硅半导体器件。
[本申请发明的实施例细节]
以下将说明本发明的实施例的细节。
(第一实施例)
参考图1，将说明根据第一实施例的碳化硅半导体衬底10。根据本实施例的碳化硅半导体衬底10包括：基础衬底1；以及形成在基础衬底1的主表面1A上的外延层2。
基础衬底1由单晶碳化硅制成，并且具有外径为6英寸的主表面1A。基础衬底1例如由具有六方晶体结构的碳化硅制成，并且优选具有4H-SiC的晶体多型(多晶型)。基础衬底1包括高浓度的例如氮(N)的n型杂质，并且具有n型导电性。基础衬底1例如具有约不小于1.0×1018cm-3且不大于1.0×1018cm-3的杂质浓度。主表面1A可对应于{0001}面，且例如可对应于相对于{0001}面具有不小于1°且不大于10°的偏离角的面。基础衬底1例如具有约不小于200μm且不大于700μm，优选地，不小于300μm且不大于600μm的厚度。在碳化硅半导体衬底10中，在基础衬底1的与基础衬底1的主表面1A相反的背侧表面1B处没有形成碳化硅的碳的损伤层3(参见图6)。应当注意将在下文说明损伤层3。
外延层2是由通过外延生长形成在基础衬底1的主表面1A上的碳化硅制成的层。外延层2包括诸如氮(N)的n型杂质，且外延层2具有n型导电性。外延层2的杂质浓度可低于基础衬底1的杂质浓度。外延层2的杂质浓度例如约为7.5×1015cm-2。外延层2例如具有约不小于5μm且不大于40μm的膜厚。
当衬底温度是室温时，碳化硅半导体衬底10具有不小于-100μm且不大于100μm，优选地，不小于-40μm且不大于40μm的翘曲量。同时，当衬底温度不小于100℃且不大于500℃时，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm，优选地，不小于-1.0mm且不大于1.0mm的翘曲量。更优选地，当衬底温度不小于200℃且不大于400℃时，翘曲量不小于-1.5mm且不大于1.5mm，进一步优选地，不小于-1.0mm且不大于1.0mm。
以下参考图4至图7，下文说明根据本实施例的制造碳化硅半导体衬底的方法。
参考图4和图5，首先，制备基础衬底1(步骤(S10))，其具有外径为6英寸的主表面1A并且由单晶碳化硅制成。通过任意方法制备具有6英寸外径的基础衬底1。应当注意基础衬底1的外径可不小于100mm(例如5英寸、8英寸等)。
以下参考图6，外延层2通过外延生长形成在基础衬底1的主表面1A上(步骤(S20))。通过CVD方法执行外延生长。作为原料气体，例如可采用硅烷(SiH4)和丙烷(C3H8)的混合气体。这时，例如可引入氮(N)或磷(P)作为杂质。
在执行这个步骤(S20)之后的时间点处，在基础衬底1的背侧表面1B的全部或一部分处移除硅(Si)原子，这会导致形成以相对高浓度包括碳(C)原子的损伤层3(碳化层)。损伤层3可例如形成为具有约不小于0.001μm且不大于10μm的厚度，且当损伤层3形成为具有不小于1μm的厚度时，能够通过肉眼观察为背侧表面1B中的白色浑浊(whiting)。在背侧表面1B中，其上形成有损伤层3的区域具有不小于0.001μm的表面粗糙度(Ra)。在执行这个步骤(S20)之后的时间点，由具有形成在背侧表面1B上的损伤层3的基础衬底1以及外延层2制成的堆叠体4例如在衬底温度为室温的情况下具有不小于-150μm且不大于150μm的翘曲。
以下参考图7，去除基础衬底1的背侧表面1B的至少一部分(步骤(S30))。具体地，通过CMP抛光堆叠体4中的基础衬底1的背侧表面1B，由此去除损伤层3。例如通过不小于0.001μm且不大于10μm的抛光量来抛光基础衬底1的背侧表面1B。在步骤(S30)的抛光之后，背侧表面1B具有不大于10nm，优选地不大于1nm的表面粗糙度(Ra)。
以下，下文说明根据本实施例的碳化硅半导体衬底10以及制造碳化硅半导体衬底10的方法的功能和效果。根据本实施例的碳化硅半导体衬底10构造为从堆叠体4的背侧表面1B去除损伤层3，堆叠体4包括具有6英寸外径的基础衬底1以及形成在基础衬底1的主表面1A上的外延层2。因此，在衬底温度为室温时，碳化硅半导体衬底10具有不小于-100μm且不大于100μm的翘曲，并且在衬底温度不小于100℃且不大于500℃时，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，在衬底温度为室温时，碳化硅半导体衬底10也可具有不小于-100μm且不大于100μm的翘曲，并且在衬底温度不小于200℃且不大于400℃时，碳化硅半导体衬底10可具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，在本实施例中，可采用背侧表面1B的表面粗糙度来检查在衬底温度不小于100℃且不大于500℃时，翘曲量是否降低为落入翘曲量的上述范围，即损伤层3是否已被完全去除。具体地，在表面粗糙度(Ra)不大于10nm的情况下，可在如上所述的高温下获得具有小翘曲量的碳化硅半导体衬底10。而且，通过抛光背侧表面1B以实现不大于1nm的表面粗糙度(Ra)，可充分去除损伤层3。因此，依照根据本实施例的制造碳化硅半导体衬底的方法，即使在执行加热直至衬底温度变成约不小于100℃且不大于500℃，可获得具有不小于-1.0mm且不大于1.0mm的足够小的翘曲量的碳化硅半导体衬底10。而且，依照根据本实施例的制造碳化硅半导体衬底的方法，即使执行加热直至衬底温度变成约不小于200℃且不大于400℃，也可获得具有不小于-1.0mm且不大于1.0mm的足够小的翘曲量的碳化硅半导体衬底10。
而且，通过根据本实施例的制造碳化硅半导体衬底的方法生产的碳化硅半导体衬底10即使在基础衬底1的外径为6英寸、基础衬底1的厚度不小于200μm且不大于700μm，且在约不小于100℃且不大于500℃的衬底温度下执行加热时，翘曲量小且具有高平坦度。换言之，根据本实施例的碳化硅半导体衬底10即使在基础衬底1不具有大于700μm的厚度时，也能在高温下具有高平坦度。因此，依照根据本实施例的制造碳化硅半导体衬底的方法，可以低成本获得具有大直径且在高温下具有高平坦度的碳化硅半导体衬底10。
以下参考图8，将说明根据本实施例的碳化硅半导体器件。根据本实施例的碳化硅半导体器件包括：元件区IR(有源区)；以及围绕元件区IR的终端区OR(无源区)。终端区OR包括保护环区5。即，元件区IR由保护环区5围绕。在元件区IR中，设置诸如晶体管或二极管的半导体元件7。
半导体元件7主要包括：例如由六方碳化硅制成的碳化硅半导体衬底10、栅极绝缘膜15、栅电极17、源电极16以及漏电极19。碳化硅半导体衬底10包括基础衬底1以及外延层2，并且外延层2主要包括漂移区12、p体区13、n+源极区14以及p+区18。
漂移区12是包括在外延层2中并且不具备p体区13、n+源极区14以及p+区18的区域。
p体区13具有p型导电性。p体区13形成在漂移区12中以包括碳化硅半导体衬底10的主表面2A。P体区13包括诸如铝(Al)或硼(B)的p型杂质。p体区13中的诸如铝的杂质的浓度例如约为1×1017cm-3。
n+源极区14具有n型导电性。n+源极区14包括主表面2A且形成在p体区13中以被p体区13围绕。n+源极区14例如包括诸如P(磷)的n型杂质。n+源极区14中的诸如磷的杂质的浓度高于漂移区12中的n型杂质浓度，例如约1×1020cm-3。
p+区18具有p型导电类型。p+区18形成为与主表面2A以及p体区13接触以便在n+源极区14的中心附近延伸通过n+源极区14。p+区18包括诸如Al或B的p型杂质，其浓度高于p体区13中包括的p型杂质的浓度，例如约1×1020cm-3。
栅极绝缘膜15形成为与漂移区12接触以从一个n+源极区14的上表面上延伸至另一n+源极区14的上表面上。栅极绝缘膜15例如由二氧化硅(SiO2)制成。
栅电极17设置在栅极绝缘膜15上且与其接触以便从一个n+源极区14上方延伸至另一n+源极区14上方。例如，栅电极17由诸如多晶硅或Al的导体制成。
在主表面2A中，设置源电极16以与n+源极区14和p+区18接触。源电极16例如包括钛(Ti)原子、Al原子以及硅(Si)原子。因此，源电极16可与n型碳化硅区(n+源极区14)以及p型碳化硅区(p+区18)两者欧姆接触。
漏电极19形成为与碳化硅半导体衬底10中的背侧表面1B接触。该漏电极19可具有与源电极16相同的构造，或例如可由能与碳化硅半导体衬底10(基础衬底1)形成欧姆接触的诸如镍(Ni)的不同材料制成。因此，漏电极19电连接至基础衬底1。
具有环形平面形状的保护环区5设置在碳化硅半导体衬底10的终端区OR中，以便围绕其中设置半导体元件7的元件区IR。保护环区5具有p型(第二导电类型)。保护环区5是用作保护环的导电区。
保护环区5具有多个保护环6，每个保护环6例如包括诸如硼或铝的杂质。多个保护环6中的每一个中的杂质浓度都低于p体区13中的杂质浓度。例如，多个保护环6中的每一个中的杂质浓度为1.3×1013cm-3，优选地，例如约不小于8×1012cm-3且不大于1.4×1013cm-3。
以下参考图9，将说明根据本实施例的制造碳化硅半导体器件的方法。在根据本实施例的制造碳化硅半导体器件的方法中，根据本实施例的碳化硅半导体衬底用于其生产。
首先，制备如上所述获得的碳化硅半导体衬底10(步骤(S10)至步骤(S30))。随后，参考图9，将杂质注入碳化硅半导体衬底10的主表面2A中，由此在外延层2中形成p体区13、n源极区14、p+区18以及保护环区5(步骤(S40))。具体地，例如，作为p型杂质的Al的离子注入具有n型导电性的外延层2中，由此形成具有p型导电性的p体区13。而且，例如，作为n型杂质，将P的离子注入p体区13，由此形成具有n型导电性的n源极区14。而且，例如，作为p型杂质注入Al的离子，由此形成具有p型导电性的p+区18。而且，例如，作为p型杂质注入Al的离子，由此形成具有p导电性的保护环区5。这时，例如，在碳化硅半导体衬底10的衬底温度增至约不小于100℃且不大于500℃(高温注入)的情况下，执行这个步骤(S40)中的离子注入。在执行这个步骤(S40)之前和之后的时间点，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，如上所述，在根据本实施例的制造碳化硅半导体衬底的方法中，通过抛光背侧表面1B 3以例如实现不大于1nm的表面粗糙度(Ra)来充分去除损伤层，在执行该步骤(S40)之前和之后的时间点，碳化硅半导体衬底10可具有不小于-1.0mm且不大于1.0mm的翘曲量。
随后执行热处理以活化通过离子注入添加的杂质(步骤(S50))。优选在不小于1500℃且不大于1900℃的温度，例如约1700℃的温度下执行热处理。热处理例如执行约30分钟。热处理的气氛优选为惰性气体气氛，例如氩(Ar)气氛。在执行这个步骤(S50)之后的时间点，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，如上所述，在根据本实施例的制造碳化硅半导体衬底的方法中，通过抛光背侧表面1B以实现例如不大于1nm的表面粗糙度(Ra)来充分去除损伤层3，在执行该步骤(S50)之前和之后的时间点，碳化硅半导体衬底10可具有不小于-1.0mm且不大于1.0mm的翘曲量。
随后，形成栅极绝缘膜15(步骤(S60))。具体地，首先热氧化具有其中形成的所需杂质区的碳化硅半导体衬底10。例如可通过在氧气气氛下，在约1300℃下执行加热约40分钟而执行热氧化。因此，由SiO2制成的栅极绝缘膜15形成在碳化硅半导体衬底10的主表面2A上。
随后，形成栅电极17(步骤(S70))。在本步骤中，例如由诸如多晶硅或Al的导体制成的栅电极17形成为与栅极绝缘膜15接触，以便从一个n+源极区14上方延伸至另一n+源极区14上方。当多晶硅用作栅电极17的材料时，多晶硅可构造为以诸如大于1×1020cm-3的高浓度包括P。随后，例如由SiO2制成的绝缘膜形成为覆盖栅电极17。
随后，形成欧姆电极(步骤(S80))。具体地，抗蚀剂图案形成为具有开口以暴露p+区18以及n+源极区14的一部分，且包括Si原子、Ti原子以及Al原子的金属膜例如形成在衬底的整个表面上。作为欧姆电极的金属膜例如通过溅射方法或蒸发方法形成。随后，例如剥离抗蚀剂图案以形成与栅极绝缘膜15、p+区18以及n+源极区14接触的金属膜。随后，例如在约1000℃下加热金属膜，由此形成与碳化硅半导体衬底10欧姆接触的源电极16。而且，漏电极19形成为与碳化硅半导体衬底10的n+衬底11欧姆接触。以此方式，完成作为MOSFET的碳化硅半导体器件100。
以下，下文说明根据本实施例的制造碳化硅半导体器件的方法的功能和效果。依照根据本实施例的制造碳化硅半导体器件的方法，采用根据本实施例的碳化硅半导体衬底10执行制造碳化硅半导体器件所需的工艺，例如离子注入步骤(S40)。碳化硅半导体衬底10即使在约不小于100℃且不大于500℃的高衬底温度下执行热处理时也具有高平坦度，由此降低通过采用具有大翘曲量的碳化硅半导体衬底10导致质量缺陷的风险。例如，当具有不小于100mm外径的碳化硅半导体衬底10利用半导体制造设备的静电卡盘台吸附时，鉴于诸如产生碳化硅半导体衬底10中的裂缝的产生缺陷的风险，碳化硅半导体衬底10的翘曲量优选不小于-1.5mm且不大于1.5mm，更优选不小于-1.0mm且不大于1.0mm。根据本实施例的碳化硅半导体衬底10即使在约不小于100℃且不大于500℃的高衬底温度下执行热处理时也具有不小于-1.5mm且不大于1.5mm的翘曲量，由此降低通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。而且，根据本实施例的碳化硅半导体衬底10即使在约不小于200℃且不大于400℃的高衬底温度下执行热处理时也具有不小于-1.5mm且不大于1.5mm的翘曲量，由此降低通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。而且，在约不小于100℃且不大于500℃的高衬底温度下执行热处理时，已经充分去除了损伤层3的碳化硅半导体衬底10具有降低至不小于-1.0mm且不大于1.0mm的翘曲量。这进一步降低了通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。而且，在约不小于200℃且不大于400℃的高衬底温度下执行热处理时，已经充分去除了损伤层3的碳化硅半导体衬底10具有降低至不小于-1.0mm且不大于1.0mm的翘曲量。这进一步降低了通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。
而且，在根据本实施例的制造碳化硅半导体器件的方法中，采用具有高平坦度以及高平行性的主表面2A的碳化硅半导体衬底10，由此降低与发生诸如碳化硅半导体衬底10的主表面2A中的面内加工质量的变化的缺陷有关的风险。因此，可以优良良率生产碳化硅半导体器件100。具体地，参考图9，例如，在步骤(S40)中，将经历步骤(S40)的碳化硅半导体衬底10具有高平坦度的主表面2A，因此主表面2A和杂质注入方向40i(参见图10)之间的杂质离子注入角度在主表面2A中具有低面内变化。因此，参考图11，通过经由碳化硅半导体衬底10的主表面2A上形成的掩膜20的开口注入杂质，在碳化硅半导体衬底10的中心部分以及外周部分均匀形成杂质注入区30(例如p体区13以及n源极区14)。从不同观点来看，在碳化硅半导体器件100中，杂质注入区30具有在垂直于主表面2A的方向上延伸的侧壁部。
另一方面，参考图12，在离子注入步骤中，如果碳化硅半导体衬底10具有大翘曲量且主表面2A具有低平坦度，则主表面2A以及杂质注入方向40i之间的离子注入角度在主表面2A中具有大的面内变化。在这种情况下，参考图13，在碳化硅半导体衬底10中形成的区域的位置或者扩展方式方面，杂质注入区30(例如p体区13以及n源极区14)在碳化硅半导体衬底10的中心部以及外周部之间改变。从不同观点来看，在碳化硅半导体器件100中，在侧壁部相对于主表面2A的延伸方向方面，杂质注入区30在主表面2A中局部改变。即，依照根据本实施例的制造碳化硅半导体器件的方法，即使在采用具有不小于100mm外径的大直径碳化硅半导体衬底10时，杂质注入区30也可形成在碳化硅半导体衬底10的整个主表面2A中，以具有垂直于主表面2A延伸的侧壁部。因此，杂质注入区30的形状(例如其中侧壁部延伸的方向)在主表面2A中局部不同的这种问题不会出现，由此获得具有优良良率的碳化硅半导体器件100。
在根据本实施例的制造碳化硅半导体衬底的方法中，通过对背侧表面1B执行化学抛光来执行去除背侧表面1B的一部分的步骤(S30)；但是，本发明不限于此。去除背侧表面1B的一部分的步骤(S30)可例如通过对背侧表面1B执行反应离子蚀刻(RIE)来执行。在这种情况下，可采用ICP-RIE(电感耦合等离子体反应离子蚀刻)，其例如采用SF6或SF6和O2的混合气体作为反应气体。应当注意当采用RIE时，去除损伤层3，但是背侧表面1B的表面粗糙度在去除背侧表面1B的一部分之前和之后没有大改变。
而且，可例如通过在卤素气体气氛下对背侧表面1B执行热蚀刻来执行去除背侧表面1B的一部分的步骤(S30)。此时，保护膜可形成在主表面2A上。保护膜例如可以是热氧化膜。卤素气体例如包括氯气(Cl2)。在这种情况下，碳化硅半导体衬底10例如可在约不小于700℃且约不大于1000℃下加热。而且，可通过在背侧表面1B形成热氧化膜且随后例如利用氢氟酸(HF)蚀刻热氧化膜来执行去除背侧表面1B的一部分的步骤(S30)。而且以此方式，可去除损伤层3。
而且，根据本实施例的碳化硅半导体器件可具有场终止区(未示出)以围绕保护环区5。可借助与用于源极区14等相同的方式的高温注入，在杂质注入步骤(S40)中形成场终止区以具有n型导电性。采用即使在高温环境下也具有高平坦度的碳化硅半导体衬底10生产根据本实施例的碳化硅半导体器件，由此抑制诸如保护环区5或场停止区在主表面2A中在位置和构造方面局部改变的问题的发生。具体地，例如能抑制主表面2A中的保护环区5和场停止区之间的空间改变。
虽然已经如上所述说明了本发明的实施例，但是该实施例可以各种方式改进。而且，本发明的范围不由上述实施例限制。本发明的范围由权利要求项限定，并且旨在包括处于等同于权利要求项的范围和含义内的任意变型。
工业适用性
本发明特别有利地适用于具有不小于100mm外径的大直径碳化硅半导体衬底，制造碳化硅半导体衬底的方法，以及利用碳化硅半导体衬底制造碳化硅半导体器件的方法。
参考符号列表
1：基础衬底；1A：主表面；1B：背侧表面；2：外延层；3：损伤层；4：堆叠体；5：保护环区；6：保护环；7：半导体元件；10：碳化硅半导体衬底；12：漂移区；13：体区；14：源极区；15：栅极绝缘膜；16：源电极；17：栅电极；18：p+区；19：漏电极；20：掩膜；30：杂质注入区；100：碳化硅半导体器件。

Claims (5)

1.一种碳化硅半导体衬底，包括：
基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于125mm的外径；以及
外延层，所述外延层形成在所述主表面上，
当衬底温度为室温时，所述碳化硅半导体衬底具有不小于-100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于-1.5mm且不大于1.5mm的翘曲量。
2.根据权利要求1所述的碳化硅半导体衬底，其中，当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于-1.0mm且不大于1.0mm的翘曲量。
3.根据权利要求1所述的碳化硅半导体衬底，其中，所述基础衬底在垂直于所述主表面的方向上具有不小于200μm且不大于700μm的厚度。
4.根据权利要求2所述的碳化硅半导体衬底，其中，所述基础衬底在垂直于所述主表面的方向上具有不小于200μm且不大于700μm的厚度。
5.根据权利要求1-4中的任意一项所述的碳化硅半导体衬底，其中，所述基础衬底具有与所述主表面相反的背侧表面，并且
所述背侧表面具有不大于1.0nm的表面粗糙度。
CN201711098415.7A 2013-08-06 2014-06-13 碳化硅半导体衬底 Active CN107833829B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013163406A JP6136731B2 (ja) 2013-08-06 2013-08-06 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2013-163406 2013-08-06
CN201480043442.2A CN105453220B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480043442.2A Division CN105453220B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法

Publications (2)

Publication Number Publication Date
CN107833829A true CN107833829A (zh) 2018-03-23
CN107833829B CN107833829B (zh) 2022-02-18

Family

ID=52461050

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711098415.7A Active CN107833829B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底
CN201480043442.2A Active CN105453220B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480043442.2A Active CN105453220B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法

Country Status (5)

Country Link
US (1) US10050109B2 (zh)
EP (1) EP3035371A4 (zh)
JP (1) JP6136731B2 (zh)
CN (2) CN107833829B (zh)
WO (1) WO2015019707A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117144472A (zh) * 2022-05-31 2023-12-01 株式会社力森诺科 SiC基板和SiC外延晶片

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716006B2 (en) * 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
JP6981505B2 (ja) * 2015-10-15 2021-12-15 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP6964388B2 (ja) * 2015-10-15 2021-11-10 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN110663099B (zh) * 2017-05-17 2023-06-02 三菱电机株式会社 SiC外延晶片及其制造方法
JP7002932B2 (ja) * 2017-12-22 2022-01-20 昭和電工株式会社 ＳｉＣインゴットの製造方法
US10879359B2 (en) 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
CN114393512A (zh) * 2022-01-30 2022-04-26 北京天科合达半导体股份有限公司 一种无损伤层碳化硅晶片表面快速加工的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1435866A (zh) * 2002-01-31 2003-08-13 大阪府 埋置绝缘体型半导体碳化硅衬底的制作方法和制作装置
US20060278891A1 (en) * 2005-06-10 2006-12-14 Saxler Adam W Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
EP1871927A2 (en) * 2005-04-07 2008-01-02 Cree Inc. Seventy five millimeter silicon carbide wafer with low warp, bow, and ttv
GB201017279D0 (en) * 2010-10-13 2010-11-24 Univ Warwick Heterogrowth
JP2011108809A (ja) * 2009-11-17 2011-06-02 Bridgestone Corp 半導体素子の製造方法
CN102257190A (zh) * 2009-04-15 2011-11-23 住友电气工业株式会社 衬底、具有薄膜的衬底、半导体器件和半导体器件的制造方法
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法
CN102543718A (zh) * 2010-12-14 2012-07-04 北京天科合达蓝光半导体有限公司 一种降低碳化硅晶片翘曲度、弯曲度的方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952679A (en) 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
US7772098B2 (en) 2007-03-29 2010-08-10 Panasonic Corporation Method for manufacturing semiconductor device
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
JP6011340B2 (ja) 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
JP6014321B2 (ja) * 2011-12-01 2016-10-25 昭和電工株式会社 炭化珪素半導体装置及びその製造方法
JP5870672B2 (ja) 2011-12-19 2016-03-01 住友電気工業株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1435866A (zh) * 2002-01-31 2003-08-13 大阪府 埋置绝缘体型半导体碳化硅衬底的制作方法和制作装置
EP1871927A2 (en) * 2005-04-07 2008-01-02 Cree Inc. Seventy five millimeter silicon carbide wafer with low warp, bow, and ttv
US20060278891A1 (en) * 2005-06-10 2006-12-14 Saxler Adam W Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法
CN102257190A (zh) * 2009-04-15 2011-11-23 住友电气工业株式会社 衬底、具有薄膜的衬底、半导体器件和半导体器件的制造方法
JP2011108809A (ja) * 2009-11-17 2011-06-02 Bridgestone Corp 半導体素子の製造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
GB201017279D0 (en) * 2010-10-13 2010-11-24 Univ Warwick Heterogrowth
CN102543718A (zh) * 2010-12-14 2012-07-04 北京天科合达蓝光半导体有限公司 一种降低碳化硅晶片翘曲度、弯曲度的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
姚力军，耿林，姚忠凯: "SiC_w∥Al复合材料的时效硬化行为 ", 《兵器材料科学与工程》 *
邢志强，包亦望，金宗哲，程咏梅，文光芸: "碳化硅陶瓷的高温疲劳断裂特征及断裂机理 ", 《硅酸盐学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117144472A (zh) * 2022-05-31 2023-12-01 株式会社力森诺科 SiC基板和SiC外延晶片

Also Published As

Publication number Publication date
JP2015032787A (ja) 2015-02-16
CN107833829B (zh) 2022-02-18
CN105453220B (zh) 2017-11-17
EP3035371A4 (en) 2017-03-22
JP6136731B2 (ja) 2017-05-31
WO2015019707A1 (ja) 2015-02-12
US20160181375A1 (en) 2016-06-23
CN105453220A (zh) 2016-03-30
EP3035371A1 (en) 2016-06-22
US10050109B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
CN105453220B (zh) 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法
CN105453219B (zh) 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法
EP3032574A1 (en) Silicon carbide semiconductor substrate, method for producing same, and method for producing silicon carbide semiconductor device
CN105164322A (zh) 碳化硅衬底，碳化硅半导体器件以及制造碳化硅衬底和碳化硅半导体器件的方法
US20070194411A1 (en) Thermal Treatment Apparatus, Method For Manufacturing Semiconductor Device, And Method For Manufacturing Substrate
CN106796886B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
EP2784821B1 (en) Silicon carbide semiconductor device and method for manufacturing the same
CN108463871A (zh) 碳化硅外延衬底及制造碳化硅半导体器件的方法
KR20140049986A (ko) 반도체 장치의 제조 방법
CN106571320A (zh) 制造半导体晶圆的方法以及制造半导体器件的方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
CN102869816A (zh) 碳化硅衬底
CN105580111A (zh) 制造碳化硅半导体器件的方法
JP2015207695A (ja) エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP5245180B2 (ja) 半導体装置の製造方法
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2012059889A (ja) 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2015065289A (ja) 炭化珪素半導体装置の製造方法
JP4100669B2 (ja) 炭化珪素薄膜の形成方法
CN111029401B (zh) 碳化硅单晶衬底、碳化硅半导体器件及其制造方法
JP2022172550A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
KR20180038852A (ko) 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법
JP2004172262A (ja) シリコン基板の熱処理用治具とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant