CN107799429A - 用于形成半导体器件的方法以及半导体器件 - Google Patents

用于形成半导体器件的方法以及半导体器件 Download PDF

Info

Publication number
CN107799429A
CN107799429A CN201710785556.XA CN201710785556A CN107799429A CN 107799429 A CN107799429 A CN 107799429A CN 201710785556 A CN201710785556 A CN 201710785556A CN 107799429 A CN107799429 A CN 107799429A
Authority
CN
China
Prior art keywords
glass
glass structure
semiconductor devices
band gap
wide band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710785556.XA
Other languages
English (en)
Other versions
CN107799429B (zh
Inventor
A.布雷梅泽尔
A.布罗克迈尔
R.克恩
R.鲁普
F.J.桑托斯罗德里格斯
C.冯科布林斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202210115813.XA priority Critical patent/CN114496765A/zh
Publication of CN107799429A publication Critical patent/CN107799429A/zh
Application granted granted Critical
Publication of CN107799429B publication Critical patent/CN107799429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明公开用于形成半导体器件的方法以及半导体器件。一种用于形成半导体器件的方法包含将玻璃结构附接至包括多个半导体器件的宽带隙半导体晶片。该方法进一步包含通过在延伸经过玻璃结构的至少一个开口内形成导电材料来形成电气连接至该宽带隙半导体晶片的半导体衬底的至少一个掺杂区的至少一个焊盘结构。

Description

用于形成半导体器件的方法以及半导体器件
技术领域
实施例涉及针对半导体器件的接触和钝化结构的概念，并且特别地涉及用于形成半导体器件的方法并且涉及半导体器件。
背景技术
为了保护半导体器件或集成电路以抗它们在其中操作的外部环境，通常将它们容纳在封闭外壳中。其他概念可依赖于混合封装设计，其中需要实现至少两个接口。虽然常常在芯片制造商的场所处常常使用诸如导线接合或倒装芯片接合之类的高级连接技术来直接创建“芯片外壳”接口，但常常可以在最终客户处实现第二接口（“外壳板/模块”）。
非气密性、基于塑料或基于陶瓷的封装可能不适合于半导体技术中的许多应用，因为它们可能不能够充分保护电气芯片免遭外部环境影响（水分、辐射、热…）。关于潮湿吸收并且关于它们的长期稳定性，特别地由于增强的吸湿性，基于酰亚胺的芯片钝化和这种类型的封装二者可能在（回流）焊接方面显示相当大的缺点（例如作为所谓的爆米花效应的结果的断裂或破裂形成）。
此外，现代器件在操作中的能力可能特别地受散热效率限制，因为增加的集成密度和开关功率导致越来越大的与表面积有关的电流密度并且因此导致越来越大的该器件所暴露于的热负载。为了保护该器件免遭由过热引起的功能障碍或甚至破坏，用户可越来越采取措施来冷却部件。
被动冷却概念通常规定使用所谓的“引线框架”。归因于增大的器件集成密度以及相关减小的节距，对于焊膏和筛分器（screener）设置的生产工程努力和要求会增大。替换地，可在一些系统中使用用于冷却的直接在芯片上的厚金属层（电力金属化（powermetallization））。然而，金属化的层厚度部分限于~20µm（例如在图形电镀中）。
发明内容
可能存在提供针对半导体器件的改进概念的需求，该改进概念实现半导体器件的改进的接触结构和/或改进的钝化和/或改进的稳健性。
可通过权利要求的主题来满足这样的需求。
一些实施例涉及一种用于形成半导体器件的方法。该方法包括将玻璃结构附接至包括多个半导体器件的宽带隙半导体晶片。该方法进一步包括通过在延伸经过玻璃结构的至少一个开口内形成导电材料来形成电气连接至该宽带隙半导体晶片的半导体衬底的至少一个掺杂区的至少一个焊盘结构。
一些实施例涉及一种包括宽带隙半导体衬底的半导体器件。该半导体器件进一步包括附接至该半导体衬底的玻璃结构。该玻璃结构包括延伸经过玻璃结构的至少一个开口，其包括电气连接至半导体衬底的至少一个掺杂区的至少一个焊盘结构。
一些实施例涉及一种包括半导体衬底的半导体器件。该半导体器件进一步包括附接至该半导体衬底的玻璃结构。该玻璃结构包括延伸经过该玻璃结构的至少一个开口，其包括电气连接至半导体衬底的至少一个掺杂区的至少一个焊盘结构。该玻璃结构与半导体衬底的垂直边缘表面接触。
附图说明
将在下文中仅通过示例且参考附图来描述装置和/或方法的一些实施例，在所述附图中：
图1图示用于形成半导体器件的方法的流程图；
图2a-9c图示根据用于形成半导体器件的方法的制造期间的各种阶段的宽带隙半导体晶片的示意性横截面；
图10图示用于形成半导体器件的方法的流程图；
图11图示半导体器件的示意性横截面；以及
图12图示半导体器件的示意性横截面。
具体实施方式
现在将参考在其中图示某些示例实施例的附图更全面地描述各种示例实施例。在图中，为了清楚起见可放大线、层和/或区的厚度。
因此，虽然示例实施例能够具有各种修改和替换形式，但是在图中通过示例示出并且将在本文中详细地描述其实施例。然而，应该理解，无意将示例实施例限于所公开的特定形式，而是相反，示例实施例将覆盖落入本公开的范围内的所有修改、等同物和替换方案。遍及图的描述，相似的编号指代相似的或类似的元件。
将理解的是，当一个元件被称为被“连接”或“耦合”至另一元件时，它可以被直接连接或耦合至其他元件或可能存在介入元件。相反，当一个元件被称为被“直接连接”或“直接耦合”至另一元件时，没有介入元件存在。应该以相似的方式来解释用来描述各元件之间的关系的其他词（例如“在…之间”比对“直接在…之间”、“邻近”比对“直接邻近”、等等）。
本文中使用的术语仅用于描述特定实施例的目的并且不意图是示例实施例的限制。如本文中所使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文另外清楚地指示。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”，当在本文中使用时，规定声明的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
除非另外定义，否则本文中所使用的所有术语（包括技术和科学术语）具有与示例实施例所属领域中的普通技术人员通常所理解的相同的含义。将进一步理解，术语，例如在通常使用的词典中定义的那些，应该被解释为具有与它们在相关领域的背景中的含义一致的含义。然而，要是本公开向某一术语给予偏离由普通技术人员通常理解的含义的特定含义，那么要在该定义在本文中被给出的特定上下文中考虑该含义。
图1图示用于形成半导体器件的方法100的流程图。该方法包括将玻璃结构附接10至包括多个半导体器件的宽带隙半导体晶片。该方法进一步包括通过在延伸经过玻璃结构的至少一个开口内形成导电材料来形成20电气连接至该宽带隙半导体晶片的半导体衬底的至少一个掺杂区的至少一个焊盘结构。
将玻璃结构用作钝化可以使得能够改进半导体器件免遭外部影响的保护。进一步地，可通过使用具有用于焊盘结构的开口的玻璃结构来实现厚的电力金属化或焊盘金属化。另外，可通过将玻璃结构用作钝化来改进半导体器件在进一步处理中或在应用中的稳健性，因为玻璃结构还可实施稳健的永久载体。
例如，该玻璃结构可包括以下各项中的至少一个或者可由其组成：硼硅酸盐玻璃、钠钙玻璃、浮法玻璃、石英玻璃、瓷器、热塑性聚合物、聚合物玻璃、丙烯酸玻璃、聚碳酸酯、聚对苯二甲酸乙二酯、未掺杂的二氧化硅、掺杂的二氧化硅、聚合物、聚降冰片烯（聚合物）、聚苯乙烯（聚合物）、聚碳酸酯（聚合物）、聚酰亚胺（聚合物）、苯并环丁烯（聚合物）和聚对二甲苯（聚合物）。例如，该玻璃结构可包括展现似玻璃性质的聚合物。例如，该聚合物可包括玻璃化转变温度。例如，该玻璃结构可包括掺杂有至少一种掺杂剂的二氧化硅。该至少一种掺杂剂可以例如是硼（B）、钠（Na）、钙（Ca）、钾（K）和铝（Al）、锌（Zn）、铜（Cu）、镁（Mg）、锗（Ge）之一。例如，该玻璃结构的热膨胀系数可与宽带隙半导体晶片的热膨胀系数相差小于该宽带隙半导体晶片的热膨胀系数的30%（或小于该宽带隙半导体晶片的热膨胀系数的20%、小于该宽带隙半导体晶片的热膨胀系数的10%、或小于该宽带隙半导体晶片的热膨胀系数的5%）。使用具有类似热膨胀系数的材料可降低半导体器件内的机械应力。
例如，该玻璃结构可覆盖该宽带隙半导体晶片的正面表面的至少40%（或至少60%、至少80%或完整晶片）。例如，该玻璃结构的（例如平均）厚度可大于20µm（或大于50µm、大于100µm、大于200µm、大于400µm、大于500µm、大于750µm、大于1 mm）。
例如，该玻璃结构可实施该宽带隙半导体晶片的正面的钝化。例如，多个半导体器件的半导体器件可每个都包括作为宽带隙半导体晶片的部分的半导体衬底。该玻璃结构可与半导体器件的半导体衬底的每个的垂直边缘表面接触。例如，该玻璃结构可沿半导体器件的半导体衬底的整个厚度与半导体器件的半导体衬底的垂直边缘表面接触。例如，该玻璃结构可沿半导体衬底的整个厚度实施垂直边缘表面的钝化。例如，该方法可包括在玻璃结构的附接之后（进一步）减薄半导体衬底，并且在减薄之后该玻璃结构可沿半导体衬底的整个（剩余）厚度实施垂直边缘表面的钝化。
例如，在玻璃结构的附接之前，该玻璃结构可被结构化（例如在延性状态下的掩蔽蚀刻或形成），例如以形成至少一个开口，或可在玻璃结构到宽带隙半导体晶片的附接之后形成所述至少一个开口。
例如，该玻璃结构的至少部分可与宽带隙半导体晶片的（正面）表面直接接触。替换地，多个半导体器件可每个都包括位于宽带隙半导体晶片的正面表面上的布线层堆叠中的布线结构。例如，该布线结构位于宽带隙半导体晶片和玻璃结构的部分之间。
例如，该玻璃结构的附接10可包括以下各项或者可通过以下各项来实施：（结构化的或未结构化的）玻璃结构到宽带隙半导体晶片的阳极接合，或者玻璃结构在宽带隙半导体晶片上的热压印。例如，该玻璃结构的附接可不可逆地（永久地）将玻璃结构连接至宽带隙半导体晶片的正面表面或背面表面，或者位于宽带隙半导体晶片的半导体衬底上的宽带隙半导体晶片的布线层堆叠。例如，该玻璃结构的附接可将玻璃结构附接至宽带隙半导体晶片的正面或背面。例如，该方法可进一步包括将另外的玻璃结构附接至宽带隙半导体晶片的另一（正或背）面。
例如，该方法100可进一步包括在多个半导体器件的相邻半导体器件之间形成延伸到宽带隙半导体晶片中的至少一个沟槽结构。沟槽结构，其可与划切工艺的切口重合，可实现通过玻璃结构对半导体器件的侧壁钝化。例如，在将玻璃结构附接10至宽带隙半导体晶片期间，该玻璃结构的一部分可被压到所述至少一个沟槽中。例如，该至少一个沟槽结构可以是沟槽网格。该沟槽网格可至少部分地分离或划分多个半导体器件的半导体器件的半导体衬底。例如，该沟槽网格可包括一行或多行沟槽以及一列或多列沟槽。例如，（例如沟槽网格的各沟槽的）至少一个沟槽结构的（平均）宽度可大于10µm（或大于20µm、大于40µm、大于100µm）。例如，至少一个沟槽结构的沟槽的（平均）宽度可小于500µm（或小于300µm、小于200µm或小于100µm）。
例如，该多个半导体器件的半导体器件每个包括作为宽带隙半导体晶片的半导体衬底的一部分的半导体衬底和附接至宽带隙半导体晶片的玻璃结构的玻璃子结构。例如，该方法可进一步包括沿着所述至少一个沟槽结构来划切（例如锯切或激光切割）宽带隙半导体晶片以使多个半导体器件分离。在宽带隙半导体晶片的切割之后，该玻璃子结构可与半导体衬底的边缘的垂直表面接触（并且例如沿玻璃结构的整个厚度实施半导体衬底的边缘的垂直表面的钝化）。例如，该玻璃子结构可对应于如结合图11和12描述的玻璃结构。
例如，该至少一个开口可包括大于2500 µm²（0.0025 mm2、或大于0.01 mm2、大于0.04 mm2或大于0.25 mm2）的横向尺寸。例如，该至少一个开口在该至少一个开口的正面表面处的横向宽度可与该至少一个开口在玻璃结构的背面表面处的横向宽度相差小于10%（或小于8%、小于5%、小于2%、或小于1%）。替换地，该至少一个开口的横向宽度在玻璃结构的正面表面和玻璃结构的背面表面之间可减小至少5%（或至少10%、至少20%）。例如，该玻璃结构的正面表面可以是玻璃结构的背对宽带隙半导体晶片的表面，并且该玻璃结构的背面表面可以是玻璃结构的面对宽带隙半导体晶片的表面。
例如，该方法可进一步包括例如在玻璃结构的附接之后，例如通过玻璃结构的一部分的蚀刻、通过研磨、通过激光、通过超声波锤击、通过铣削、通过喷砂或通过锯切来形成玻璃结构的至少一个开口。该至少一个开口的形成可允许在玻璃结构的附接期间使用先前未结构化的玻璃结构。
例如，导电材料可包括金属（例如铝、铜、钛、钌和/或钨和或其氮化物）和/或多晶硅中的至少一个。例如，该导电材料可包括导电膏。例如，该导电材料的形成可包括以下各项中的至少一个：利用导电材料进行涂覆、导电材料的溅射沉积、导电材料的电化学沉积、或利用导电膏至少部分填充所述至少一个开口。例如，该至少一个开口内的至少一个焊盘结构的导电材料可具有大于20µm（或大于50µm、大于100µm、大于200µm、大于400µm、大于500µm）的厚度。厚的焊盘结构可使得能够传导大电流和/或改进的热传递。该至少一个焊盘结构可实现到外部电气装置的电气连接（例如通过附接至焊盘结构的焊料球或接合导线）。
例如，可在正面上执行接触焊盘（焊盘结构）的金属化。该导电材料可包括铜（Cu）、AlCu（铝铜）、Mo（钼）、AlSiCu（铝硅铜）、Ni（镍）、Au（金）或Al（铝）或其他金属/合金中的至少一个。例如，该至少一个焊盘结构的形成可包括（例如在电力金属化之前）例如使用物理气相沉积（PVD）来形成金属沉积以生成（到半导体衬底的）肖特基接触。为此，诸如Ti（钛）、Mo（钼）或MoN（氮化钼）之类的金属可能是适合的或其他金属或合金。化学镀方法也可以是兼容的（例如NiPPd（镀镍磷钯）、eNiG（化学镀镍浸金））。
例如，该至少一个焊盘结构可包括导电材料。例如，该至少一个焊盘结构可包括一个或多个焊盘、一个或多个布线的线或连接层。例如，该至少一个焊盘结构可（直接）连接至掺杂区，例如接触到掺杂区。替换地，该至少一个焊盘结构可被（电气）连接至与掺杂区连接的布线结构。例如，多个半导体器件的每个半导体器件可包括包含掺杂区的半导体衬底以及连接至半导体衬底的掺杂区的焊盘结构。
例如，该宽带隙半导体晶片可包括宽带隙半导体材料。例如，该宽带隙半导体晶片具有大于硅的带隙（1.1eV）的带隙。例如，该宽带隙半导体晶片可以是（基于）碳化硅（SiC）的半导体晶片、或基于砷化镓（GaAs）的半导体晶片、或基于氮化镓（GaN）的半导体晶片。使用基于碳化硅的晶片可引起宽带隙半导体晶片的改进的热性质。例如，可例如通过位于宽带隙半导体晶片的锯切框架（切口）内沟槽结构（例如预切）来从宽带隙半导体晶片的正面图案化该宽带隙半导体晶片。
该宽带隙半导体晶片（例如SiC晶片）的有源层的厚度可大于4.5µm（或大于10µm、大于20µm、大于50µm）和/或小于200µm（或小于100µm、小于50µm），例如对于650V器件大约4.5µm到对于10kV器件大约100µm。该宽带隙半导体晶片的有源层（例如外延层）可以是形成在该宽带隙半导体晶片的半导体衬底的主体部分上的宽带隙半导体晶片的半导体衬底的一部分。例如，该宽带隙半导体晶片的有源层可被用来形成电气元件结构（例如晶体管或二极管）。
例如，该宽带隙半导体晶片可包括用于多个半导体器件的多个半导体衬底。例如，该半导体衬底可对应于宽带隙半导体晶片的一部分。例如，该多个半导体器件的每个半导体器件可包括宽带隙半导体晶片的一部分作为半导体器件的半导体衬底。例如，该多个半导体器件中的每个半导体器件可包括至少一个电气元件结构，其包括多于10V的阻断电压。例如，该电气元件结构可控制和/或传导和/或阻断在半导体器件的正面和半导体器件的背面之间的电流流动。例如，该至少一个电气元件结构可以是晶体管结构或二极管结构。该半导体器件可以是功率半导体器件。例如，功率半导体器件和/或该功率半导体器件的至少一个电气元件结构可具有多于10V的击穿电压或阻断电压（例如10V、20V或50V的击穿电压）、多于100V的击穿电压或阻断电压（例如200V、300V、400V或500V的击穿电压）或多于500V的击穿电压或阻断电压（例如600V、700V、800V或1000V的击穿电压）或多于1000V的击穿电压或阻断电压（例如1200V、1500V、1700V、2000V、3300V或6500V的击穿电压）。
例如，可与宽带隙半导体晶片的正面表面正交地测量垂直方向和垂直尺寸或厚度，并且可与宽带隙半导体晶片的正面表面平行地测量横向方向和横向尺寸。
例如，该宽带隙半导体晶片的正面可以是被用来实施比在宽带隙半导体晶片的背面处更高级且复杂的结构的侧，因为如果结构已经被形成在宽带隙半导体晶片的一侧处，则工艺参数（例如温度）和处理可能针对背面而言被限制。
例如，该方法100可包括用于在将玻璃结构附接10至宽带隙半导体晶片之前形成电气元件结构（例如形成掺杂区、栅极结构和/或布线结构）的附加工艺。
图2-9示出根据各种实施例的在不同制造阶段时的宽带隙半导体晶片的一部分和玻璃结构的示意性横截面。图2-9图示如上面（例如图1）或下面描述的用于形成半导体器件的方法的示例性处理步骤。可结合垂直的合并pn-肖特基二极管的制造来描述下面的示例，尽管也可基于描述的方法来形成其他器件。
图2a-2b图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1中示出的方法或方面来实施半导体器件的形成。图2a-2b图示玻璃结构110通过热压印在包括多个半导体器件的宽带隙半导体晶片上的附接。图2a示出宽带隙半导体晶片的一部分的示意性横截面。该宽带隙半导体晶片包括半导体衬底，该半导体衬底包括主体部分101和形成在该主体部分101上的外延层103。该主体部分101可包括高n掺杂并且该外延层103可包括低n基础掺杂（low n-base doping）（例如在外延层中形成掺杂区之前）。进一步地，高p掺杂阳极区204被形成在宽带隙半导体晶片的半导体衬底的正面表面处用于每个半导体器件。另外，低p掺杂边缘终止区206被横向形成在半导体器件的高p掺杂的阳极区204和半导体器件的半导体衬底部分的相应边缘之间。
图2b示出要通过热压印来附接的玻璃结构110和宽带隙半导体晶片的示意性横截面。热压印可对应于将玻璃结构加热到玻璃化转变温度以及在玻璃结构的至少一部分上施加压力。
该宽带隙半导体晶片可对应于包括外延层（例如20µm厚度）和p- / p+阱的碳化硅（SiC）晶片。例如，该玻璃结构110可包括200µm的厚度。该宽带隙半导体晶片可包括至少一个沟槽结构202，其可在热压印之后被玻璃结构110填充。可在包括惰性气体或真空的环境中执行热压印。图2a-2b可图示使用玻璃压制技术（而不是惰性气体，实际接合工艺也可在惰性气体净化之后的真空下发生以避免收缩孔/空隙在沟槽中形成）制造玻璃/SiC复合系统的示例。例如，可使用光电化学、机械、支持等离子体和支持激光二者的方法来生成该沟槽结构。
热压印可实现将玻璃结构附接至非平面半导体晶片，并且可实现利用玻璃结构的部分填充延伸到宽带隙半导体晶片中的沟槽，例如以实施半导体器件的侧壁的钝化。
例如，该玻璃结构110到宽带隙半导体晶片的附接可包括：将玻璃结构110加热到玻璃结构的玻璃化转变温度以及在玻璃结构的至少一部分上施加压力。例如，玻璃结构的加热可将玻璃结构110加热到至少400℃（或至少500℃、至少600℃、至少700℃、至少800℃、至少900℃、至少1000℃、至少1100℃）。例如，可利用压印印模来施加压力，该压印印模可具有均匀或图案化的表面。例如，可在包括惰性气体气氛或真空的（压力）室中执行玻璃结构的加热和压力的施加。
例如，在玻璃结构上的压力的施加可将玻璃结构的至少部分压入至少一个沟槽结构中。例如，压印模可包括对应于该至少一个沟槽结构的至少一个抬高（elevation）。
例如，该至少一个沟槽结构可包括多个沟槽。该多个沟槽可以是条带状的（例如在横截面中呈支柱状或柱状的）。条带形状可以是在第一横向方向上比在正交第二横向方向上明显延伸更远的几何形状。例如，该多个沟槽可包括多于该多个沟槽的沟槽的横向宽度的10倍（或多于该多个沟槽的沟槽的横向宽度的50倍、或多于该多个沟槽的沟槽的横向宽度的100倍）的横向长度。例如，该多个沟槽的沟槽的横向长度可以是该多个沟槽的最大横向延伸。例如，该多个沟槽可包括比横向宽度更大且比横向长度更短的垂直延伸。例如，该至少一个沟槽结构可延伸到多于10µm（或多于30µm或多于50µm）的深度中。例如，该至少一个沟槽结构可延伸到宽带隙半导体晶片的背面金属化中。
结合上面或下面（例如图1、3-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图3a-3b图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-2之一示出的方法或方面来实施半导体器件的形成。图3a-3b图示玻璃结构110通过阳极接合在包括多个半导体器件的宽带隙半导体晶片上的附接。图3a示出在玻璃结构的附接之前的宽带隙半导体晶片的示意性横截面，图3b示出在玻璃结构的附接之后的宽带隙半导体晶片的示意性横截面。图3可图示使用阳极接合方法的玻璃/SiC复合系统的制造。例如，该玻璃结构110可以被预结构化。例如，该宽带隙半导体晶片可包括至少一个沟槽结构202。
例如，该玻璃结构110的附接可包括玻璃结构110到宽带隙半导体晶片的阳极接合。该阳极接合可实现玻璃结构到宽带隙半导体晶片的附接，并且可允许预结构化的玻璃结构的附接。例如，该阳极接合可包括在位于玻璃结构的正面上的阴极和支撑宽带隙半导体晶片的晶片载体结构之间施加高电压（例如多于500V）。例如，该玻璃结构的钠离子可朝向阴极迁移，留下固定负电荷从而在宽带隙半导体晶片和玻璃结构之间创建电场，将玻璃结构和宽带隙半导体晶片保持在一起。例如，宽带隙半导体晶片的正面表面可以是平面的。例如，该半导体器件可能不包括位于宽带隙半导体晶片的正面表面上的布线结构。例如，该阳极接合可包括将玻璃结构和/或宽带隙半导体晶片加热到350℃和450℃之间。例如，该半导体衬底的正面表面可包括硅（Si）或多晶硅。该阳极接合可进一步包括在玻璃结构的至少一部分上施加压力。
例如，在将玻璃结构附接至宽带隙半导体晶片之前该玻璃结构110可包括至少一个开口112。例如，该玻璃结构110可以被（预）结构化。例如，该方法可包括在将玻璃结构附接到宽带隙半导体晶片之前形成至少一个开口。
结合上面或下面（例如图1-2、4-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图4a-4b图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-3之一示出的方法或方面来实施半导体器件的形成。图4a-4b图示通过阳极接合将玻璃结构110附接在包括多个半导体器件的宽带隙半导体晶片上（图4a）以及通过研磨玻璃结构110的一部分以暴露玻璃结构的凹部402来形成至少一个开口112（图4b）。图4a-4b可图示使用预压印玻璃衬底和阳极接合方法制造玻璃/SiC复合系统。
例如，该至少一个开口112的形成可包括研磨玻璃结构110的一部分以暴露玻璃结构中的至少一个凹部来形成该至少一个开口112。这可实现具有预结构化的凹部的玻璃结构的使用。例如，在玻璃结构110到宽带隙半导体晶片的附接期间，该玻璃结构110可包括至少一个凹部。例如，该至少一个凹部可从玻璃结构的背面延伸到玻璃结构中。例如，玻璃结构110的附接10可包括玻璃结构110到宽带隙半导体晶片的阳极接合。例如，该玻璃结构可包括上部分和下部分。该玻璃结构的下部分可包括至少一个凹部。例如，玻璃结构110的部分的研磨可包括移除玻璃结构的上部分。例如，该至少一个开口112的形成可进一步包括例如通过将玻璃结构加热到玻璃化转变温度并使用压印模对玻璃结构的至少一部分施加压力来在玻璃结构中形成至少一个凹部。
结合上面或下面（例如图1-3、5-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图5a-5b图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-4之一示出的方法或方面来实施半导体器件的形成。图5a-5b图示通过玻璃结构的至少一部分的蚀刻来形成附接至宽带隙半导体晶片的玻璃结构110的至少一个开口112。该至少一部分的蚀刻可例如通过移除在先前的处理之后留下的玻璃结构的部分来实现开口的形成。图5a示出在至少一个掩蔽层502（例如多晶硅层和光致抗蚀剂层）的沉积以及该至少一个掩蔽层502的结构化之后的宽带隙半导体晶片和附接的玻璃结构的示意性横截面。该玻璃结构的后续蚀刻可形成该至少一个开口112，例如（图5b）。图5a-5b可图示使用多晶Si和光致抗蚀剂进行的湿法化学玻璃结构化。
例如，形成该至少一个开口112可包括蚀刻玻璃结构的至少一部分以获得该至少一个开口的至少一部分。例如，蚀刻该玻璃结构的至少该部分可包括移除玻璃结构的一部分以获得该至少一个开口的至少该部分。例如，蚀刻至少该部分可包括各向同性蚀刻或各向异性蚀刻玻璃结构的至少一部分。该蚀刻可包括湿法蚀刻、等离子体蚀刻或基于无掩模结构化的（例如基于光可图案化的玻璃）蚀刻。例如，蚀刻该玻璃结构的至少部分可蚀刻玻璃结构的正面表面。
例如，形成该至少一个开口112可包括在玻璃结构上形成至少一个掩蔽层（例如光致抗蚀剂和多晶硅层）以及使该至少一个掩蔽层结构化。该玻璃结构的至少部分的蚀刻可基于该至少一个掩蔽层。例如，该玻璃结构的蚀刻可蚀刻玻璃结构110的由该至少一个掩蔽层暴露的部分。例如，该玻璃结构的蚀刻可蚀刻邻近玻璃结构的由该至少一个掩蔽层暴露的部分的玻璃结构110的部分。可使用支持等离子体的蚀刻方法来实现（多晶硅）掩蔽层的开口，例如该玻璃结构可经受利用基于氢氟酸（HF）的化学性质的湿法化学蚀刻（浸渍蚀刻或喷涂蚀刻）。
结合上面或下面（例如图1-4、6-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图6a-6c图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-5之一示出的方法或方面来实施半导体器件的形成。图6a-6c图示通过利用压印模602进行热压印来形成附接至半导体晶片的玻璃结构110的至少一个开口112。图6a-6c图示使用热压印进行的（替换的）玻璃结构化。
图6a图示通过将玻璃结构（重复地）加热到玻璃化转变温度（例如接近其中玻璃结构流动的温度）并且利用压印模602在玻璃结构110的至少一部分上施加压力（热压印）来形成附接至宽带隙半导体晶片的玻璃结构110的至少一个开口112。在热压印（图6b）之后，玻璃结构的凹进部分604可覆盖专用于该至少一个开口112的位置处的宽带隙半导体晶片。该玻璃结构的至少一部分的后续蚀刻（例如湿法化学蚀刻）可移除玻璃结构的凹进部分604以形成该至少一个开口112（图6c）。
例如，该至少一个开口112的形成可包括将玻璃结构110加热到玻璃结构的玻璃化转变温度并且利用压印模在玻璃结构的至少一部分上施加压力。例如，该压印模可包括对应于该至少一个开口的至少一个抬高部分。例如，利用压印模在玻璃结构上施加压力可对玻璃结构进行塑形以模仿压印模。例如，玻璃结构的加热可将玻璃结构110加热到至少400℃（或至少500℃、至少600℃、至少700℃、至少800℃、至少900℃、至少1000℃、至少1100℃）。
结合上面或下面（例如图1-5、7-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图7a-7d图示在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分。图7a和7b图示宽带隙半导体晶片的该部分的示意性横截面，并且图7c和7d图示宽带隙半导体晶片的该部分或宽带隙半导体晶片的示意性顶视图。可类似于结合图1-6之一示出的方法或方面来实施半导体器件的形成。图7a示出附接至宽带隙半导体晶片的玻璃结构110。该玻璃结构110包括至少一个开口，其包括种子层702。在电化学沉积（ECD）之后，该至少一个开口可由导电材料704填充（图7b）。图7c示出宽带隙半导体晶片的该部分的顶视图。图7a-7d图示接触金属化（ECD选项）。
例如，该多个半导体器件可包括电气连接至多个半导体器件的多个半导体衬底的多个掺杂区的多个焊盘结构。形成导电材料可包括在多个焊盘结构之间形成电气连接。可通过在玻璃结构的多个开口内形成导电材料来形成多个焊盘结构。例如，该电气连接可实现导电材料的电化学沉积。在图7c和7d 706中示出多个焊盘结构之间的示例性电气连接。例如，该电气连接可包括至少部分位于玻璃结构上或从玻璃结构的正面延伸到玻璃结构中的沟槽结构内的布线结构。例如，在多个焊盘结构之间形成电气连接可包括在多个焊盘结构之间形成用于电气连接的沟槽结构。例如，形成电气连接可包括形成用于针对多个焊盘结构的导电材料的电化学沉积的种子层。替换地，形成该导电材料可进一步包括在形成电气连接之后形成种子层（例如种子层702）。移除该种子层的至少一部分可进一步包括研磨或抛光该玻璃结构的至少一部分。形成该导电材料可进一步包括在种子层上电化学沉积导电材料704。例如，该种子层可对应于位于宽带隙半导体晶片上的肖特基金属化。
例如，导电材料的形成可进一步包括在种子层的沉积之后（并且在ECD之前）（例如通过抛光或研磨）移除种子层的一部分。例如，移除该种子层的该部分可移除种子层的从宽带隙半导体晶片延伸得比玻璃结构110更远的一部分。该种子层的形成可进一步包括例如在电化学沉积之前移除该种子层的位于玻璃结构的正面表面上的至少一部分（例如种子层的不位于该至少一个开口内或位于延伸到玻璃结构中的沟槽结构内的一部分）。
例如，该导电材料的形成可进一步包括在多个焊盘结构的形成之后（例如在导电材料在种子层上的电化学沉积之后）电气断开多个焊盘结构，这可避免在半导体器件的使用期间的短路。例如，该至少一个电气连接的移除可包括在用于多个焊盘结构之间的电气连接的沟槽内进行切割，或者研磨或抛光掉该多个焊盘结构之间的电气连接的至少一部分。例如，该多个焊盘结构之间的电气连接的至少部分可位于（例如从玻璃结构的正面）延伸到玻璃结构中的沟槽结构内。该方法可进一步包括玻璃结构110的一部分的研磨以电气断开该多个焊盘结构。如果该沟槽结构定位得比玻璃结构的目标厚度更远离宽带隙半导体晶片的表面，则可以（容易地）移除该电气连接。例如，该玻璃结构的该部分的研磨可研磨掉玻璃结构的以及该多个焊盘结构之间的电气连接的从宽带隙半导体晶片（垂直）延伸得比沟槽结构的底部更远的一部分。例如，该沟槽结构的底部可位于宽带隙半导体晶片的正面表面上方至少100µm（或至少200µm、至少300µm、至少400µm）处（例如以至少100µm的垂直距离基本平行于宽带隙半导体晶片）。
结合上面或下面（例如图1-6、8-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图8a-8b图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-7之一示出的方法或方面来实施半导体器件的形成。图8a-8b图示导电材料802的形成。例如，导电材料的形成可包括利用导电膏至少部分填充该至少一个开口，这可实现大的开口的背面填充。例如，该导电膏可包括铝（Al）、银（Ag）、金（Au）和/或铜（Cu）。例如，该方法可包括导电膏的印刷。图8a示出在利用至少一个导电膏填充该至少一个开口之后的附接至宽带隙半导体晶片的玻璃结构110的实施例。例如，该方法可进一步包括玻璃结构110的一部分以及导电膏802的一部分的研磨（如图8b中示出的）。例如，玻璃结构的该部分以及导电膏的该部分的研磨可移除导电膏的沉积在该至少一个开口之外的玻璃结构上的一部分。图8a-8b图示复合系统的接触金属化（丝网印刷选项）和平坦化。
例如，可使用相关金属膏的丝网印刷来执行大的接触区域的背面填充。例如，可使用刮板跨玻璃中的该至少一个开口（相关开口）刮该导电膏。可移除过剩材料。在这里，结构化的玻璃（包括该至少一个开口的玻璃结构）可充当掩模/屏幕。
结合上面或下面（例如图1-7、9-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图9a-9c图示根据实施例的在用于形成多个半导体器件的方法的各个制造阶段时的宽带隙半导体晶片的一部分的示意性横截面。可类似于结合图1-8之一示出的方法或方面来实施半导体器件的形成。图9a和9b示出在使宽带隙半导体晶片分离以获得多个半导体器件之前和之后的宽带隙半导体晶片以及所附接的玻璃结构110的示意性横截面。图9a可进一步示出SiC衬底（宽带隙半导体晶片）的减薄。例如，该方法可进一步包括通过切穿仅电绝缘材料来使多个半导体器件分离。例如，切割可能切穿仅一个或多个玻璃结构，例如切穿玻璃结构110和/或另外的玻璃结构904。例如，切割可能不切穿宽带隙半导体晶片或者可能不切穿宽带隙半导体晶片的背面金属化。这可促进使多个半导体器件分离。例如，切割可沿着从宽带隙半导体晶片的正面延伸到宽带隙半导体晶片中的沟槽结构切割宽带隙半导体晶片以及一个或多个玻璃结构。例如，使多个半导体器件分离可包括宽带隙半导体晶片的背面的（部分）研磨。替换地，（例如通过对背面金属化进行结构化）使该多个半导体器件分离可包括使用光刻和蚀刻工艺（例如湿法、等离子体、或它们的组合），以使得在后续分离工艺中，例如（仅）玻璃需要被锯穿。例如，该玻璃结构可包括沿着从宽带隙半导体晶片的正面延伸到宽带隙半导体晶片中的沟槽结构定位的至少一个另外的开口。该背面金属化的研磨可使该多个半导体器件在该至少一个另外的开口处分离。图9b示出复合系统的背面金属化和分离。图9b进一步示出至少一个焊盘结构120。
图9c示出在另外的玻璃结构904的附接之后的宽带隙半导体晶片和所附接的玻璃结构110的示意性横截面。例如，该方法包括将另外的玻璃结构附接至宽带隙半导体晶片的背面以及通过在延伸经过另外的玻璃结构的至少一个开口内形成导电材料来形成电气连接至半导体衬底的背面的至少一个导电结构906。该另外的玻璃结构可允许厚的背面金属化。可类似于如结合图1-8描述的玻璃结构110的形成来实施另外的玻璃结构的形成。可类似于如结合图1-8描述的至少一个焊盘结构的形成来实施导电结构的形成。例如，导电结构的形成可包括用于该多个半导体器件的多个导电结构的形成。该多个导电结构可对应于该多个半导体器件的多个背面金属化。例如，该至少一个导电结构可包括比5µm更大（或比10µm更大、比20µm更大、比50µm更大、比100µm更大、比200µm更大、比400µm更大）的厚度。例如，厚的电力金属可被连接至宽带隙半导体晶片的正面和背面。图9c图示作为对背面的一个选项的厚电力金属化。
可执行使用光刻和蚀刻工艺（湿法、等离子体、或它们的组合）对背面金属化（导电结构）的结构化，以使得在后续分离工艺中，可能仅玻璃需要被锯穿。因此可实现无碎屑器件。
结合上面或下面（例如图1-8、10-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图10示出用于形成半导体器件的方法的流程图。可类似于结合图1-9描述的方法来实施该方法。图10概括地示出两个工艺变型的示意图。
该方法的起始点1010可以是具有外延和p-/p+阱的碳化硅（SiC）晶片1012。该方法可包括关于SiC晶片的预结构化1020的一个区别。例如，SiC晶片可以被预切割或者没有被预切割1022。该方法可进一步包括用于（SiC晶片和玻璃结构的）复合系统1030的制造的方法。该方法可包括阳极接合1032或热压印1034。该方法可进一步包括在预结构化的玻璃结构1042和未结构化的玻璃结构1044之间的区别1040。该方法可进一步包括用于玻璃结构化的工艺1050。如果玻璃未结构化，则该工艺可包括多晶硅和光致抗蚀剂沉积以及光致抗蚀剂的显影1052（例如类似于如结合图5a-5b描述的至少一个掩蔽层的形成）、多晶硅的等离子体蚀刻1054，玻璃结构的湿法化学蚀刻1056（例如氢氟酸蚀刻）以及光致抗蚀剂和多晶硅的剥离1058。该方法可进一步包括金属化1060（在结构化或未结构化玻璃的情况下），其包括金属化1062以及背面物理气相淀积和正面丝网印刷（或导电材料）1064或者背面物理气相淀积和正面电化学沉积1066。该方法可进一步包括平坦化和分离1070，例如研磨和分离1072。如果另外的玻璃结构被附接至宽带隙半导体晶片的背面，则对于背面金属化可应用例如电化学沉积和（丝网）印刷。
结合上面或下面（例如图1-9、11-12）描述的所提出的概念或者一个或多个示例提到该方法的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图11图示包括宽带隙半导体衬底102的半导体器件1100的示意性横截面。该半导体器件1100进一步包括附接至半导体衬底102的玻璃结构110。该玻璃结构包括延伸经过玻璃结构的至少一个开口112，其包括电气连接至半导体衬底102的至少一个掺杂区的至少一个焊盘结构120。
将玻璃结构用作钝化可使得能够改进保护半导体器件免遭外部影响。进一步地，可通过使用具有用于焊盘结构的开口的玻璃结构来实现厚的电力金属化或焊盘金属化。替换地，可通过将玻璃结构用作钝化来改进半导体器件的稳健性，因为该玻璃结构还可实施稳健的载体。
例如，该玻璃结构110可覆盖除了该至少一个开口112之外的半导体衬底的正面。例如，该玻璃结构110可通过阳极接合附接至半导体衬底102。例如，该玻璃衬底110可被压印在半导体衬底102上。例如，该玻璃结构110可与半导体衬底的垂直边缘表面接触并且沿半导体衬底的整个厚度实施用于垂直边缘表面的钝化。
例如，该玻璃结构110的热膨胀系数可能与宽带隙半导体衬底102的热膨胀系数相差小于宽带隙半导体衬底102的热膨胀系数的30%（或小于宽带隙半导体衬底102的热膨胀系数的25%、小于宽带隙半导体衬底102的热膨胀系数的20%、小于宽带隙半导体衬底102的热膨胀系数的15%、小于宽带隙半导体衬底102的热膨胀系数的10%、小于宽带隙半导体衬底102的热膨胀系数的5%）。使用具有类似热膨胀系数的材料可降低半导体器件内的机械应力。
结合上面或下面（例如图1-10、12）描述的所提出的概念或者一个或多个示例提到半导体器件1100的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
图12图示包括半导体衬底102的半导体器件1200的示意性横截面。该半导体器件进一步包括附接至半导体衬底102的玻璃结构110。该玻璃结构包括延伸经过玻璃结构的至少一个开口112，其包括电气连接至半导体衬底102的至少一个掺杂区的至少一个焊盘结构120。该玻璃结构110与半导体衬底102的垂直边缘表面接触。例如，该玻璃结构110可沿半导体衬底102的整个厚度与半导体衬底102的垂直边缘表面接触。例如，该半导体衬底102可对应于硅（Si）半导体衬底或宽带隙半导体衬底。
将玻璃结构用作钝化可使得能够改进保护半导体器件免遭外部影响。进一步地，可通过使用具有用于焊盘结构的开口的玻璃结构来实现厚的电力金属化或焊盘金属化。另外，可通过将玻璃结构用作钝化来改进半导体器件的稳健性，因为该玻璃结构还可实施稳健的载体。
例如，该玻璃结构110的热膨胀系数可能与半导体衬底102的热膨胀系数相差小于半导体衬底102的热膨胀系数的30%（或小于半导体衬底102的热膨胀系数的25%、小于半导体衬底102的热膨胀系数的20%、小于半导体衬底102的热膨胀系数的15%、小于半导体衬底102的热膨胀系数的10%、小于半导体衬底102的热膨胀系数的5%）。使用具有类似热膨胀系数的材料可降低半导体器件内的机械应力。
结合上面或下面（例如图1-11）描述的所提出的概念或者一个或多个示例提到半导体器件1200的更多细节和方面。该方法可包括对应于上面或下面描述的所提出的概念或者一个或多个示例的一个或多个方面的一个或多个附加可选特征。
实施例可提供用于制造用于功率器件的碳化硅/玻璃复合系统的方法。至少一些实施例的目标可以是制造包括玻璃和以SiC为基础的电气功能器件的复合系统。除了玻璃的机械稳定效应和与现今的薄晶片技术的直接相关兼容性之外，可另外生成器件的气密性钝化作为对抗环境影响的保护。
实施例可提供一种方法，其可实现任何厚度的金属层，其可以（仅）受复合系统的高度（在这里：玻璃厚度）限制。
实施例可提供技术兼容的复合载体（或梁）概念。在这方面，被用作基底材料的玻璃可不仅提供其机械特性方面的改进而且还提供其温度稳定性方面的改进。然而，在半导体器件的制造中，在大多数情况下现今可通过使用临时可逆载体（例如使用丙烯酸粘合剂）来确保减薄的晶片的机械稳定性，该载体可被不可逆地连接至本发明中的器件。这可促进晶片减薄至远小于40µm以及>=300℃的温度梯度。在器件的完成之后，玻璃（结构）还可用作气密性表面钝化并且因此保护集成的电路在操作状况下免遭外部环境影响（例如水分）。
为了保护盖复合系统，例如可使用两种方法：
1.使用阳极接合方法在玻璃和碳化硅（SiC）之间生成永久、平面连接。此外，在深度中可使用阳极接合；以及
2. 使用玻璃压印技术（热压印）在玻璃和SiC之间生成永久、平面和/或三维连接。
阳极连接概念的一个方面可以在于，可使用已经预图案化的玻璃衬底。这可提供最终器件的处理中的灵活性，而同时降低工艺复杂性。
上述玻璃压制技术的另一方面可以是三维复合系统的生成。在这里，可以以形状合适的方式将玻璃背面填充到已经预制造的沟槽中。该沟槽可优选地提供在切口区域中，在所述切口区域中在稍后阶段通过锯切或激光使芯片分离。这样做时，例如沟槽的深度可能优选地不再大于漂移区的厚度以确保，确保对于该区域的边缘保护。这可使得能够生成无碎屑器件，而同时密封芯片的侧壁。进一步地，当处理背面（BS）时掩埋的玻璃层可用作端部停止信号和/或停止信号。
在使用玻璃方面的其他方面可以是：
·低热机械负荷，因为用于玻璃的CTE可适用于SiC；
·高热、机械和化学稳定性（几乎惰性的）；
·高可靠性（抗老化）；
·无体积损耗（无收缩）；
·包括低水分吸收的良好绝热和击穿强度（在焊接期间/在操作中没有归因于水分的“爆米花效应”引起的断裂/破裂）；
·高透明性->容易可调的FS/BS光刻工艺；
·不同于陶瓷衬底，可以以更成本有效且更容易的方式来处理玻璃；
·许多结构化可能性（研磨、蚀刻、锯切、铣削、钻削、压印、喷沙、超声（US）锤击、…）；
·可通过机械和/或化学方法来移除平面玻璃表面上的不均匀；
·归因于成分和工艺参数，材料要求可以是可变的；
·非常厚的电力金属化可以是可行的（>>20µm）；以及
·可缩放用于所有产品类别和尺寸。
至少一些实施例的基本点可以是生成以SiC为基础的器件与玻璃载体的不可逆复合系统以及晶片级的“类似于接合”的方法。可为此建议两种不同工艺变型。除了玻璃和系统晶片之间的平面连接之外，三维载体（或梁）系统也是可能的。
例如，用于形成半导体器件的方法可基于：
·使用微机电系统（MEMS）（工艺（连接方法））以便实现用于高压应用的复合系统；
·实现具有对抗水分（腐蚀）的非常好的势垒特性的气密性钝化；
·实现非常厚的电力金属化；
·实现无碎屑器件；以及
·从300µm到几µm（取决于电压等级）的SiC薄晶片工艺中的现代限制厚度中的进一步降低。可通过正面上的大玻璃层来抑制研磨期间的微断裂。
可在下文中使用基于SiC的二极管（合并pn-肖特基二极管）的制造来更详细地解释用于形成半导体器件的示例性方法。其他基于SiC的器件也是可想到的。（例如利用另一工艺集成方案的SiC MOSFET。此外，归因于非平面表面，阳极接合可能不是一个选项）。图（例如图2-10）可能用来图示示例的基本原理并且可能仅示出理解该基本原理所需的器件结构和/或方法步骤。在图形中图示的结构不一定按大小缩放。在图中要被接触的P阱可位于玻璃开口的区域中。在正面上具有若干焊盘的器件（例如具有栅极端子的开关）中，彼此通过玻璃鳍状物隔离的若干开口可被包括在用于每个半导体器件的玻璃结构中。结构化的开口在玻璃中的位置可被选择以使得要被电气接触的所有区域都被包括。
该程序可以以未减薄的SiC衬底开始，其正面已经运行经过该器件所需的所有高温工艺（外延、注入和后续后注入退火，接触（如果必要的话））。可选地，可能已经从正面对SiC衬底进行图案化。在晶片的锯切框架（切口）中的沟槽结构（预切割）可简化到单个芯片的分离工艺，这可以是该方法的一部分（例如在结束时）。在薄研磨之后可能不需要对SiC进行锯切（例如图9a）。该工艺变型可实现无碎屑器件的实施方式。随后，可实现玻璃和SiC衬底之间的不可逆复合系统。可使用在下面更详细描述的不同方法来生成该连接。
例如，可使用阳极接合方法来实现复合系统。除了使用未图案化的玻璃衬底（没有被绘制）之外，阳极接合概念的一个方面是可使用已经预图案化的玻璃衬底（例如图3a-3b）。这可在处理器件时提供灵活性，而同时降低工艺复杂性。
用于全表面或局部玻璃结构化（例如用于形成至少一个开口）的方法可以是热化学或支持等离子体的蚀刻方法以及支持锯切或激光的工艺。
除了支持锯切和激光的工艺之外，该方法可能要求用于未被保护区域和由工艺规定的结构剖面/确定的结构剖面（湿法化学方法中的各向同性剖面，等离子体、锯切或激光方法中的各向异性剖面）的选择性材料溶解的硬掩模。
可能使用光可图案化的玻璃类型（例如Schott公司的Foturan）来实施无掩模结构化，可使用使得适当的曝光量修改在10%氢氟酸（HF）溶液中的玻璃的溶解性。替换地，也可想到将例如喷砂或超声（US）锤击的非传统方法用于对玻璃衬底进行图案化。
用来在晶片级生成全表面玻璃结构的另一方法可以是所谓的热压印。预限定的结构可被压印至加热到接近屈服点（例如接近玻璃化转变温度，图6a-6c）的玻璃中。因此，可生成具有严格定义的螺纹角（例如也小于90°）的三维结构。在这方面，归因于材料成分以及另外的工艺参数（诸如温度和压力），为要被压制的玻璃材料打算的需要可能变化。在SiC和玻璃之间的连接已经实现之后，玻璃可用作针对背面工艺的机械稳定载体或者可能借助于研磨方法直接被打开（图9a）。
在两个复合系统变型中，诸如复合系统的减薄、金属化、平坦化和分离之类的另外的工艺步骤的过程可能是相同的。
玻璃压制技术的变型可实现存在于SiC衬底中的完全背面填充沟槽结构并且实现芯片的侧壁的附加钝化。
用以将SiC和玻璃不可逆地连接（用于使用玻璃压制技术的复合系统的实现）的另外的变型是所谓的热压印，其中玻璃可被带到接近于其对应屈服点（例如其玻璃化转变温度），并且在压力下可被压制在相应SiC基底衬底上。归因于适用于SiC的热膨胀系数（CTE）的典型玻璃类型的相当高的转变温度，玻璃的预结构化可被省略以避免开口的结构几何形状中的可能改变。
该压制工艺可实现，可利用玻璃来完全背面填充已经在SiC衬底中（在这里：在切口中）预限定的沟槽结构。此外，这可能允许芯片的侧壁的钝化的生成，这可在芯片分离（例如图9b）之后保护器件免遭外部环境影响。
在SiC晶片和玻璃之间实现（不可逆）连接之后，取决于技术种类，可能使用典型研磨方法将晶片减薄到想要的厚度。替换地，在该技术的情况下的所谓的“冷裂（coldsplit）”方法可以是适合的，其中可能从基本衬底分裂掉非常准确限定的层厚度。该方法的一个方面可以是，SiC基底衬底可以被再循环，其从经济视角看进而降低技术成本。
代替常规衬底，还可能使用SiC晶片模板（用于包括在宽带隙半导体晶片中的多个半导体器件的分离），其中薄的单晶SiC层可使用智能切割和晶片接合而转移到耐高温廉价辅助晶片（例如多晶SiC或碳载体）。特别地在碳载体的情况下，在沉积玻璃层之后（例如通过O2等离子体灰化的化学选择性，或归因于硬度中的非常大差异的物理选择性）可容易地执行到SiC层上有目标减薄。
然后，可使用标准的湿法化学蚀刻工艺来对玻璃衬底（玻璃结构）结构化。使用光致抗蚀剂和光刻对多晶Si硬掩模进行沉积和结构化可被用于此。
归因于SiC器件的高温兼容性，替换地也可能以无掩模方式、例如使用热压印技术来实现玻璃结构化。在这里，复合系统可能被重复加热到接近其中玻璃流动的温度。为开口相应结构化的印模在压力下且在温度的影响下生成相应开口。可使用短的湿法化学蚀刻步骤（HF）（例如图6a-6c）来移除接触焊盘以上的剩余玻璃。
可选地，也可能在减薄工艺之前发生玻璃衬底的结构化。
为了实现厚的大表面电力金属化，除了经典的涂布或溅射沉积之外下面两个变型可以是适合的：
1. 相关金属膏的印刷
2. ECD（电化学沉积、电镀）。
如果ECD被选择用于电力金属化的沉积，则肖特基金属化可被用作用于电镀中的电气接触的种子层。为了在所有焊盘上实现同时金属生长，玻璃可能被结构化（例如图7a-7d）以使得通过外部环接触所有芯片。
为了可选地阻止玻璃上的金属生长，可使用抛光或研磨工艺移除表面上的种子层（在这里：肖特基金属化）。各个焊盘的连接可包括例如沿着去到焊盘的锯线和短端子件的在玻璃中的更深沟槽中的金属化。在电镀（电化学沉积）之后可例如使用第二研磨工艺来移除该连接。
当使用丝网印刷来背面填充包括在玻璃结构中的开口时，归因于膏中的不同填料和溶剂，在金属化的固化之后，未对准可能导致相应的开口。当由此使得将剩余玻璃衬底（供应物）的厚度选择作为完全平坦化是可能的时，可考虑到该未对准。
然后，可使用完善建立的研磨工艺来执行平坦化。在这里可同时研磨玻璃和金属二者。与标准化图案电镀形成对比，电力金属化的厚度可能不被限于20µm，但是可能由玻璃厚度唯一地确定，以使得非常厚的金属化（20…450µ）也可能是可行的。
此外，可发生背面金属化的沉积（例如图9b和9c），其作为一个选项可能在正面金属化的实现（例如导电材料在玻璃结构的至少一个开口内的形成）之前已经被执行。虽然使用标准化PVD方法，薄的金属化可以是可行的，但是可重复使用ECD或印刷方法来生成厚的电力金属化。
如果SiC衬底中的预先制造的沟槽被完全填充有玻璃，接着是使用典型的干法蚀刻、支持锯切或激光的方法执行的分离，则可产生气密性侧壁钝化，其可能（优选地）保护该器件免遭外部环境影响。
可选地，在减薄工艺之后，可以可能的是在背面上实施适合的载体结构。例如在无需在预配装中执行划切穿非常厚的电力金属化的情况下，在背面上沉积非常厚的电力金属化也可以是可能的。芯片背面上的厚的电力金属化（例如图9c中示出）可能优选地包括能够烧结（镍/银）或能够扩散焊接（金锡（AuSn））、Mo、Cu、NiMoP等的终饰层。
示例实施例可进一步提供一种计算机程序，其具有用于在计算机或处理器上执行该计算机程序时执行以上方法之一的程序代码。本领域技术人员将容易认识到，可通过编程计算机来执行各种以上描述的方法的动作。在本文中，一些示例实施例还意图覆盖程序存储装置（例如数字数据存储介质），其是机器或计算机可读的并且对指令的机器可执行或计算机可执行程序编码，其中该指令执行以上描述的方法的动作中的一些或所有。该程序存储装置可以是例如数字存储器、磁性存储介质诸如磁盘和磁带、硬盘驱动器或光学可读数字数据存储介质。另外的示例实施例还意图覆盖被编程为执行以上描述的方法的动作的计算机、或者被编程为执行以上描述的方法的动作的（现场）可编程逻辑阵列（（F）PLA）或（现场）可编程门阵列（（F）PGA）。
本描述和附图仅仅说明本公开的原理。因此将领会到，本领域技术人员将能够想出各种布置，其尽管没有在本文中明确描述或示出，但体现本公开的原理且被包括在其精神和范围之内。此外，本文所详述的所有示例明确地主要意图仅用于教学目的以帮助读者理解本公开的原理和（一个或多个）发明人所贡献的概念以便促进本领域，并且被解释为不限于这样具体详述的示例和状况。此外，意图使在本文中详述本公开的原理、方面和实施例以及其特定示例的所有声明包含其等同物。
本领域技术人员应该领会到，本文中的任何框图表示体现本公开的原理的说明性电路的概念视图。类似地，将领会到，任何流程图表、流程图、状态转变图、伪代码等表示基本上可在计算机可读介质中表示并且因此由计算机或处理器来执行的各种过程，不管此类计算机或处理器是否被明确示出。
此外，下面的权利要求由此被并入具体实施方式中，在其中每个权利要求可独立地作为一个单独的实施例。虽然每个权利要求可独立地作为一个单独的实施例，但是要指出的是——尽管从属权利要求可在权利要求中指代与一个或多个其他权利要求的特定组合——但是其他实施例也可包括该从属权利要求与每个其他从属或独立权利要求的主题的组合。在本文中提出此类组合，除非声明了特定组合不是预期的。此外，意图还包括任何其他独立权利要求的权利要求的特征，即使没有使该权利要求直接从属于该独立权利要求。
要进一步指出，在说明书中或在权利要求中公开的方法可由具有用于执行这些方法的相应动作中的每个的用具的装置来实施。
进一步地，要理解，说明书或权利要求中公开的多个动作或功能的公开不可以被解释为要在特定次序内。因此，多个动作或功能的公开将不把这些限于特定次序，除非此类动作或功能因为技术原因而不可互换。此外，在一些实施例中，单个动作可包括或可被分成多个子动作。此类子动作可被包括在该单个动作的公开中并且可是其部分，除非被明确排除。

Claims (21)

1.用于形成半导体器件的方法（100），包括：
将玻璃结构附接（10）至包括多个半导体器件的宽带隙半导体晶片；
通过在延伸经过玻璃结构的至少一个开口内形成导电材料来形成（20）电气连接至宽带隙半导体晶片的半导体衬底的至少一个掺杂区的至少一个焊盘结构。
2.根据权利要求1所述的方法，其中该玻璃结构至宽带隙半导体晶片的附接包括将玻璃结构加热至玻璃结构的玻璃化转变温度和在玻璃结构的至少一部分上施加压力。
3.根据权利要求1所述的方法，其中该玻璃结构的附接包括将玻璃结构阳极接合至宽带隙半导体晶片。
4.根据在先权利要求中的一项所述的方法，进一步包括在该多个半导体器件的相邻半导体器件之间形成延伸到宽带隙半导体晶片中的至少一个沟槽结构。
5.根据权利要求4所述的方法，其中该多个半导体器件每个都包括半导体衬底和玻璃子结构，该方法进一步包括沿着该至少一个沟槽结构切割宽带隙半导体晶片以使该多个半导体器件分离，其中在宽带隙半导体晶片的切割之后该玻璃子结构与半导体衬底的边缘的垂直表面接触。
6.根据在先权利要求中的一项所述的方法，进一步包括在玻璃结构的附接之后形成玻璃结构的该至少一个开口。
7.根据权利要求6所述的方法，其中该至少一个开口的形成包括研磨玻璃结构的一部分以在玻璃结构中暴露至少一个凹部从而形成该至少一个开口。
8.根据权利要求6或7中的一项所述的方法，其中该至少一个开口的形成包括蚀刻玻璃结构的至少一部分以获得该至少一个开口的至少一部分。
9.根据权利要求6至8中的一项所述的方法，其中该至少一个开口的形成包括将玻璃结构加热到玻璃结构的玻璃化转变温度和利用压印模在玻璃结构的至少一部分上施加压力。
10.根据在先权利要求中的一项所述的方法，其中该至少一个焊盘结构的导电材料具有大于5µm的厚度。
11.根据在先权利要求中的一项所述的方法，其中该多个半导体器件包括电气连接至该多个半导体器件的多个半导体衬底的多个掺杂区的多个焊盘结构，其中通过在玻璃结构的多个开口内形成导电材料来形成该多个焊盘结构，其中导电材料的形成包括在该多个焊盘结构之间的电气连接的形成。
12.根据权利要求11所述的方法，进一步包括在形成该多个焊盘结构之后移除在该多个焊盘结构之间的至少一个电气连接。
13.根据权利要求11或12中的一项所述的方法，其中该多个焊盘结构之间的电气连接的至少部分位于延伸到玻璃结构中的沟槽结构内，该方法进一步包括研磨玻璃结构的一部分以电气断开该多个焊盘结构。
14.根据权利要求1-10中的一项所述的方法，其中该导电材料的形成包括利用导电膏至少部分填充该至少一个开口。
15.根据在先权利要求中的一项所述的方法，进一步包括将另外的玻璃结构附接至宽带隙半导体晶片的背面，以及通过在延伸经过该另外的玻璃结构的该至少一个开口内形成导电材料来形成电气连接至半导体衬底的背面的至少一个导电结构。
16.根据在先权利要求中的一项所述的方法，进一步包括通过切穿仅电气绝缘材料来使该多个半导体器件分离。
17.根据在先权利要求中的一项所述的方法，其中该玻璃结构（110）包括以下各项中的至少一个：硼硅酸盐玻璃、钠钙玻璃、浮法玻璃、石英玻璃、瓷器、热塑性聚合物、聚合物玻璃、丙烯酸玻璃、聚碳酸酯、聚对苯二甲酸乙二酯、未掺杂的二氧化硅、掺杂的二氧化硅、聚降冰片烯、聚苯乙烯、聚碳酸酯、聚酰亚胺、苯并环丁烯和聚对二甲苯。
18.半导体器件，包括：
宽带隙半导体衬底（102）；以及
附接至该半导体衬底（102）的玻璃结构（110），
其中该玻璃结构包括延伸经过玻璃结构的至少一个开口（112），其包括电气连接至该半导体衬底（102）的至少一个掺杂区的至少一个焊盘结构（120）。
19.根据权利要求18所述的半导体器件，其中该玻璃结构（110）的热膨胀系数与宽带隙半导体衬底（102）的热膨胀系数相差小于30%。
20.半导体器件，包括：
半导体衬底（102）；以及
附接至该半导体衬底（102）的玻璃结构（110），
其中该玻璃结构包括延伸经过玻璃结构的至少一个开口（112），其包括电气连接至该半导体衬底（102）的至少一个掺杂区的至少一个焊盘结构（120）
其中该玻璃结构（110）与该半导体衬底（102）的垂直边缘表面接触。
21.根据权利要求20所述的半导体器件，其中该玻璃结构（110）沿该半导体衬底（102）的整个厚度与该半导体衬底（102）的垂直边缘表面接触。
CN201710785556.XA 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件 Active CN107799429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210115813.XA CN114496765A (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016116499.2 2016-09-02
DE102016116499.2A DE102016116499B4 (de) 2016-09-02 2016-09-02 Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210115813.XA Division CN114496765A (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN107799429A true CN107799429A (zh) 2018-03-13
CN107799429B CN107799429B (zh) 2022-02-18

Family

ID=61198078

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210115813.XA Pending CN114496765A (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件
CN201710785556.XA Active CN107799429B (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210115813.XA Pending CN114496765A (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件

Country Status (3)

Country Link
US (2) US11393784B2 (zh)
CN (2) CN114496765A (zh)
DE (1) DE102016116499B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524819A (zh) * 2020-04-29 2020-08-11 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺
CN111524820A (zh) * 2020-04-29 2020-08-11 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN112234016A (zh) * 2020-10-19 2021-01-15 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111450A1 (de) 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
CN114919107B (zh) * 2022-05-17 2024-02-27 深圳技术大学 硅模具的高温模压成型装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
CN1463034A (zh) * 2002-04-11 2003-12-24 Ami半导体比利时有限公司 半导体结构和处理这种结构的方法
US20050082651A1 (en) * 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
CN101097919A (zh) * 2006-06-28 2008-01-02 英飞凌科技股份公司 半导体部件以及半导体部件的制造方法
CN102339757A (zh) * 2010-07-15 2012-02-01 英飞凌科技奥地利有限公司 用于制造具有玻璃衬底的半导体器件的方法
CN103681609A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 集成电路、芯片封装以及用于制造集成电路的方法
US20140167209A1 (en) * 2012-12-17 2014-06-19 Infineon Technologies Austria Ag Method of Manufacturing a Semiconductor Device and a Semiconductor Workpiece
US20160035842A1 (en) * 2012-08-10 2016-02-04 Infineon Technologies Austria Ag Semiconductor Device Including a Trench at Least Partially Filled with a Conductive Material in a Semiconductor Substrate and Method of Manufacturing a Semiconductor Device

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1138401A (en) * 1965-05-06 1969-01-01 Mallory & Co Inc P R Bonding
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
JP3455626B2 (ja) * 1996-03-13 2003-10-14 株式会社東芝 半導体装置の製造方法および製造装置
JPH1134344A (ja) * 1997-07-22 1999-02-09 Ricoh Co Ltd インクジェットヘッドの製造方法
JP2001038699A (ja) * 1999-07-26 2001-02-13 Sony Corp 接合基板素子および接合基板素子製造方法
WO2002073684A1 (de) * 2001-03-14 2002-09-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
WO2002079853A1 (en) * 2001-03-16 2002-10-10 Corning Intellisense Corporation Electrostatically actuated micro-electro-mechanical devices and method of manufacture
JP4044307B2 (ja) * 2001-08-01 2008-02-06 株式会社山武 圧力センサ
JP4306162B2 (ja) * 2001-08-22 2009-07-29 株式会社デンソー 半導体装置およびその製造方法
DE10153176A1 (de) 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
WO2003030252A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
US20030143776A1 (en) * 2002-01-31 2003-07-31 Serafin Pedron Method of manufacturing an encapsulated integrated circuit package
US7551048B2 (en) * 2002-08-08 2009-06-23 Fujitsu Component Limited Micro-relay and method of fabricating the same
JP2004219843A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 光変調器、表示装置及びその製造方法
JP4159895B2 (ja) * 2003-02-17 2008-10-01 キヤノンアネルバ株式会社 静電容量型圧力センサ及びその製造方法
JP3786106B2 (ja) * 2003-08-11 2006-06-14 セイコーエプソン株式会社 波長可変光フィルタ及びその製造方法
US6947224B2 (en) * 2003-09-19 2005-09-20 Agilent Technologies, Inc. Methods to make diffractive optical elements
US8529724B2 (en) * 2003-10-01 2013-09-10 The Charles Stark Draper Laboratory, Inc. Anodic bonding of silicon carbide to glass
JP4141376B2 (ja) * 2003-11-12 2008-08-27 セイコーエプソン株式会社 液滴吐出装置、マイクロアレイの製造装置及びマイクロアレイの製造方法
JP2005144622A (ja) * 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
US20050132648A1 (en) * 2003-11-27 2005-06-23 Kyocera Corporation Fuel reformer housing container and fuel reforming apparatus
KR100622955B1 (ko) * 2004-04-06 2006-09-18 삼성전자주식회사 박막 벌크 음향 공진기 및 그 제조방법
JP4301075B2 (ja) * 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
JP4210245B2 (ja) * 2004-07-09 2009-01-14 セイコーエプソン株式会社 波長可変フィルタ及び検出装置
US7437912B2 (en) * 2004-07-19 2008-10-21 Integrated Sensing Systems, Inc. Device and method for sensing rheological properties of a fluid
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
JP2007201260A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
DE102008045997A1 (de) * 2007-10-23 2009-04-30 Bluenergy Ag Verkapselte Solarzelle
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
DE102009013112A1 (de) * 2009-03-13 2010-09-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Vielzahl von mikrooptoelektronischen Bauelementen und mikrooptoelektronisches Bauelement
JP5507118B2 (ja) * 2009-05-20 2014-05-28 富士電機株式会社 半導体装置およびその製造方法
JP4966348B2 (ja) * 2009-08-25 2012-07-04 株式会社東芝 半導体装置の製造方法
JP5330953B2 (ja) * 2009-10-01 2013-10-30 株式会社沖データ 発光装置
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US8865522B2 (en) * 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
US8836327B2 (en) * 2011-12-07 2014-09-16 Texas Instruments Incorporated Micro-fabricated atomic magnetometer and method of forming the magnetometer
US9219020B2 (en) 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
US9981844B2 (en) 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8785997B2 (en) * 2012-05-16 2014-07-22 Infineon Technologies Ag Semiconductor device including a silicate glass structure and method of manufacturing a semiconductor device
US8841768B2 (en) 2012-07-23 2014-09-23 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9385075B2 (en) 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US9117801B2 (en) * 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
US9293466B2 (en) * 2013-06-19 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SRAM and methods of forming the same
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US9428381B2 (en) 2014-03-03 2016-08-30 Infineon Technologies Ag Devices with thinned wafer
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US9640419B2 (en) * 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
US10085352B2 (en) * 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
US10163675B2 (en) * 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
US9997467B2 (en) * 2016-08-19 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10714462B2 (en) * 2018-04-24 2020-07-14 Advanced Micro Devices, Inc. Multi-chip package with offset 3D structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
CN1463034A (zh) * 2002-04-11 2003-12-24 Ami半导体比利时有限公司 半导体结构和处理这种结构的方法
US20050082651A1 (en) * 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
CN101097919A (zh) * 2006-06-28 2008-01-02 英飞凌科技股份公司 半导体部件以及半导体部件的制造方法
CN102339757A (zh) * 2010-07-15 2012-02-01 英飞凌科技奥地利有限公司 用于制造具有玻璃衬底的半导体器件的方法
US20160035842A1 (en) * 2012-08-10 2016-02-04 Infineon Technologies Austria Ag Semiconductor Device Including a Trench at Least Partially Filled with a Conductive Material in a Semiconductor Substrate and Method of Manufacturing a Semiconductor Device
CN103681609A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 集成电路、芯片封装以及用于制造集成电路的方法
US20140167209A1 (en) * 2012-12-17 2014-06-19 Infineon Technologies Austria Ag Method of Manufacturing a Semiconductor Device and a Semiconductor Workpiece

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524819A (zh) * 2020-04-29 2020-08-11 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺
CN111524820A (zh) * 2020-04-29 2020-08-11 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN112234016A (zh) * 2020-10-19 2021-01-15 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺
CN112234016B (zh) * 2020-10-19 2023-06-23 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺

Also Published As

Publication number Publication date
DE102016116499B4 (de) 2022-06-15
CN114496765A (zh) 2022-05-13
DE102016116499A1 (de) 2018-03-08
US20220293558A1 (en) 2022-09-15
US20180068975A1 (en) 2018-03-08
CN107799429B (zh) 2022-02-18
US11393784B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
CN107799429A (zh) 用于形成半导体器件的方法以及半导体器件
CN106549003B (zh) 贯穿衬底通孔结构及其制造方法
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
US11302579B2 (en) Composite wafer, semiconductor device and electronic component
US8466054B2 (en) Thermal conduction paths for semiconductor structures
KR102643785B1 (ko) 자기 정렬된 후면 도전층을 포함하는 반도체 칩 및 이의 제조 방법
JP4916444B2 (ja) 半導体装置の製造方法
CN103311317B (zh) 碳化硅半导体装置及其制造方法
TW201535603A (zh) 空腔基板保護之積體電路與製造方法
CN106653848B (zh) 半导体器件结构的结构和形成方法
CN105336718A (zh) 源极向下半导体器件及其制造方法
KR20120112091A (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
KR20210122628A (ko) 웨이퍼 본딩 및 다이싱을 위한 에지 트리밍 방법
TW201128691A (en) Electrical coupling of wafer structures
KR101856687B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
US20140217577A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
US7871857B1 (en) Methods of forming multi-chip semiconductor substrates
JP2023066526A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体チップ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant