CN107799083B - 一种goa电路 - Google Patents

一种goa电路 Download PDF

Info

Publication number
CN107799083B
CN107799083B CN201711148866.7A CN201711148866A CN107799083B CN 107799083 B CN107799083 B CN 107799083B CN 201711148866 A CN201711148866 A CN 201711148866A CN 107799083 B CN107799083 B CN 107799083B
Authority
CN
China
Prior art keywords
thin film
film transistor
module
node
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711148866.7A
Other languages
English (en)
Other versions
CN107799083A (zh
Inventor
管延庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201711148866.7A priority Critical patent/CN107799083B/zh
Priority to PCT/CN2017/113530 priority patent/WO2019095435A1/zh
Priority to US15/740,742 priority patent/US10515602B1/en
Publication of CN107799083A publication Critical patent/CN107799083A/zh
Application granted granted Critical
Publication of CN107799083B publication Critical patent/CN107799083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种GOA电路，包括级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一上拉控制模块(101)、第一下拉维持模块(102)、第一下拉模块(106)、第一自举电容模块(103)、第一输出模块(104)、第二输出模块(105)、第二上拉控制模块(201)、第二下拉维持模块(202)、第二下拉模块(206)、第二自举电容模块(203)、第三输出模块(204)以及第四输出模块(205)。本发明可以可以减少GOA电路中TFT的数量，实现窄边框设计，同时降低GOA电路的功耗。

Description

一种GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA电路。
背景技术
目前，液晶显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中，而阵列基板行驱动抚州(Gate Driver On Array，简称GOA)，是利用薄膜晶体管(ThinFilm Transistor，TFT)液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，以实现对栅极逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。
基于低温多晶硅(Low Temperature Poly-silicon，简称LTPS)技术的显示面板，根据面板内采用的薄膜晶体管(TFT)类型，可以分为NMOS型，PMOS型，以及皆有NMOS和PMOS型的CMOS。类似的，GOA电路分为NMOS电路，PMOS电路以及CMOS电路。NMOS电路相比于CMOS电路而言，由于NMOS电路省去PP(P掺杂，即磷离子参杂)这一层光罩及工序，对于提高良率以及降低成本都大有裨益，所以开发稳定的NMOS电路具有现实的产业需求。
当前大尺寸液晶显示面板已成为行业内发展的主要趋势，随着面板尺寸和栅极驱动行数的增加，GOA负载也相应增大，因而GOA中各TFT的尺寸和面板边框会增加，不利于实现液晶显示面板的窄边框，同时负载增大也会使GOA模块功耗增加。
发明内容
为解决上述技术问题，本发明提供一种GOA电路，可以减少GOA电路中TFT的数量，实现窄边框设计，同时降低GOA电路的功耗。
相应地，本发明实施例提供一种GOA电路，用于液晶显示面板中，包括：级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一上拉控制模块101、第一下拉维持模块102、第一下拉模块106、第一自举电容模块103、第一输出模块104、第二输出模块105、第二上拉控制模块201、第二下拉维持模块202、第二下拉模块206、第二自举电容模块203、第三输出模块204以及第四输出模块205；其中：
所述第一上拉控制模块101、第一下拉维持模块102、第一下拉模块106、第一自举电容模块103、第一输出模块104以及第二输出模块105均电连接于第一节点Q(n)；所述第二上拉控制模块201、第二下拉维持模块202、第二下拉模块206、第二自举电容模块203、第三输出模块204以及第四输出模块205均电连接于第二节点Q’(n)；
设M和N均为正整数，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一输出模块104、第二输出模块105、第三输出模块204以及第四输出模块205分别接入第m条时钟信号CKm、第m+2条时钟信号CKm+2、第m+4条时钟信号CKm+4、第m+6条时钟信号CKm+6，并分别利用所述第m条、第m+2条、第m+4条、第m+6条时钟信号依次输出第n条扫描信号Gn、第n+2条扫描信号Gn+2、第n+4条扫描信号Gn+4、第n+6条扫描信号Gn+6；
所述第一上拉控制模块101接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，并利用所述第n-2条扫描信号为第一节点Q(n)充电，以控制第一输出模块和第二输出模块打开进行扫描信号输出；所述第二上拉控制模块201接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，并利用所述第n+2条扫描信号为第二节点Q’(n)充电，以控制第三输出模块和第四输出模块打开进行扫描信号输出；
所述第一下拉模块106至少接入第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4和恒压低电位VGL，并在所述n+4条扫描信号的控制下拉低第一节点的电位，以关闭所述第一输出模块和第二输出模块；所述第二下拉模块206至少接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号Gn+8和恒压低电位VGL，并在所述第n+8条扫描信号的控制下拉低第二节点Q’(n)的电位，以关闭第三和第四输出模块；
所述第一下拉维持模块102至少接入第一扫描控制信号、第二扫描控制信号、第m+4条时钟信号CKm+4、第m+6条时钟信号CKm+6，并在所述第一扫描控制信号、第二扫描控制信号、第m+4条时钟信号、第m+6条时钟信号以及第一节点的控制下，拉低第n条扫描信号Gn和第n+2条扫描信号Gn+2的电位；所述第二下拉维持模块202至少接入第一扫描控制信号、第二扫描控制信号、第m条时钟信号CKm、第m+2条时钟信号CKm+2，并在所述第一扫描控制信号、第二扫描控制信号、第m条时钟信号、第m+2条时钟信号以及第二节点的控制下，拉低第n+4条扫描信号Gn+4和第n+6条扫描信号Gn+6的电位；
所述第一扫描控制信号、第二扫描控制信号相位相反。
其中，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一上拉控制模块101包括：第十薄膜晶体管T10和第十电容C10，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，其源极接第一扫描控制信号，其漏极电连接第一节点Q(n)，所述第十电容C10一端接所述第十薄膜晶体管T10的栅极，另一端连接恒压低电压；
所述第二上拉控制模块201包括：第二十薄膜晶体管T20和第二十电容C20，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，其源极接第一扫描控制信号，其漏极电连接第二节点Q’(n)，所述第二十电容C20一端接所述第二十薄膜晶体管T20的栅极，另一端连接恒压低电位。
其中，在第一级GOA电路重复单元中，所述第十薄膜晶体管T10的栅极接入电路起始信号STV。
其中，所述第一输出模块104包括：第三十薄膜晶体管T30、第三十一薄膜晶体管T31以及第三十二薄膜晶体管T32，所述第三十薄膜晶体管T30源极电连接第一节点Q(n)，其栅极连接恒压高电位；所述第三十一薄膜晶体管T31栅极连接所述第三十薄膜晶体管的漏极，其漏极接入第m条时钟信号CKm；所述第三十二薄膜晶体管T32的栅极连接第三节点P(n)，其源极连接恒压低电位，其漏极与所述第三十一薄膜晶体管T31的源极相连接，并电连接于第n级GOA电路重复单元输出的第n条扫描信号Gn；
所述第二输出模块105包括：第三十三薄膜晶体管T33、第三十四薄膜晶体管T34以及第三十五薄膜晶体管T35，所述第三十三薄膜晶体管T33源极电连接第一节点Q(n)，其栅极连接恒压高电位；所述第三十四薄膜晶体管T34栅极连接所述第三十三薄膜晶体管的漏极，其漏极接入第m+2条时钟信号CKm+2；所述第三十五薄膜晶体管T35的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第三十四薄膜晶体管T34的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2；
所述第三输出模块204包括：第四十薄膜晶体管T40、第四十一薄膜晶体管T41以及第四十二薄膜晶体管T42，所述第四十薄膜晶体管T40源极电连接第二节点Q’(n)，其栅极连接恒压高电位；所述第四十一薄膜晶体管T41栅极连接所述第四十薄膜晶体管的漏极，其漏极接入第m+4条时钟信号CKm+4；所述第四十二薄膜晶体管T40的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第四十一薄膜晶体管T41的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4；
所述第四输出模块205包括：第四十三薄膜晶体管T43、第四十四薄膜晶体管T44以及第四十五薄膜晶体管T45，所述第四十三薄膜晶体管T43源极电连接第二节点Q’(n)，其栅极连接恒压高电位；所述第四十四薄膜晶体管T44栅极连接所述第四十三薄膜晶体管的漏极，其漏极接入第m+6条时钟信号CKm+6；所述第四十五薄膜晶体管T45的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第四十四薄膜晶体管T44的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+6条扫描信号Gn+6。
其中，所述第一下拉模块106包括:第十四薄膜晶体管T14、第十五薄膜晶体管T15以及第十六薄膜晶体管T16，所述第十四薄膜晶体管T14漏极接入第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4，其漏极接入第二扫描控制信号，其源极电连接第一节点Q(n)；所述第十五薄膜晶体管T15的栅极电连接第一节点Q(n)，其漏极连接恒压低电位，其源极连接第三节点P(n)；所述第十六薄膜晶体管T16的栅极连接第三节点P(n)，其漏极连接第一节点Q(n)，其源极连接恒压低电位；
所述第二下拉模块206包括:第二十四薄膜晶体管T24、第二十五薄膜晶体管T25以及第二十六薄膜晶体管T26，所述第二十四薄膜晶体管T24漏极接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号Gn+8，其漏极接入第二扫描控制信号，其源极电连接第二节点Q’(n)；所述第二十五薄膜晶体管T25的栅极电连接第二节点Q’(n)，其漏极连接恒压低电位，其源极连接第四节点P’(n)；所述第二十六薄膜晶体管T26的栅极连接第四节点P’(n)，其漏极连接第二节点Q’(n)，其源极连接恒压低电位。
其中，所述第一下拉模块106进一步包括第十一电容C11，其一端接入恒压低电位，另一端连接第十四薄膜晶体管T14的栅极；
所述第二下拉模块206进一步包括第二十一电容C21，其一端接入恒压低电位，另一端连接第二十四薄膜晶体管T24的栅极。
其中，所述第一下拉维持模块102包括：第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第十三薄膜晶体管T13，所述第十一薄膜晶体管T11的栅极接入第一扫描控制信号，其漏极接入第m+4条时钟信号CKm+4；所述第十二薄膜晶体管T12的栅极接入第二扫描控制信号，其源极接入第m+6条时钟信号CKm+6；所述第十三薄膜晶体管T13的栅极与所述第十一薄膜晶体管T11的源极、所述第十二薄膜晶体管T12的漏极相连接，其漏极接入恒压高电位，其源极连接第三节点P(n)；
所述第二下拉维持模块202包括：第二十一薄膜晶体管T21、第二十二薄膜晶体管T22以及第二十三薄膜晶体管T23，所述第二十一薄膜晶体管T21的栅极接入第一扫描控制信号，其漏极接入第m条时钟信号CKm；所述第二十二薄膜晶体管T22的栅极接入第二扫描控制信号，其源极接入第m+2条时钟信号CKm+2；所述第二十三薄膜晶体管T23的栅极与所述第二十一薄膜晶体管T21的源极、所述第二十二薄膜晶体管T22的漏极相连接，其漏极接入恒压高电位，其源极连接第四节点P’(n)。
其中，所述第一自举电容模块103包括第十二电容C12以及第十三电容C13，所述第十二电容C12一端连接第一节点Q(n)，另一端连接恒压低电位；所述第十三电容C13一端连接第三节点P(n)，另一端连接恒压低电位；
所述第二自举电容模块203包括第二十二电容C22以及第二十三电容C23，所述第二十二电容C22一端连接第二节点Q’(n)，另一端连接恒压低电位；所述第二十三电容C23一端连接第四节点P’(n)，另一端连接恒压低电位。
其中，所述所有薄膜晶体管均为N沟道的薄膜晶体管。
实施本发明，具有如下有益效果：
综上所述，本发明所提供的GOA电路，通过对GOA电路进行设计，将传统的GOA电路中相邻的四级GOA单元构成一个GOA电路重复单元，在GOA电路重复单元中，前两级GOA单元共用一个控制节点以及共用一个上拉控制模块、下拉模块和下拉维持模块，而后两级GOA单元共用另一个控制节点以及共用一个上拉控制模块、下拉模块和下拉维持模块，可以减少GOA电路中薄膜晶体管的数量，并减少布线设计，有利于减少GOA电路设计空间，以实现窄边框设计，同时由于简化了GOA电路，可以降低GOA电路的功耗；
另外，由于在第一上拉控制模块和第二上拉控制模块中增加了滤波电容，其可以使进入上拉控制模块和第二上拉控制模块的扫描信号更加平缓，从而可以降低显示面板的显示区域(AA区)的高频耦合对GOA电路的影响，增强了GOA电路稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种GOA电路的一个实施例中第n级GOA电路重复单元的电路图。
图2是图1中第一级GOA电路重复单元的各信号的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
如图1所示，示出了本发明提供的一种GOA电路的一个实施例中第n级GOA电路重复单元的电路图。在该实施例中，所述GOA电路用于液晶显示面板中，其包括：级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一上拉控制模块101、第一下拉维持模块102、第一下拉模块106、第一自举电容模块103、第一输出模块104、第二输出模块105、第二上拉控制模块201、第二下拉维持模块202、第二下拉模块206、第二自举电容模块203、第三输出模块204以及第四输出模块205；其中：
所述第一上拉控制模块101、第一下拉维持模块102、第一下拉模块106、第一自举电容模块103、第一输出模块104以及第二输出模块105均电连接于第一节点Q(n)；所述第二上拉控制模块201、第二下拉维持模块202、第二下拉模块206、第二自举电容模块203、第三输出模块204以及第四输出模块205均电连接于第二节点Q’(n)；
设M和N均为正整数，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一输出模块104、第二输出模块105、第三输出模块204以及第四输出模块205分别接入第m条时钟信号CKm、第m+2条时钟信号CKm+2、第m+4条时钟信号CKm+4、第m+6条时钟信号CKm+6，并分别利用所述第m条、第m+2条、第m+4条、第m+6条时钟信号依次输出第n条扫描信号Gn、第n+2条扫描信号Gn+2、第n+4条扫描信号Gn+4、第n+6条扫描信号Gn+6；
所述第一上拉控制模块101接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，并利用所述第n-2条扫描信号为第一节点Q(n)充电，以控制第一输出模块和第二输出模块打开进行扫描信号输出；所述第二上拉控制模块201接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，并利用所述第n+2条扫描信号为第二节点Q’(n)充电，以控制第三输出模块和第四输出模块打开进行扫描信号输出；
所述第一下拉模块106至少接入第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4和恒压低电位VGL，并在所述n+4条扫描信号的控制下拉低第一节点的电位，以关闭所述第一输出模块和第二输出模块；所述第二下拉模块206至少接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号Gn+8和恒压低电位VGL，并在所述第n+8条扫描信号的控制下拉低第二节点Q’(n)的电位，以关闭第三和第四输出模块；
所述第一下拉维持模块102至少接入第一扫描控制信号(如正相扫描控制信号U2D)、第二扫描控制信号(如反相扫描控制信号D2U)、第m+4条时钟信号CKm+4、第m+6条时钟信号CKm+6，并在所述第一扫描控制信号、第二扫描控制信号、第m+4条时钟信号、第m+6条时钟信号以及第一节点的控制下，拉低第n条扫描信号Gn和第n+2条扫描信号Gn+2的电位；所述第二下拉维持模块202至少接入第一扫描控制信号、第二扫描控制信号、第m条时钟信号CKm、第m+2条时钟信号CKm+2，并在所述第一扫描控制信号、第二扫描控制信号、第m条时钟信号、第m+2条时钟信号以及第二节点的控制下，拉低第n+4条扫描信号Gn+4和第n+6条扫描信号Gn+6的电位；
所述第一扫描控制信号、第二扫描控制信号相位相反。
其中，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一上拉控制模块101包括：第十薄膜晶体管T10和第十电容C10，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，其源极接第一扫描控制信号，其漏极电连接第一节点Q(n)，所述第十电容C10一端接所述第十薄膜晶体管T10的栅极，另一端连接恒压低电压；
所述第二上拉控制模块201包括：第二十薄膜晶体管T20和第二十电容C20，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，其源极接第一扫描控制信号，其漏极电连接第二节点Q’(n)，所述第二十电容C20一端接所述第二十薄膜晶体管T20的栅极，另一端连接恒压低电位。
可以理解的是，在第一上拉控制模块101中设置第十电容C10，以及在第二上拉控制模块201中设置第二十电容C20，所述第十电容C10和第二十电容C20均为滤波电容，其可以使进入第十薄膜晶体管T10和第二十薄膜晶体管T20的扫描信号更加平缓，从而可以降低显示面板的显示区域(AA区)的高频耦合对GOA电路的影响，增强了GOA电路稳定性。
可以理解的是，在第一级GOA电路重复单元中，所述第十薄膜晶体管T10的栅极接入电路起始信号STV。
其中，所述第一输出模块104包括：第三十薄膜晶体管T30、第三十一薄膜晶体管T31以及第三十二薄膜晶体管T32，所述第三十薄膜晶体管T30源极电连接第一节点Q(n)，其栅极连接恒压高电位；所述第三十一薄膜晶体管T31栅极连接所述第三十薄膜晶体管的漏极，其漏极接入第m条时钟信号CKm；所述第三十二薄膜晶体管T32的栅极连接第三节点P(n)，其源极连接恒压低电位，其漏极与所述第三十一薄膜晶体管T31的源极相连接，并电连接于第n级GOA电路重复单元输出的第n条扫描信号Gn；
所述第二输出模块105包括：第三十三薄膜晶体管T33、第三十四薄膜晶体管T34以及第三十五薄膜晶体管T35，所述第三十三薄膜晶体管T33源极电连接第一节点Q(n)，其栅极连接恒压高电位；所述第三十四薄膜晶体管T34栅极连接所述第三十三薄膜晶体管的漏极，其漏极接入第m+2条时钟信号CKm+2；所述第三十五薄膜晶体管T35的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第三十四薄膜晶体管T34的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2；
所述第三输出模块204包括：第四十薄膜晶体管T40、第四十一薄膜晶体管T41以及第四十二薄膜晶体管T42，所述第四十薄膜晶体管T40源极电连接第二节点Q’(n)，其栅极连接恒压高电位；所述第四十一薄膜晶体管T41栅极连接所述第四十薄膜晶体管的漏极，其漏极接入第m+4条时钟信号CKm+4；所述第四十二薄膜晶体管T40的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第四十一薄膜晶体管T41的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4；
所述第四输出模块205包括：第四十三薄膜晶体管T43、第四十四薄膜晶体管T44以及第四十五薄膜晶体管T45，所述第四十三薄膜晶体管T43源极电连接第二节点Q’(n)，其栅极连接恒压高电位；所述第四十四薄膜晶体管T44栅极连接所述第四十三薄膜晶体管的漏极，其漏极接入第m+6条时钟信号CKm+6；所述第四十五薄膜晶体管T45的栅极连接第四节点P’(n)，其源极连接恒压低电位，其漏极与所述第四十四薄膜晶体管T44的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+6条扫描信号Gn+6。
其中，所述第一下拉模块106包括:第十四薄膜晶体管T14、第十五薄膜晶体管T15以及第十六薄膜晶体管T16，所述第十四薄膜晶体管T14漏极接入第n级GOA电路重复单元输出的第n+4条扫描信号Gn+4，其漏极接入第二扫描控制信号，其源极电连接第一节点Q(n)；所述第十五薄膜晶体管T15的栅极电连接第一节点Q(n)，其漏极连接恒压低电位，其源极连接第三节点P(n)；所述第十六薄膜晶体管T16的栅极连接第三节点P(n)，其漏极连接第一节点Q(n)，其源极连接恒压低电位；
所述第二下拉模块206包括:第二十四薄膜晶体管T24、第二十五薄膜晶体管T25以及第二十六薄膜晶体管T26，所述第二十四薄膜晶体管T24漏极接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号Gn+8，其漏极接入第二扫描控制信号，其源极电连接第二节点Q’(n)；所述第二十五薄膜晶体管T25的栅极电连接第二节点Q’(n)，其漏极连接恒压低电位，其源极连接第四节点P’(n)；所述第二十六薄膜晶体管T26的栅极连接第四节点P’(n)，其漏极连接第二节点Q’(n)，其源极连接恒压低电位。
其中，所述第一下拉模块106进一步包括第十一电容C11，其一端接入恒压低电位，另一端连接第十四薄膜晶体管T14的栅极；
所述第二下拉模块206进一步包括第二十一电容C21，其一端接入恒压低电位，另一端连接第二十四薄膜晶体管T24的栅极。
其中，所述第一下拉维持模块102包括：第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第十三薄膜晶体管T13，所述第十一薄膜晶体管T11的栅极接入第一扫描控制信号，其漏极接入第m+4条时钟信号CKm+4；所述第十二薄膜晶体管T12的栅极接入第二扫描控制信号，其源极接入第m+6条时钟信号CKm+6；所述第十三薄膜晶体管T13的栅极与所述第十一薄膜晶体管T11的源极、所述第十二薄膜晶体管T12的漏极相连接，其漏极接入恒压高电位，其源极连接第三节点P(n)；
所述第二下拉维持模块202包括：第二十一薄膜晶体管T21、第二十二薄膜晶体管T22以及第二十三薄膜晶体管T23，所述第二十一薄膜晶体管T21的栅极接入第一扫描控制信号，其漏极接入第m条时钟信号CKm；所述第二十二薄膜晶体管T22的栅极接入第二扫描控制信号，其源极接入第m+2条时钟信号CKm+2；所述第二十三薄膜晶体管T23的栅极与所述第二十一薄膜晶体管T21的源极、所述第二十二薄膜晶体管T22的漏极相连接，其漏极接入恒压高电位，其源极连接第四节点P’(n)。
其中，所述第一自举电容模块103包括第十二电容C12以及第十三电容C13，所述第十二电容C12一端连接第一节点Q(n)，另一端连接恒压低电位；所述第十三电容C13一端连接第三节点P(n)，另一端连接恒压低电位；
所述第二自举电容模块203包括第二十二电容C22以及第二十三电容C23，所述第二十二电容C22一端连接第二节点Q’(n)，另一端连接恒压低电位；所述第二十三电容C23一端连接第四节点P’(n)，另一端连接恒压低电位。
可以理解的是，在上述的说明中，在一个例子中，所述所有薄膜晶体管均为N沟道的薄膜晶体管，且每一薄膜晶体管的漏极和源极可以互换。
可以理解的是，本发明中的GOA电路既可以使用液晶显示面板的正向扫描状态(即第一扫描控制信号U2D为高电位，第二扫描控制信号D2U为低电位)，也可以使用反向扫描状态，(即第一扫描控制信号U2D为低电位，第二扫描控制信号D2U为高电位)可以实现像素单元的薄膜晶体管逐行打开。
如图2所示，示出了本发明图1中第一级GOA电路重复单元的各信号的时序图。
从中可以看出，在正扫时(即第一扫描控制信号U2D信号为高电平，第二扫描控制信号D2U为低电位)，此时，电路图中的n和m均取值为1。此时薄膜晶体管T10的栅极连接的为电路起始信号STV，当STV信号为高电平时，薄膜晶体管T10导通，Q(n)电位被拉高，当CK1(即CKm)为高电位时，薄膜晶体管T31导通，则G1(即Gn)输出为高电位；当CK3(即CKm+2)为高电位时，薄膜晶体管T34导通，则G3(即Gn+2)输出为高电位；
同理，当G3(即Gn+2)为高电位时，薄膜晶体管T20导通，Q’(n)电位被拉高，当CK5(即CKm+4)为高电位时，薄膜晶体管T41导通，则G5(即Gn+4)输出为高电位；当CK7(即CKm+6)为高电位时，薄膜晶体管T44导通，则G7(即Gn+6)输出为高电位。
与此同时，在CK5为高位时，薄膜晶体管T11、T13、T16导通，从而将Q(n)电位下拉到低电平；而当CK1再次为高电平时，薄膜晶体管T21、T23、T26导通，从而将Q’(n)电位下拉到低电平。
从而可以实现依序对G1(即Gn)、G3(即Gn+2)、G5(即Gn+4)、G7(即Gn+6)逐行打开。
可以理解的是，其他级GOA电路重复单元的原理与上述基本类似，在此不进行详述。
综上所述，本发明所提供的GOA电路，通过对GOA电路进行设计，将传统的GOA电路中相邻的四级GOA单元构成一个GOA电路重复单元，在GOA电路重复单元中，前两级GOA单元共用一个控制节点以及共用一个上拉控制模块、下拉模块和下拉维持模块，而后两级GOA单元共用另一个控制节点以及共用一个上拉控制模块、下拉模块和下拉维持模块，可以减少GOA电路中薄膜晶体管的数量，并减少布线设计，有利于减少GOA电路设计空间，以实现窄边框设计，同时由于简化了GOA电路，可以降低GOA电路的功耗；
另外，由于在第一上拉控制模块和第二上拉控制模块中增加了滤波电容，其可以使进入上拉控制模块和第二上拉控制模块的扫描信号更加平缓，从而可以降低显示面板的显示区域(AA区)的高频耦合对GOA电路的影响，增强了GOA电路稳定性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种GOA电路，用于液晶显示面板中，其特征在于，包括级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一上拉控制模块(101)、第一下拉维持模块(102)、第一下拉模块(106)、第一自举电容模块(103)、第一输出模块(104)、第二输出模块(105)、第二上拉控制模块(201)、第二下拉维持模块(202)、第二下拉模块(206)、第二自举电容模块(203)、第三输出模块(204)以及第四输出模块(205)；其中：
所述第一上拉控制模块(101)、第一下拉维持模块(102)、第一下拉模块(106)、第一自举电容模块(103)、第一输出模块(104)以及第二输出模块(105)均电连接于第一节点(Q(n))；所述第二上拉控制模块(201)、第二下拉维持模块(202)、第二下拉模块(206)、第二自举电容模块(203)、第三输出模块(204)以及第四输出模块(205)均电连接于第二节点(Q’(n))；
设m和n均为正整数，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一输出模块(104)、第二输出模块(105)、第三输出模块(204)以及第四输出模块(205)分别接入第m条时钟信号(CKm)、第m+2条时钟信号(CKm+2)、第m+4条时钟信号(CKm+4)、第m+6条时钟信号(CKm+6)，并分别利用所述第m条、第m+2条、第m+4条、第m+6条时钟信号依次输出第n条扫描信号(Gn)、第n+2条扫描信号(Gn+2)、第n+4条扫描信号(Gn+4)、第n+6条扫描信号(Gn+6)；
所述第一上拉控制模块(101)接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号(Gn-2)，并利用所述第n-2条扫描信号为第一节点(Q(n))充电，以控制第一输出模块和第二输出模块打开进行扫描信号输出；所述第二上拉控制模块(201)接入第n级GOA电路重复单元输出的第n+2条扫描信号(Gn+2)，并利用所述第n+2条扫描信号为第二节点(Q’(n))充电，以控制第三输出模块和第四输出模块打开进行扫描信号输出；
所述第一下拉模块(106)至少接入第n级GOA电路重复单元输出的第n+4条扫描信号(Gn+4)和恒压低电位(VGL)，并在所述n+4条扫描信号的控制下拉低第一节点的电位，以关闭所述第一输出模块和第二输出模块；所述第二下拉模块(206)至少接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号(Gn+8)和恒压低电位(VGL)，并在所述第n+8条扫描信号的控制下拉低第二节点(Q’(n))的电位，以关闭第三和第四输出模块；
所述第一下拉维持模块(102)至少接入第一扫描控制信号、第二扫描控制信号、第m+4条时钟信号(CKm+4)、第m+6条时钟信号(CKm+6)，并在所述第一扫描控制信号、第二扫描控制信号、第m+4条时钟信号、第m+6条时钟信号以及第一节点的控制下，拉低第n条扫描信号(Gn)和第n+2条扫描信号(Gn+2)的电位；所述第二下拉维持模块(202)至少接入第一扫描控制信号、第二扫描控制信号、第m条时钟信号(CKm)、第m+2条时钟信号(CKm+2)，并在所述第一扫描控制信号、第二扫描控制信号、第m条时钟信号、第m+2条时钟信号以及第二节点的控制下，拉低第n+4条扫描信号(Gn+4)和第n+6条扫描信号(Gn+6)的电位；
所述第一扫描控制信号、第二扫描控制信号相位相反；
其中，除第一级GOA电路重复单元外，在第n级GOA电路重复单元中：
所述第一上拉控制模块(101)包括：第十薄膜晶体管(T10)和第十电容(C10)，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号(Gn-2)，其源极接第一扫描控制信号，其漏极电连接第一节点(Q(n))，所述第十电容(C10)一端接所述第十薄膜晶体管(T10)的栅极，另一端连接恒压低电压；
所述第二上拉控制模块(201)包括：第二十薄膜晶体管(T20)和第二十电容(C20)，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号(Gn+2)，其源极接第一扫描控制信号，其漏极电连接第二节点(Q’(n))，所述第二十电容(C20)一端接所述第二十薄膜晶体管(T20)的栅极，另一端连接恒压低电位。
2.如权利要求1所述的GOA电路，其特征在于，在第一级GOA电路重复单元中，所述第十薄膜晶体管(T10)的栅极接入电路起始信号(STV)。
3.如权利要求1或2所述的GOA电路，其特征在于，所述第一输出模块(104)包括：第三十薄膜晶体管(T30)、第三十一薄膜晶体管(T31)以及第三十二薄膜晶体管(T32)，所述第三十薄膜晶体管(T30)源极电连接第一节点Q(n)，其栅极连接恒压高电位；所述第三十一薄膜晶体管(T31)栅极连接所述第三十薄膜晶体管的漏极，其漏极接入第m条时钟信号(CKm)；所述第三十二薄膜晶体管(T32)的栅极连接第三节点(P(n))，其源极连接恒压低电位，其漏极与所述第三十一薄膜晶体管(T31)的源极相连接，并电连接于第n级GOA电路重复单元输出的第n条扫描信号(Gn)；
所述第二输出模块(105)包括：第三十三薄膜晶体管(T33)、第三十四薄膜晶体管(T34)以及第三十五薄膜晶体管(T35)，所述第三十三薄膜晶体管(T33)源极电连接第一节点(Q(n))，其栅极连接恒压高电位；所述第三十四薄膜晶体管(T34)栅极连接所述第三十三薄膜晶体管的漏极，其漏极接入第m+2条时钟信号(CKm+2)；所述第三十五薄膜晶体管(T35)的栅极连接第四节点(P’(n))，其源极连接恒压低电位，其漏极与所述第三十四薄膜晶体管(T34)的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号(Gn+2)；
所述第三输出模块(204)包括：第四十薄膜晶体管(T40)、第四十一薄膜晶体管(T41)以及第四十二薄膜晶体管(T42)，所述第四十薄膜晶体管(T40)源极电连接第二节点(Q’(n))，其栅极连接恒压高电位；所述第四十一薄膜晶体管(T41)栅极连接所述第四十薄膜晶体管的漏极，其漏极接入第m+4条时钟信号(CKm+4)；所述第四十二薄膜晶体管(T40)的栅极连接第四节点(P’(n))，其源极连接恒压低电位，其漏极与所述第四十一薄膜晶体管(T41)的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+4条扫描信号(Gn+4)；
所述第四输出模块(205)包括：第四十三薄膜晶体管(T43)、第四十四薄膜晶体管(T44)以及第四十五薄膜晶体管(T45)，所述第四十三薄膜晶体管(T43)源极电连接第二节点(Q’(n))，其栅极连接恒压高电位；所述第四十四薄膜晶体管(T44)栅极连接所述第四十三薄膜晶体管的漏极，其漏极接入第m+6条时钟信号(CKm+6)；所述第四十五薄膜晶体管(T45)的栅极连接第四节点(P’(n))，其源极连接恒压低电位，其漏极与所述第四十四薄膜晶体管(T44)的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+6条扫描信号(Gn+6)。
4.如权利要求1所述的GOA电路，其特征在于，所述第一下拉模块(106)包括:第十四薄膜晶体管(T14)、第十五薄膜晶体管(T15)以及第十六薄膜晶体管(T16)，所述第十四薄膜晶体管(T14)漏极接入第n级GOA电路重复单元输出的第n+4条扫描信号(Gn+4)，其漏极接入第二扫描控制信号，其源极电连接第一节点(Q(n))；所述第十五薄膜晶体管(T15)的栅极电连接第一节点(Q(n))，其漏极连接恒压低电位，其源极连接第三节点(P(n))；所述第十六薄膜晶体管(T16)的栅极连接第三节点(P(n))，其漏极连接第一节点(Q(n))，其源极连接恒压低电位；
所述第二下拉模块(206)包括:第二十四薄膜晶体管(T24)、第二十五薄膜晶体管(T25)以及第二十六薄膜晶体管(T26)，所述第二十四薄膜晶体管(T24)漏极接入下一级第n+1级GOA电路重复单元输出的第n+8条扫描信号(Gn+8)，其漏极接入第二扫描控制信号，其源极电连接第二节点(Q’(n))；所述第二十五薄膜晶体管(T25)的栅极电连接第二节点(Q’(n))，其漏极连接恒压低电位，其源极连接第四节点(P’(n))；所述第二十六薄膜晶体管(T26)的栅极连接第四节点(P’(n))，其漏极连接第二节点(Q’(n))，其源极连接恒压低电位。
5.如权利要求4所述的GOA电路，其特征在于，所述第一下拉模块(106)进一步包括第十一电容(C11)，其一端接入恒压低电位，另一端连接第十四薄膜晶体管(T14)的栅极；
所述第二下拉模块(206)进一步包括第二十一电容(C21)，其一端接入恒压低电位，另一端连接第二十四薄膜晶体管(T24)的栅极。
6.如权利要求1所述的GOA电路，其特征在于，所述第一下拉维持模块(102)包括：第十一薄膜晶体管(T11)、第十二薄膜晶体管(T12)以及第十三薄膜晶体管(T13)，所述第十一薄膜晶体管(T11)的栅极接入第一扫描控制信号，其漏极接入第m+4条时钟信号(CKm+4)；所述第十二薄膜晶体管(T12)的栅极接入第二扫描控制信号，其源极接入第m+6条时钟信号(CKm+6)；所述第十三薄膜晶体管(T13)的栅极与所述第十一薄膜晶体管(T11)的源极、所述第十二薄膜晶体管(T12)的漏极相连接，其漏极接入恒压高电位，其源极连接第三节点(P(n))；
所述第二下拉维持模块(202)包括：第二十一薄膜晶体管(T21)、第二十二薄膜晶体管(T22)以及第二十三薄膜晶体管(T23)，所述第二十一薄膜晶体管(T21)的栅极接入第一扫描控制信号，其漏极接入第m条时钟信号(CKm)；所述第二十二薄膜晶体管(T22)的栅极接入第二扫描控制信号，其源极接入第m+2条时钟信号(CKm+2)；所述第二十三薄膜晶体管(T23)的栅极与所述第二十一薄膜晶体管(T21)的源极、所述第二十二薄膜晶体管(T22)的漏极相连接，其漏极接入恒压高电位，其源极连接第四节点(P’(n))。
7.如权利要求1所述的GOA电路，其特征在于，所述第一自举电容模块(103)包括第十二电容(C12)以及第十三电容(C13)，所述第十二电容(C12)一端连接第一节点(Q(n))，另一端连接恒压低电位；所述第十三电容(C13)一端连接第三节点(P(n))，另一端连接恒压低电位；
所述第二自举电容模块(203)包括第二十二电容(C22)以及第二十三电容(C23)，所述第二十二电容(C22)一端连接第二节点(Q’(n))，另一端连接恒压低电位；所述第二十三电容(C23)一端连接第四节点(P’(n))，另一端连接恒压低电位。
8.根据权利要求2、5、6、7任一项所述的GOA电路，其特征在于，所有所述薄膜晶体管均为N沟道的薄膜晶体管。
CN201711148866.7A 2017-11-17 2017-11-17 一种goa电路 Active CN107799083B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711148866.7A CN107799083B (zh) 2017-11-17 2017-11-17 一种goa电路
PCT/CN2017/113530 WO2019095435A1 (zh) 2017-11-17 2017-11-29 一种goa电路
US15/740,742 US10515602B1 (en) 2017-11-17 2017-11-29 GOA circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711148866.7A CN107799083B (zh) 2017-11-17 2017-11-17 一种goa电路

Publications (2)

Publication Number Publication Date
CN107799083A CN107799083A (zh) 2018-03-13
CN107799083B true CN107799083B (zh) 2020-02-07

Family

ID=61536217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711148866.7A Active CN107799083B (zh) 2017-11-17 2017-11-17 一种goa电路

Country Status (3)

Country Link
US (1) US10515602B1 (zh)
CN (1) CN107799083B (zh)
WO (1) WO2019095435A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288460B (zh) * 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
US10665187B2 (en) * 2018-07-20 2020-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel and display device including the same
US10714511B2 (en) * 2018-08-28 2020-07-14 Wuhan China Star Optoelectronics Technology Co., Ltd. Pull-down circuit of gate driving unit and display device
WO2020191695A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 栅极驱动单元、方法、栅极驱动电路、显示面板和装置
CN111627402B (zh) * 2020-06-01 2021-09-24 武汉华星光电技术有限公司 Goa电路、显示面板以及显示装置
CN111710305B (zh) 2020-06-09 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111754923B (zh) * 2020-07-10 2021-09-24 武汉华星光电技术有限公司 Goa电路以及显示面板
CN111754925A (zh) 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板
CN111986609B (zh) * 2020-08-31 2021-11-23 武汉华星光电技术有限公司 栅极驱动电路及显示装置
CN112216240A (zh) * 2020-09-17 2021-01-12 福建华佳彩有限公司 一种新型双输出gip电路
CN112289275B (zh) * 2020-11-03 2022-02-22 武汉华星光电技术有限公司 Goa电路及其驱动方法、显示面板
CN113628576B (zh) * 2021-08-17 2023-06-02 深圳市华星光电半导体显示技术有限公司 驱动电路
CN114944139B (zh) * 2022-06-29 2023-07-25 昆山龙腾光电股份有限公司 一种多级输出栅极传递电路及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034423A (zh) * 2010-12-08 2011-04-27 友达光电股份有限公司 移位暂存器电路
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构
CN105405406A (zh) * 2015-12-29 2016-03-16 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN106023933A (zh) * 2016-07-21 2016-10-12 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106205458A (zh) * 2016-08-30 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104078021B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064158B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
US9934749B2 (en) * 2014-07-18 2018-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Complementary gate driver on array circuit employed for panel display
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
US9484111B2 (en) * 2014-12-30 2016-11-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Bidirectional scanning GOA circuit
US9581873B2 (en) * 2015-04-27 2017-02-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit repair method
CN104966500B (zh) * 2015-07-20 2017-05-31 深圳市华星光电技术有限公司 降低功耗的goa电路
CN105118459B (zh) * 2015-09-17 2017-09-26 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105206244B (zh) * 2015-10-29 2017-10-17 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN106128380B (zh) * 2016-08-16 2019-01-01 深圳市华星光电技术有限公司 Goa电路
CN107331360B (zh) * 2017-08-14 2019-12-24 深圳市华星光电半导体显示技术有限公司 Goa电路及液晶显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034423A (zh) * 2010-12-08 2011-04-27 友达光电股份有限公司 移位暂存器电路
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构
CN105405406A (zh) * 2015-12-29 2016-03-16 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN106023933A (zh) * 2016-07-21 2016-10-12 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106205458A (zh) * 2016-08-30 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元

Also Published As

Publication number Publication date
CN107799083A (zh) 2018-03-13
WO2019095435A1 (zh) 2019-05-23
US20190385556A1 (en) 2019-12-19
US10515602B1 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
CN107799083B (zh) 一种goa电路
US10497454B2 (en) Shift register, operation method thereof, gate driving circuit and display device
WO2019134221A1 (zh) Goa电路
EP3499495B1 (en) Goa circuit
US10127875B2 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN108766380B (zh) Goa电路
US7310402B2 (en) Gate line drivers for active matrix displays
US10748499B2 (en) GOA circuit
CN108962154B (zh) 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
KR102034140B1 (ko) 게이트 구동부 및 이를 포함하는 표시 장치
CN105609137B (zh) 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
EP2750127A2 (en) Gate driving circuit, display module and display device
WO2017092116A1 (zh) 降低馈通电压的goa电路
US20160093264A1 (en) Shift register unit and gate drive apparatus
CN107492362B (zh) 一种栅极驱动电路及液晶显示器
US10431178B2 (en) GOA driving circuit
EP3255626A1 (en) Shift register and drive method therefor, grid drive circuit and display device
KR20100083370A (ko) 게이트 구동회로 및 이를 갖는 표시장치
JP2020502554A (ja) Ｇｏａ駆動回路及び液晶表示装置
CN107331360B (zh) Goa电路及液晶显示装置
JP2019532358A (ja) Ｇｏａ駆動回路及び液晶表示装置
CN108010496B (zh) 一种goa电路
KR20160051675A (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
CN111145680B (zh) 驱动电路及显示面板
US10210834B2 (en) Gate integrated driving circuit and driving method thereof, and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant