CN107768517A - 包括二维材料的相变存储器件、操作其的方法和相变层 - Google Patents

包括二维材料的相变存储器件、操作其的方法和相变层 Download PDF

Info

Publication number
CN107768517A
CN107768517A CN201710362544.6A CN201710362544A CN107768517A CN 107768517 A CN107768517 A CN 107768517A CN 201710362544 A CN201710362544 A CN 201710362544A CN 107768517 A CN107768517 A CN 107768517A
Authority
CN
China
Prior art keywords
phase change
phase
layer
memory device
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710362544.6A
Other languages
English (en)
Inventor
李珉贤
南胜杰
金昌炫
申铉振
赵连柱
许镇盛
朴晟准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107768517A publication Critical patent/CN107768517A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开包括二维材料的相变存储器件、操作其的方法和相变层。所述相变存储器件可包括包含二维(2D)材料的相变层。所述相变层可包括包含一个或多个2D材料层的层状结构。所述相变层可提供在第一电极和第二电极之间，并且所述2D材料层的一个或多个的至少一部分的相可基于通过所述第一电极和所述第二电极施加到所述相变层的电信号而改变。所述2D材料可包括基于硫属化物的材料或磷烯。所述2D材料可具有大于或等于约200℃且低于或等于约500℃的相变温度。

Description

包括二维材料的相变存储器件、操作其的方法和相变层
对相关申请的交叉引用
本申请要求2016年8月23日在韩国知识产权局提交的韩国专利申请No.10-2016-0106977的权益，其公开内容全部引入本文中作为参考。
技术领域
本公开内容涉及存储器件(memory device)和操作(运行)其的方法，且更具体地，涉及相变存储器件和操作其的方法。
背景技术
相变存储器件包括非易失性存储器件，包括闪速存储器、铁电RAM(FeRAM)、和磁性RAM(MRAM)。相变存储器件可包括配置为数据储存(storage)层的相变层。当向相变层施加特定的(或者，替代地，预定的)复位电压时，相变层的部分区域可改变相以变成非晶区域，和当向相变层施加特定的(或者，替代地，预定的)设置电压时，非晶区域可将相改变为结晶区域。在相变层包括非晶区域时，相变层的电阻可为第一电阻。在相变层包括结晶区域时，相变层的电阻可为第二电阻。第一电阻可大于第二电阻。这样，相变存储器件可通过利用相变层(其电阻根据相变层的一个或多个区域的相而改变)的电阻特性来写入和读取位数据。
在研究/开发用于相变存储器件中的相变材料时，可考虑多个方面，包括提供降低的功耗、提供增加的操作速度、提供增加的数据持久性、提供降低的热导率、和使得实现制造的容易性(高的生产率)。开发配置成满足多种要求的相变材料和使用其的存储器件不是容易的。
发明内容
一些示例实施方式包括具有优异的性质的相变材料、和使用其的存储器件。
一些示例实施方式包括配置成满足多种要求例如高的操作速度、高的数据持久性、低的热导率、和低的功耗的相变材料、和使用其的存储器件。
一些示例实施方式包括包含具有层状结构的二维(2D)材料的相变层、和使用其的存储器件。
一些示例实施方式包括能够容易地实现多位存储特性的相变材料、和使用其的存储器件。提供堆叠相变存储器件。
一些示例实施方式包括使用所述相变材料(相变层)操作所述存储器件的方法。
额外的方面将部分地在随后的描述中阐明，且部分地将从所述描述明晰，或者可通过所提供的实施方式的实践获悉。
根据一些示例实施方式，相变存储器件可包括：第一电极、第二电极、以及在所述第一电极和所述第二电极之间的相变层。所述相变层可包括至少一个二维(2D)材料层的层状结构，所述至少一个2D材料层配置成基于通过所述第一电极和所述第二电极施加到所述相变层的电信号至少部分地改变相。
所述2D材料可包括基于硫属化物的材料。所述基于硫属化物的材料可包括MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se的至少一种。所述基于硫属化物的材料可具有化学式单位(化学单位式)MGx，“M”为金属元素，“G”为硫属元素，和“x”满足约1.5≤x<2。所述2D材料可包括第一基于硫属化物的材料和第二基于硫属化物的材料的混合物。所述第一基于硫属化物的材料可为MoTex，和所述第二基于硫属化物的材料可为WTex。
所述2D材料可包括磷烯(phosphorene)。
所述相变层可进一步包括在所述2D材料的层状结构中的插层材料，和所述插层材料可包括Li。
所述相变层可进一步包括包含在所述2D材料中的掺杂剂，和所述掺杂剂可包括N、O、Si和W的至少一种。
所述2D材料可具有大于或等于约200℃且低于或等于约500℃的相变温度。
所述相变层可具有等于或小于约50nm的厚度。
所述至少一个2D材料层可包括基本上平行于基底的表面延伸的层。
所述至少一个2D材料层可包括基本上垂直于基底的表面延伸的层。
所述第一电极可包括塞(plug)型电极部分，所述塞型电极部分可具有比所述相变层的宽度小的宽度，和所述塞型电极部分可与所述相变层接触。
所述相变层可包括塞部分，所述塞部分可具有比所述第一电极的宽度小的宽度，和所述塞部分可与所述第一电极接触。
所述相变存储器件可包括：单位单元(unit cell)，所述单位单元包括所述第一电极、所述相变层、和所述第二电极；和电连接到所述单位单元的切换器件，所述切换器件包括晶体管、二极管、阈值开关、和变阻器的至少一种。
所述相变层可配置成呈现一种或多种(一个或多个)多位存储特性。
至少一个二维(2D)材料层的层状结构可包括多层结构，所述多层结构包括包含所述2D材料的第一材料层和包含与所述2D材料不同的材料的第二材料层的交替的堆。所述多层结构可配置成呈现所述相变层的所述一种或多种多位存储特性。
所述相变存储器件可为堆叠存储器件，所述堆叠存储器件包括堆叠在基底上的多个存储器件。
根据一些示例实施方式，操作相变存储器件的方法可包括：将第一电信号施加到所述相变层的相变存储器件第一段耗用时间，所述相变层包括至少一个二维(2D)材料层的层状结构，以将所述至少一个2D材料层的至少一部分的相从第一结晶相改变为第二结晶相和降低所述相变层的电阻以导致所述相变层变成设置状态；和将第二电信号施加到所述相变层第二段耗用时间以将所述至少一个2D材料层的至少一部分的相从所述第二结晶相改变为所述第一结晶相和增加所述相变层的电阻以引起所述相变层变成复位(复原)状态，所述第二段耗用时间比所述第一段耗用时间长。
所述相变层可具有第一相变温度和第二相变温度。所述第一相变温度可为与从所述第一结晶相到所述第二结晶相的相变有关的特定临界温度，使得所述相变层配置成在所述第一相变温度下将相从所述第一结晶相改变为所述第二结晶相。所述第二相变温度可为与从所述第二结晶相到所述第一结晶相的相变有关的独立的临界温度，使得所述相变层配置成在所述第二相变温度下将相从所述第二结晶相改变为所述第一结晶相。所述第一相变温度可大于所述第二相变温度。所述第一电信号的施加可包括在将所述2D材料加热到比所述第一相变温度大的第一温度之后冷却所述2D材料。所述第二电信号的施加可包括将所述2D材料在比所述第一相变温度低且比所述第二相变温度大的第二温度下退火。
所述第一温度可低于所述2D材料的熔化温度。
所述第一温度可大于所述2D材料的熔化温度，和所述第二温度可低于所述2D材料的熔化温度。
所述第二电信号的施加可包括进行初始的加热操作和随后进行退火操作。进行所述初始的加热操作可包括将所述2D材料加热到至少所述2D材料的熔化温度。进行所述退火操作可包括将所述2D材料在所述第二温度下退火。
所述第一相变温度可大于或等于约200℃且低于或等于约500℃。
所述第二相变温度可大于或等于约100℃且低于或等于约300℃。
所述2D材料可包括基于硫属化物的材料。
所述2D材料可包括磷烯。
根据一些示例实施方式，相变层可包括二维(2D)材料的层状结构。所述层状结构可包括至少一个2D材料层(所述2D材料的层)。所述至少一个2D材料层可配置成基于施加到所述相变层的电信号至少部分地改变相。
所述层状结构可配置成包括在相变存储器件中，使得所述层状结构在所述相变存储器件的第一电极和第二电极之间，和所述至少一个2D材料层配置成基于通过所述第一电极和所述第二电极施加到所述至少一个2D材料层的电信号至少部分地改变相。
所述2D材料可包括基于硫属化物的材料。
所述基于硫属化物的材料可包括MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S、和Ge-Se的至少一种。
所述基于硫属化物的材料可具有化学式单位MGx，“M”为金属元素，“G”为硫属元素，和“x”为约1.5。
所述2D材料可包括第一基于硫属化物的材料和第二基于硫属化物的材料的混合物。
所述第一基于硫属化物的材料可为MoTex，和所述第二基于硫属化物的材料可为WTex。
所述2D材料可包括磷烯。
所述相变层可进一步包括在所述2D材料的层状结构中的插层材料。所述插层材料可包括Li。
所述相变层可进一步包括掺杂剂，所述掺杂剂包括在所述2D材料中。所述掺杂剂可括N、O、Si、和W的至少一种。
所述2D材料可具有大于或等于约200℃且低于或等于约500℃的相变温度。
附图说明
由结合附图考虑的实施方式的下列描述，这些和/或其它方面将变得明晰和更容易理解，其中：
图1为说明根据一些示例实施方式的相变存储器件的横截面图；
图2为说明根据一些示例实施方式的相变存储器件的横截面图；
图3说明显示根据一些示例实施方式的在基底上的二维(2D)材料层的透射电子显微镜(TEM)图像和与所述2D材料层有关的TEM衍射图案；
图4A和图4B为分别说明根据一些示例实施方式的2D材料的第一结晶结构(即，第一结晶相)和第二结晶结构(即，第二结晶相)的图；
图5A和图5B为分别说明根据一些示例实施方式的2D材料的第一结晶结构(即，第一结晶相)和第二结晶结构(即，第二结晶相)的图；
图6A和图6B为分别说明根据一些示例实施方式的2D材料的第一结晶结构(即，第一结晶相)和第二结晶结构(即，第二结晶相)的图；
图7为说明根据一些示例实施方式的相变材料的平面图；
图8A和图8B为说明在根据一些示例实施方式的相变层中可使用的2D材料的图；
图9A、图9B、图9C、和图9D为说明根据一些示例实施方式的相变存储器件的横截面图；
图10为说明根据一些示例实施方式的相变存储器件的横截面图；
图11为说明根据一些示例实施方式的相变存储器件的横截面图；
图12为说明在根据一些示例实施方式的相变材料中可使用的2D材料的根据相变的体积变化的图；
图13为说明根据对比例的相变材料的根据相变的体积变化的图；
图14为说明根据一些示例实施方式的相变材料的根据相变的电阻变化的测量结果的图；
图15为说明根据一些示例实施方式的相变存储单元的电路构造的电路图；
图16为说明根据一些示例实施方式的相变存储单元的电路构造的电路图；
图17为说明根据一些示例实施方式的相变存储单元的电路构造的电路图；
图18为说明根据一些示例实施方式的相变存储器件的阵列结构的电路图；
图19为说明使用根据一些示例实施方式的相变层的相变存储器件的操作的图；
图20为说明根据对比例的相变存储器件的操作的图；
图21为说明根据一些示例实施方式的相变存储器件的操作的图；
图22为说明根据一些示例实施方式的相变存储器件的操作的图；
图23为说明根据一些示例实施方式的相变存储器件的根据切换计数的ON(导通)和OFF(关断)电流的变化的图；
图24为说明根据一些示例实施方式的相变存储器件的根据编程电压的相变层的电阻变化的图；
图25为说明在根据一些示例实施方式的相变存储器件中可使用的相变层的横截面图；
图26为说明根据一些示例实施方式的相变存储器件的横截面图；
图27为说明根据一些示例实施方式的相变存储器件的横截面图；
图28为说明图27的相变存储器件的平面结构的示例的平面图；和
图29为说明根据一些示例实施方式的电子设备2900的图。
具体实施方式
现在将对示例实施方式详细地进行介绍，其一个或多个说明于附图中，其中相同的附图标记始终指的是相同的元件，且因而将不重复描述。在这点上，本示例实施方式可具有不同的形式并且不应被解释为限于本文中阐明的描述。相反，提供所说明的实施方式作为示例使得本公开内容将是彻底且完整的，和将向本领域技术人员充分地传达本公开内容的构思。因此，下面仅通过参照附图描述示例实施方式，以解释方面。如本文中使用的，术语“和/或”包括相关所列项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表而不修饰所述列表的单独要素。
现在将参照其中示出示例实施方式的附图更充分地描述多种示例实施方式。
当一个元件被称为“在”另外的元件“上”、“连接到”、“结合到”、或“邻近于”另外的元件时，所述元件可直接在所述另外的元件上、直接连接到、结合到、或邻近于所述另外的元件，或者可存在一个或多个另外的中间元件。相反，当一个元件被称为“直接”在另外的元件“上”、“直接连接到”、“直接结合到”、或“直接邻近于”另外的元件时，则不存在中间元件。
将理解，尽管术语“第一”、“第二”等可在本文中用于描述各种元件、组分、区域、层和/或部分，但这些元件、组分、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组分、区域、层或部分区别于另外的元件、组分、区域、层或部分。因此，在不背离示例实施方式的教导的情况下，下面讨论的第一元件、组分、区域、层或部分可称为第二元件、组分、区域、层或部分。
为了便于描述，在本文中可使用空间上相关的术语例如“在……之下”、“在……下面”、“下部”、“在……上方”、“上部”等来描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解，除图中所描绘的方位之外，空间相对术语还意图包括在使用或操作中的器件的不同方位。例如，如果将图中的器件翻转，被描述为“在”另外的元件或特征“下面”或“之下”的元件则可被定向在所述另外的元件或特征“上方”。因此，示例性术语“在……下面”可包括在……上方和在……下面两种方位。器件可以其它方式定向(旋转90度或在其它方位上)，并且本文中所使用的空间上相关的描述词可相应地进行解释。
在本文中使用的术语仅为了描述具体实施方式的目的且不意图为示例实施方式的限制。如本文中使用的，单数形式“一个(种)(a，an)”和“所述(该)”也意图包括复数形式，除非上下文清楚地另外指明。将进一步理解，术语“包括”和/或“包含”，当用在本说明书中时，表明存在所陈述的特征、整体、步骤、操作、元件、和/或组分，但是不排除存在或添加一种或多种另外的特征、整体、步骤、操作、元件、组分、和/或其集合。
在本文中参照作为示例实施方式的理想化实施方式(和中间结构)的示意图的横截面图描述示例实施方式。这样，将预计到作为例如制造技术和/或公差的结果的与图的形状的偏差。因而，示例实施方式不应被解释为限于如本文中所示的区域的具体形状，而是包括由例如制造所导致的形状上的偏差。例如，图示为长方形的注入区域将典型地具有圆化的或弯曲的特征和/或在其边缘处的注入浓度的梯度、而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋置区域可导致在埋置区域和注入通过其发生的表面之间的区域中的一些注入。因而，图中所示的区域在本质上是示意性的并且它们的形状不意图说明器件的区域的实际形状且不意图限制示例实施方式的范围。
除非另外定义，在本文中所使用的所有术语(包括技术和科学术语)的含义与示例实施方式所属领域的普通技术人员通常理解的相同。将进一步理解，术语，例如在常用字典中定义的那些，应被解释为其含义与它们在相关领域背景中的含义一致并且将不以理想化或过于形式的意义进行解释，除非在本文中清楚地如此定义。
当在本说明书中关于数值使用术语“约”或“基本上”时，意图相关数值包括在所陈述的数值附近±10％的容许偏差。表述“最高达”包括零到所表述的上限的量以及在其间的所有值。当说明范围时，所述范围包括在其间的所有值，例如以0.1％的增量。而且，当关于几何形状使用词语“大体上”和“基本上”时，意图不要求所述几何形状的精度，但是所述形状的范围在本公开内容的范围内。
在下文中，将参照附图详细地描述根据一些示例实施方式的相变存储器件和操作其的方法。为了清楚和描述的方便，可放大附图中图解的层或区域的宽度和厚度。在说明书中，相同的附图标记可始终表示相同的元件。
图1为根据一些示例实施方式的相变存储器件100的横截面图。
参照图1，相变存储器件100可包括彼此间隔开的第一电极E10和第二电极E20，且相变存储器件100可进一步包括在第一电极E10和第二电极E20之间的相变层P10。第一电极E10可为底部电极。例如，第一电极E10可为塞型电极。在一些示例实施方式中，相变存储器件100可包括层间绝缘层NL10，和第一电极E10可在层间绝缘层NL10的接触孔H1中。尽管未图解，但是可进一步在层间绝缘层NL10的底部表面上提供接触第一电极E10的垫型电极。第二电极E20可为顶部电极。第一和第二电极E10和E20的结构以及在相变层P10与第一和第二电极E10和E20之间的部署关系仅仅是示例且可根据一些示例实施方式而改变。
相变层P10可包括具有层状结构的二维(2D)材料。如在至少图1中所示的相变层P10的这样的层状结构可包括2D材料的一个或多个实例(样品，instance)S10的堆。2D材料S10的单独的实例S10，在本文中也简称为相变层P10的2D材料，可为具有原子的特定的(或者，替代地，预定的)结晶结构的单层或半层固体。相变层P10的2D材料可包括具有2D结晶结构的基于硫属化物的材料。基于硫属化物的材料可为基于金属硫属化物的材料或基于非金属硫属化物的材料。基于金属硫属化物的材料可包括由Mo、Nb和Co构成的组之中的至少一种过渡金属、以及S、Se和Te之中的至少一种硫属元素。包括过渡金属的硫属化物材料可为例如MoTex、CoTex、或NbSx。在一些示例实施方式中，基于金属硫属化物的材料可为包括非过渡金属的基于硫属化物的材料。非过渡金属可包括例如In、Tl或Sn。即，可使用硫属元素例如S、Se或Te与非过渡金属例如In、Tl或Sn的化合物作为基于金属硫属化物的材料。包括非过渡金属的硫属化物材料可包括例如SnSx、InxSey、In-S或Tl-Se。在一些示例实施方式中，基于硫属化物的材料可为基于非金属硫属化物的材料。基于非金属硫属化物的材料的非金属元素可包括例如Ge。在一些示例实施方式中，基于非金属硫属化物的材料可包括例如Ge-Te、Ge-S或Ge-Se。因而，基于硫属化物的材料可包括MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se的至少一种。基于硫属化物的材料可为二元材料。InxSey可具有或者可不具有2:3的组成比(x:y)，且In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se可具有或者可不具有1:1的组成比。在这里提出的具体的材料(元素)仅仅是示例，并且也可使用其它材料(元素)。
用作相变层P10的2D材料的基于硫属化物的材料可例如由化学式MGx表示，其中“M”表示金属元素且“G”表示硫属元素。如果MGx中的“x”为2和/或当MGx中的“x”为2时，MGx可为过渡金属二硫属化物(TMD)。在一些示例实施方式中，2D材料的化学配方可为2D材料的式单位(单位式)(F.U.)，在本文中也称作化学式单位(化学单位式)。在一些示例实施方式中，“x”可满足约1.5≤x<2，且MGx可不严格地被称为TMD。在一些示例实施方式中，如果“x”满足约1.5≤x<2和/或当“x”满足约1.5≤x<2时，2D材料(即，MGx)可具有合适水平的相变温度(与第一相相变为第二相有关的临界温度)且因而可呈现优异的相变特性和操作特性。作为示例，相变层P10的2D材料(即，MGx)可具有约200℃-约500℃的相变温度或约300℃-约500℃的相变温度。在这点上，2D材料(即，MGx)对于在相变存储器件100中保证高的操作(读出/写入)速度和优异的数据保持特性可为有利的。
MoTe2的相变温度可为约850℃，NbS2的相变温度可为约850℃，CoTe2的相变温度可为约760℃，SnS2的相变温度可为约660℃，GeSe的相变温度可为约660℃，且GeS的相变温度可为约600℃。通过改变MoTe2、NbS2、CoTe2、SnS2、GeSe、和GeS的组成比、添加特定的(或者，替代地，预定的)掺杂剂、或与其它材料混合，可将其相变温度控制到合适的水平且其熔化温度可降低。InS的相变温度可为约410℃，GeTe的相变温度可为约370℃，In2Se3的相变温度可为约220℃，且TlSe的相变温度可为约200℃。此外，在这种情况下，通过改变其组成比、添加特定的(或者，替代地，预定的)掺杂剂、或与其它材料混合，可控制其相变温度且其熔化温度可降低。在这点上，根据一些示例实施方式，可在相变存储器件100中实现和使用包括具有约200℃-约500℃的相变温度的2D材料的相变层P10。因而，可实现具有优异的数据保持特性(即，数据持久性)和高的操作速度的相变存储器件100。在一些示例实施方式中，2D材料(相变材料)的相变温度不必要(不一定)限于约200℃-约500℃，且相变温度的范围可根据一些示例实施方式而改变。此外，如果2D材料为MGx和/或当2D材料为MGx时，“x”可不必要满足约1.5≤x<2，且“x”的范围可根据一些示例实施方式改变。例如，在一些示例实施方式中，“x”可满足约2<x≤2.5或约2≤x≤2.5。
尽管在上面已经描述了其中相变层P10的2D材料主要为基于硫属化物的材料的示例实施方式，但是相变层P10的2D材料也可为不同于基于硫属化物的材料的另外的材料。例如，相变层P10的2D材料可为磷烯。这将随后参照图8A和8B更详细地进行描述。
相变层P10可包括单层2D材料(例如，单独的实例S10)或者可具有拥有2D结晶结构的单层的重复的堆结构(例如，多个实例S10的堆)。即使当重复地堆叠单层(“实例S10”)时，2D材料的特性也可得以保持。在电子结构方面，2D材料可被定义为具有遵循量子阱行为的态密度(DOS)的材料。具有2D单位材料层(约100个或更少的层)的堆的材料也可具有遵循量子阱行为的DOS。在这点上，单层的重复的堆结构也可称为“2D材料”。在单层(“实例S10”)的重复的堆结构中，单层(“实例S10”)可通过范德华力结合。因而，相变层P10的2D材料可具有层状结构。所述层状结构可为单层层状结构(例如，相变层P10可包括单独的实例S10)或多层层状结构(例如，相变层P10可包括多个实例S10的堆)。
相变层P10的2D材料实例S10的相可经由通过第一电极E10和第二电极E20施加到相变层P10的电信号而改变。相变层P10可具有第一结晶相，和相变层P10的至少一部分的相可通过所施加的电信号从第一结晶相改变为第二结晶相。这将在下面参照图2进行描述。
图2为说明根据一些示例实施方式的相变存储器件的横截面图。
参照图2，如果通过第一电极E10和第二电极E20向相变存储器件100的相变层P10施加特定的(或者，替代地，预定的)电信号(电能)和/或当通过第一电极E10和第二电极E20向相变存储器件100的相变层P10施加特定的(或者，替代地，预定的)电信号(电能)时，相变层P10的至少一部分中的2D材料的相可从第一结晶相改变为第二结晶相。在图2中显示的示例实施方式中，附图标记“R10”表示相变层P10的相变区域，它是其中相改变的区域。相变区域R10的相可为第二结晶相，和相变层P10中的除相变区域R10之外的剩余区域R111的相可为第一结晶相。如图2中所示，相变区域R10可包括2D材料的一个或多个实例(“层”)S10的至少一部分。剩余区域R111可包括2D材料的一个或多个实例S10的至少一部分。在一些示例实施方式中，相变区域R10可包括相变层P10的2D材料的一个或多个实例S10的全部。如图2中所示，当相变区域R10为相变层P10的有限部分时，相变区域10可包括2D材料的一个或多个实例S10的有限部分，并且剩余区域R111可包括2D材料的相同的一个或多个实例S10的独立的有限部分且可进一步包括相变层P10的2D材料的一个或多个额外的实例S10的全部。在相变层P10中形成相变区域R10的操作可称为设置操作。相变层P10的电阻(电阻)可基于设置操作而降低。
在一些示例实施方式中，如果相变区域R10形成和/或当相变区域R10形成时，当向相变层P10施加与所述特定的(或者，替代地，预定的)电信号不同的电信号时，相变区域R10的相可再次改变。即，相变区域R10的相可从第二结晶相改变为第一结晶相。因此，相变层P10可在整个区域中具有第一结晶相，即，整个相变层P10可在第一结晶相中。换句话说，图2的相变层P10可再次改变为像图1的相变层P10一样。将相变区域R10的相从第二结晶相改变为第一结晶相的操作，即，将图2的相变层P10再次改变为像图1的相变层P10一样的操作可称为复位操作。相变层P10的电阻(电阻)可通过复位操作而增加。图2中说明的相变区域R10的形状和范围(尺寸)仅仅是示例且可根据多种实施方式而改变。
图3包括显示根据一些示例实施方式的在基底上的2D材料层的透射电子显微镜(TEM)图像301b和与2D材料层有关的TEM衍射图案301a。2D材料层可包括在根据一些示例实施方式的相变层中。在图3中显示的示例实施方式中，2D材料层为MoTex层。
参照图3，在一些示例实施方式中，MoTex层具有2D层状结构。如图3中所示，在一些示例实施方式中，图像301b中说明的MoTex层包括单层302的堆304，各单层302具有约0.75nm的厚度。在一些示例实施方式中，单层302可为如关于至少图1和图2所图解和描述的2D材料的实例S10。单层的堆302可为如关于至少图1和图2所图解和描述的相变层P10。图3进一步在图3的右顶部中说明与MoTex层有关的TEM衍射图案301a。图3中显示的MoTex层的结晶结构可通过该衍射图案鉴别。
即使当相变层由包括GeTe、GeSe和GeS的材料形成(例如，至少部分地包含包括GeTe、GeSe和GeS的材料)时，包括GeTe、GeSe和GeS的材料也可不一定具有2D结晶结构和层状结构。因而，并非所有的GeTe材料、并非所有的GeSe材料、或并非所有的GeS材料都可具有2D结构。具有2D结构(层状结构)的包括Ge-Te、Ge-Se和Ge-S的材料可通过使用特定的(或者，替代地，预定的)工艺和条件形成。当这些材料具有2D结构(包括层状结构)时，它们可呈现与在不具有2D结构(层状结构)的情况中的那些显著不同的特性/性质。这在与这些材料不同的材料(例如，MoTex、CoTex、NbSx、SnSx、InxSey、In-S、和Tl-Se)中也可适用。
在一些示例实施方式中，根据一些示例实施方式的相变层中包括的2D材料可具有低的热导率，使得相变层至少部分地与低的热导率有关。例如，2D材料可具有约1W/(m·K)或更小的热导率。如果2D材料的厚度小和/或当2D材料的厚度小时，2D材料可具有约0.1W/(m·K)或更小的低的热导率。此外，在这点上，根据一些示例实施方式的2D材料可有利地(适宜地)包括在相变存储器件(包括图1的相变存储器件100)的相变材料中。
图4A为说明根据一些示例实施方式可使用的2D材料的第一结晶结构(即，第一结晶相)的图。2D材料可包括在相变层中，所述相变层包括在至少图1中显示的相变层P10。为了方便，假定一些示例实施方式的2D材料为MGx，其中“x”为2。MGx可为MoTex。图4A包括从侧面观察的结构(即，侧视图)和从顶部观察的结构(即，顶视图)。这在图4B中也适用。
参照图4A，2D材料(MGx)的第一结晶结构可为例如2H结构(即，2H相)。2H结构的晶格常数a、b和c可分别为和且晶格之间的角度β可为120°。在这里，常数c(未图解)表示在Z-轴方向上的晶格常数。
图4B为说明根据一些示例实施方式的2D材料的第二结晶结构(即，第二结晶相)的图。2D材料可包括在相变层中，所述相变层包括在至少图1中显示的相变层10。为了方便，假定一些示例实施方式的2D材料为MGx，其中“x”为2。MGx可为MoTex。
参照图4B，2D材料(MGx)的第二结晶结构可为例如1T'结构(即，1T'相)。1T'结构的晶格常数a、b和c可分别为和且晶格之间的角度β可为93.55°。在这里，“c”表示在Z-轴方向上的晶格常数。
图4A的第一结晶结构(结晶相)和图4B的第二结晶结构(结晶相)可对应于例如图1的相变层P10的2D材料的两个结晶结构(结晶相)。例如，图1的相变层P10可在整个区域中具有图4A的结晶结构，且图2的相变区域R10可具有图4B的结晶结构。具有图4A的结晶结构(2H相)的2D材料可具有半导体特性，且具有图4B的结晶结构(1T'相)的2D材料可具有导体(金属)特性或半金属特性。因而，电阻可根据2D材料的结晶结构(结晶相)而改变。
尽管图4A和4B中图解的结晶结构说明其中MGx中的“x”为2的示例实施方式，但是在一些示例实施方式中，结晶结构可包括其中“x”满足约1.5≤x<2的MGx且结晶结构可与图4A和4B中图解的结晶结构不同。然而，即使在这样的示例实施方式中，也可有效地使用2H结构(2H相)的表述和1T'结构(1T'相)的表述。
图5A和5B为分别说明根据一些示例实施方式的2D材料的第一结晶结构(即，第一结晶相)和第二结晶结构(即，第二结晶相)的图。假定一些示例实施方式的2D材料为In-S，其中In和S的组成比为1:1。所述2D材料可包括在相变层中，所述相变层包括在至少图1中显示的相变层P10。
图5A说明作为In-S的第一结晶相的D3h相，且图5B说明作为In-S的第二结晶相的D3d相。通过施加到In-S的电能，In-S的相可在D3h相和D3d相之间改变。In-S的电阻可根据In-S的结晶相而改变。在这里，尽管已经图解和描述了其中In-S中的In和S的组成比为1:1的情况，但是所述组成比不限于1:1且可根据一些示例实施方式而改变。即使在其中In-S中的In和S的组成比不为1:1的情况中，由于D3h相的结构或D3d相的结构基本上得以保持，因此也可有效地使用D3h相和D3d相的表述。
图6A和6B为分别说明根据一些示例实施方式的2D材料的第一结晶结构(即，第一结晶相)和第二结晶结构(即，第二结晶相)的图。假定一些示例实施方式的2D材料为InxSey且In和Se的组成比(x:y)为2:3。所述2D材料可包括在相变层中，所述相变层包括在至少图1中显示的相变层P10。
图6A说明作为InxSey的第一结晶相的α相，且图6B说明作为InxSey的第二结晶相的β相。通过施加到InxSey的电能，InxSey的相可在α相和β相之间改变。InxSey的电阻可根据InxSey的结晶相而改变。在这里，尽管已经图解和描述了其中InxSey中的In和Se的组成比(x:y)为2:3的情况，但是所述组成比(x:y)不限于2:3且可根据一些示例实施方式而改变。
改变参照图4A、4B、5A、5B、6A、和6B描述的2D材料(相变材料)的相所需的电流密度(即，编程电流密度)可为约106A/cm2或更大。编程电流密度可为例如约107A/cm2。编程电流密度可为对于在相变存储器件中的使用是合适的水平。
图7为说明根据一些示例实施方式的相变材料的平面图。所述相变材料可包括在相变层中，所述相变层包括图1中显示的相变层P10。
参照图7，相变层P15可包括层状结构的2D材料，且所述2D材料可包括第一基于硫属化物的材料M15和第二基于硫属化物的材料M25。换句话说，相变层P15可包括第一基于硫属化物的材料M15和第二基于硫属化物的材料M25的混合物。多种(个)第一基于硫属化物的材料M15和多种(个)第二基于硫属化物的材料M25可随意地(任意地)和不规则地布置。第一基于硫属化物的材料M15和第二基于硫属化物的材料M25可具有不规则的形状。当在将第一基于硫属化物的材料M15的源材料和第二基于硫属化物的材料M25的源材料同时提供到基底上的同时进行形成第一基于硫属化物的材料M15和第二基于硫属化物的材料M25的过程时，第一基于硫属化物的材料M15和第二基于硫属化物的材料M25可在随意位置处形成，同时具有不规则的形状。然而，在一些示例实施方式中，第一基于硫属化物的材料M15和第二基于硫属化物的材料M25可规则地布置，同时具有规则的形状。
第一基于硫属化物的材料M15或第二基于硫属化物的材料M25可对应于参照图1描述的基于硫属化物的材料。例如，第一基于硫属化物的材料M15可为MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se之一，和第二基于硫属化物的材料25可为与第一基于硫属化物的材料M15不同的材料。作为示例，第一基于硫属化物的材料M15可为MoTex，且第二基于硫属化物的材料M25可为WTex。MoTex中的“x”可满足约1.5≤x<2，且WTex中的“x”可满足约1.5≤x≤2.5。在一些示例实施方式中，MoTex中的“x”可满足约1.5≤x≤2.5，且WTex中的“x”也可满足约1.5≤x≤2.5。照这样，如果基于混合不同的基于硫属化物的材料M15和M25形成相变层P15和/或当基于混合不同的基于硫属化物的材料M15和M25形成相变层P15时，可将相变层P15的相变温度容易地调节到合适的水平。例如，相变层P15可具有约200℃-约500℃的相变温度或约300℃-约500℃的相变温度(例如，与约200℃-约500℃的相变温度或约300℃-约500℃的相变温度有关)。在这里，尽管已经主要描述了其中第一基于硫属化物的材料M15为MoTex且第二基于硫属化物的材料M25为WTex的示例实施方式，但是这些材料可根据一些示例实施方式而改变。在一些示例实施方式中，相变层P10可包括在竖直方向上堆叠的多个2D结构，其中多个2D结构各自可具有如图7中所示的结构等。
当图7中图解的相变层P15包括在相变层P10中时，由于仅第一基于硫属化物的材料M15和第二基于硫属化物的材料M25的任一种可选择性地相变，因此其中相变发生的有效区域(例如，图2中显示的相变层P10中的区域R10)的尺寸可减小(例如，相对于剩余区域R111的尺寸减小)。此外，在一些情况中，第一基于硫属化物的材料M15可在第一操作中相变，和第二基于硫属化物的材料M25可在第二操作中相变。因而，其对于保证优异的性能和实现多种操作特性可为有利的。
图8A和8B为说明根据一些示例实施方式的2D材料的图。2D材料可包括在相变层中，所述相变层包括图1中显示的相变层P10。在一些示例实施方式、包括图8A和8B中图解的示例实施方式中，2D材料为磷烯。图8A说明磷烯的第一结晶结构(即，第一结晶相)，且图8B说明磷烯的第二结晶结构(即，第二结晶相)。
参照图8A，磷烯的第一结晶结构可为例如黑相。在黑相的侧视图中，为了方便，通过不同的颜色表示位于相对上部侧处的磷(P)元素和位于相对下部侧处的P元素。因而，也可在顶视图中鉴别P元素在Z-轴方向上的相对位置。这同样适用于图8B。
参照图8B，磷烯的第二结晶结构可为例如蓝相。在侧视图和顶视图两者中，蓝相可具有与图8A的黑相不同的结构。
具有图8A的黑相的磷烯可具有相对低的电阻(低R)(例如，与相对低的电阻(低R)有关)，和具有图8B的蓝相的磷烯可具有相对高的电阻(高R)。根据施加到磷烯的电信号(能量)，其相可在黑相和蓝相之间改变。例如，改变磷烯的相所必需的电流密度(即，编程电流密度)可为约106A/cm2或更大。编程电流密度可为例如约107A/cm2。编程电流密度对于在相变存储器件100中的使用可为合适的。
以上描述的相变层P10和P15可进一步包括包含在2D材料的层状结构中的插层材料。插层材料可在层状结构的层之间。插层材料可包括例如Li。可通过插层材料适宜地控制2D材料的相变温度，且还可调节它的其它特性。
此外，相变层P10和P15可进一步包括添加到2D材料的掺杂剂。不同于以上描述的插层材料，掺杂剂可提供在2D材料的层结构中。掺杂剂可包括例如N、O、Si和W的至少一种。可通过掺杂剂适宜地控制2D材料的相变温度，且还可调节它的其它特性。
图1的相变层P10可具有例如约50nm或更小的厚度。如果相变层P10包括基于硫属化物的2D材料和/或当相变层P10包括基于硫属化物的2D材料时，单层基于硫属化物的材料可具有约0.75nm的厚度。当相变层P10包括磷烯时，单层磷烯可具有约0.34nm的厚度。由于相变层P10可具有包括多个单层(即，2D层)的层状结构，因此当构成层状结构的层(2D层)的数量增加时，相变层P10的厚度可增加。在这点上，相变层P10可具有约50nm或更小的厚度。即使当相变层P10的总厚度高达约50nm时，有效相变区域(即，其中有效相变发生的区域)的厚度也可为相对小的。例如，有效相变区域的厚度可为约25nm或更小或者约10nm或更小。然而，在这里描述的相变层P10的总厚度和有效相变区域的厚度仅仅是示例且可根据一些示例实施方式而改变。在一些情况中，相变层P10可具有约50nm或更大的厚度。
尽管图1说明包括与基底(未图解)的表面平行地或基本上平行地(例如，在制造公差和/或材料公差范围内平行)延伸的包含于相变层P10中的2D材料的层(即，2D层)S10的相变存储器件100的示例实施方式，但是所述层(即，2D层)可与基底(未图解)的表面垂直地或者基本上垂直地(例如，在制造公差和/或材料公差范围内垂直)延伸。其示例图解于图9A-9D中。
图9A、图9B、图9C和图9D为说明根据一些示例实施方式的相变存储器件的横截面图。
参照图9A，相变存储器件100’可包括在第一电极E10和第二电极E20之间的相变层P10'。相变层P10’可包括具有层状结构的2D材料。至少部分地构成相变层P10'的层状结构的层(即，2D层、“实例”等)S10’可布置成垂直于或基本上垂直于基底(未图解)的表面延伸。层S10’(即，2D层)的形成方向可根据工艺条件改变。基于调节工艺条件，层S10’可形成为垂直于或基本上垂直于基底(未图解)延伸。这与在2D材料形成工艺的领域中所公知的相同，且因而为了简明将省略其详细描述。
此外，尽管未图解，但是在一些示例实施方式中可包括包含垂直于基底延伸的层(即，2D层)S10’和平行于基底延伸的层(即，2D层)S10两者的相变层。可形成具有其中垂直于基底延伸的层(即，2D层)S10’和平行于基底延伸的层(即，2D层)S10随意地布置的结构的相变层，且它可用在相变存储器件中。
在图1和9中，第一电极E10和第二电极E20可包括在通常的相变存储器的领域中使用的电极材料。例如，第一电极E10和第二电极E20的至少一个可包含包括TiN(氮化钛)、TaN(氮化钽)、WN(氮化钨)、WNC(氮碳化钨)、和掺杂的Si的多种导电材料的至少一种。第一电极E10可称为底部电极，并且还可称为加热电极或电阻性电极。第二电极E20可称为顶部电极。
参照图9B，在一些示例实施方式中，相变层P10’可包括相对于基底(未图解)的表面以一定角度延伸的2D层S10’的层状结构，使得2D层S10’彼此平行地延伸并且进一步地相对于基底的表面既不平行又不垂直地延伸。如图9B中所示，例如，2D层可相对于基底的表面以角度θ延伸。相变层P10’的层状结构可基于如下形成：在给定的基底(例如，成角度的基底)、模具等上以堆形成2D层S10’的层状结构，然后将所述2D层的一个或多个分割、切割等以形成如图9B中显示的层状结构。
参照图9C和9D，在一些示例实施方式中，相变层P10’可包括以非平面图案(模式，pattern)、弯曲部分(curvature)等延伸的2D层S10’的层状结构。
参照图9C，在一些示例实施方式中，相变层P10’可包括沿着弯曲部分延伸的2D层S10’的层状结构。弯曲部分可为二维弯曲部分和/或三维弯曲部分。层状结构可基于如下形成：在弯曲的基底、模具等上形成2D层S10’，然后将所述2D层的一个或多个分割、切割等以形成如图9C中所示的层状结构。
如在图9C中进一步显示的，在一些示例实施方式中，与2D层S10’有关的弯曲部分可与相变层P10’相对于电极E10、E20的一个或多个的相对定位有关。如图9C中所示，2D层S10’的层状结构可以与电极E10相对于相变层P10’的相对位置有关的弯曲部分延伸，使得相变区域R10包括一个或多个弯曲的2D层S10’的全部并且剩余区域R111包括一个或多个额外的弯曲的2D层的全部。
参照图9D，在一些示例实施方式中，相变层P10’可包括按照非线性(非直线型，non-linear)图案延伸的2D层S10’的层状结构。所述图案可为二维图案和/或三维图案。如图9D中所示，例如，所述图案可为Z字形图案。所述层状结构可基于如下形成：在呈现图案的基底、模具等上形成2D层S10’，然后将所述2D层的一个或多个分割、切割等以形成如图9D中所示的层状结构。
图10为说明根据一些示例实施方式的相变存储器件100”的横截面图。
参照图10，相变存储器件100”可包括第一电极E11，第一电极E11可包括垫或层形状的电极部分EP1和提供在电极部分EP1上的塞型电极部分EP2。塞型电极部分EP2可提供在层间绝缘层NL11中。塞型电极部分EP2可接触相变层P11的底部表面并且具有比相变层P11小的宽度。相变存储器件100”可包括在相变层P11上的第二电极E21。相变层P11可包括具有如参照图1-9描述的层状结构的2D材料。在相变层P11中，接触塞型电极部分EP2的部分区域R11可为“相变区域”。相变区域R11可对应于图2的相变区域R10。
图11为说明根据一些示例实施方式的相变存储器件100”’的横截面图。
参照图11，相变存储器件100”’可包括相变层P12，相变层P12可包括垫或层形状的部分(在下文中称为“垫部分”)PP1和提供在垫部分PP1下面的塞部分PP2。塞部分PP2可提供在层间绝缘层NL12中，和垫部分PP1可提供在层间绝缘层NL12上。接触塞部分PP2的第一电极E12可提供在层间绝缘层NL12的底部表面上。塞部分PP2可接触第一电极E12并且具有比第一电极E12小的宽度。第二电极E22可提供在相变层P12的垫部分PP1上。在相变层P12中，接触第一电极E12的部分区域R12可为“相变区域”。
图10的结构可通过简单的工艺制造。就加工的容易性而言，图10的结构可比图11的结构有利。由于图11的结构中的相变区域R12可比图10的相变区域R11小，因此就优异的相变特性的把握而言，图11的结构可比图10的结构有利。当必要时，可选择性地使用图10的结构或图11的结构。在一些情况中，一个相变存储器件可将图10的结构(单位单元结构)和图11的结构(单位单元结构)一起使用。
图12为说明在根据一些示例实施方式的相变材料中可使用的2D材料的根据相变的体积变化的图。在一些示例实施方式、包括图12中显示的示例实施方式中，MGx(即，2D材料)的结晶结构可配置成在第一结晶结构(2H相)和第二结晶结构(1T'相)之间改变。
参照图12，基于在第一结晶结构(2H相)和第二结晶结构(1T'相)之间改变的2D材料(MGx)的结晶结构，可发生相对于2D材料的体积的约1.5％的体积变化。根据一些示例实施方式的2D材料的根据相变的体积变化可小于约3％或小于约2％。
图13为说明根据对比例的相变材料的根据相变的体积变化的图。在一些示例实施方式、包括图13中显示的对比例中的相变材料为GST(Ge2Sb2Te5)。
参照图13，当根据对比例的相变材料“Ge2Sb2Te5”的相在非晶和结晶(即，面心立方(FCC))之间改变时，约7％的体积变化发生。这是根据图12中图解的一些示例实施方式的2D材料的根据相变的体积变化(约1.5％)的约4.7倍大。
如图12和13中所示，根据一些示例实施方式的2D材料的根据相变的体积变化(约1.5％)可显著地小于根据图13中显示的对比例的相变材料的根据相变的体积变化(约7％)。特别地，由于所述2D材料的厚度小，因此有效相变区域的尺寸与常规的相变材料的尺寸相比可相对更小并且有效相变区域的体积变化可为非常小的。由于根据相变的体积变化减小，因此器件耐久性和可靠性可改善。因而，当使用根据一些示例实施方式的2D材料作为相变材料时，相变存储器件的耐久性和可靠性可大大改善。
用于可用作根据一些示例实施方式的相变材料的MGx(例如，MoTex)的复位操作的活化能量(例如，与该复位操作有关的活化能量)可为约0.89eV，和用于根据图13中显示的对比例的GST(Ge2Sb2Te5)的复位操作的活化能量可为约2.56eV-约2.59eV。此外，用于GST(Ge2Sb2Te5)的设置操作的活化能量可为约2.84eV-约3.10eV。在一些示例实施方式中，用于根据一些示例实施方式的2D材料的相变的活化能量可显著低于用于根据图13中显示的对比例的相变材料(GST)的相变的活化能量。用于根据一些示例实施方式的2D材料的相变的活化能量可小于1eV，且用于根据图13中显示的对比例的相变材料(GST)的相变的活化能量可大于2.5eV。因而，当使用根据一些示例实施方式的2D材料作为相变材料时，相变速度(即，操作速度)可大大改善。另外，根据一些示例实施方式的2D材料(MGx)的式单位(F.U.)的体积可为约且根据图13中显示的对比例的式单位(F.U.)的GST(Ge2Sb2Te5)的体积可为约
图14为说明根据一些示例实施方式的相变材料的根据相变的电阻变化的测量结果的图。相变材料可包括包含于在至少图1中显示的相变层P10中的相变材料。图14说明MGx的依赖于温度的电阻，其中MGx的相为2H和/或1T'。
参照图14，根据一些示例实施方式的相变材料的根据相变的电阻变化(比率)可为约104-约105。考虑到根据对比例的相变材料GST(Ge2Sb2Te5)的根据相变的电阻变化为约103-约104，这是相对高的值。因而，当使用根据一些示例实施方式的相变材料时，可实现具有宽的存储器窗口和优异的操作特性的存储器件。
根据一些示例实施方式的相变材料(MGx)的2H结晶结构中的能带隙可为约1eV-约1.1eV，且1T'结晶结构中的能带隙可为约0.06eV。根据对比例的相变材料(Ge2Sb2Te5)的非晶状态中的能带隙可为约0.5eV-约2eV，且结晶状态(FCC)中的能带隙可为约0.5eV-约1.5eV。因而，根据一些示例实施方式的相变材料的根据相变的能带隙的变化可比根据对比例的相变材料的大。
根据一些示例实施方式，第一电极、相变层、和第二电极可构成单位单元，并且可进一步提供电连接到单位单元的切换器件。单位单元和连接到其的切换器件可构成一个存储单元。在这种情况下，切换器件可包括多种器件，所述多种器件包括晶体管、二极管、阈值开关、和变阻器。这将参照图15-17更详细地进行描述。
图15为说明根据一些示例实施方式的相变存储单元的电路构造的电路图。
参照图15，可提供根据一些示例实施方式的存储元件ME1，并且可提供电连接到存储元件ME1的切换器件SD1。存储元件ME1可包括参照图1-11描述的相变存储器件100、100’、100”、和/或100”’。存储元件ME1可包括参照图1-11描述的相变层。存储元件ME1可为包括相变层以及连接到其的第一和第二电极的单位单元。在一些示例实施方式中，切换器件SD1可为晶体管。例如，切换器件SD1可为晶体管例如金属-氧化物-半导体场效应晶体管(MOSFET)或双极结型晶体管(BJT)。存储元件ME1可连接到位线BL，且切换器件SD1可连接到字线WL。位线BL和字线WL可在彼此交叉的方向上延伸。
图16为说明根据一些示例实施方式的相变存储单元的电路构造的电路图。
参照图16，可提供存储元件ME1，并且可提供电连接到存储元件ME1的切换器件SD2。切换器件SD2可为二极管。例如，切换器件SD2可为PN二极管或肖特基二极管，并且还可为基于硅的二极管或基于氧化物半导体的二极管。另外，二极管的类型或材料可根据多种实施方式而改变。字线WL和位线BL可设置成彼此交叉，且存储元件ME1和切换器件SD2可连接到在其间的交叉点。
图17为说明根据一些示例实施方式的相变存储单元的电路构造的电路图。
参照图17，可提供存储元件ME1，并且可提供电连接到存储元件ME1的切换器件SD3。切换器件SD3可为阈值开关。例如，切换器件SD3可为双向阈值开关(OTS)。存储元件ME1和切换器件SD3可提供在字线WL和位线BL之间的交叉点处。在一些情况中，可使用变阻器作为切换器件SD3。
图18为说明根据一些示例实施方式的相变存储器件的阵列结构的电路图。相变存储器件可包括参照图1-11描述的相变存储器件100、100’、100”和/或100”’。
参照图18，多个字线WL1-WLn可布置成彼此平行，且多个位线BL1-BLn可布置成垂直于字线WL1-WLn。位线BL1-BLn可设置成与字线WL1-WLn交叉。存储单元MC1可提供在字线WL1-WLn与位线BL1-BLn之间的交叉点的每一个处。存储单元MC1可包括存储元件ME10和连接到其的切换器件SD10。存储单元MC1的构造可与参照图15-17描述的相同或类似。像这一样，图18的相变存储器件可具有2D阵列结构。然而，根据一些示例实施方式的相变存储器件的结构不限于图18中图解的结构并且可根据多种实施方式而改变。
下面将参照图19、21和22描述根据一些示例实施方式的相变存储器件操作方法。
图19为说明使用根据一些示例实施方式的相变层的相变存储器件的操作的图。根据本发明构思的相变层和使用其的相变存储器件可与参照图1-11和图15-18描述的那些相同或类似。因而，相变层可包括具有层状结构的2D材料，且所述2D材料可包括例如基于硫属化物的材料或磷烯。基于硫属化物的材料可包括例如MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S、和Ge-Se的至少一种。例如，当基于硫属化物的材料由MGx(其中“M”表示金属元素且“G”表示硫属元素)表示时，“x”可满足约1.5≤x<2(例如，“x”可为约1.5≤x<2)。在一些示例实施方式中，2D材料可进一步包括插层材料和/或掺杂剂。
参照图19，左边的Y轴代表施加到相变层的电输入信号的强度，且右边的Y轴代表与相变层有关的温度。在右边的Y轴中描绘的Tc1和Tc2分别代表构成(例如，至少部分地构成)相变层的2D材料的第一相变温度和第二相变温度，且Tm代表2D材料的熔化温度。第一相变温度Tc1可为用于将2D材料的第一结晶相改变为第二结晶相的临界温度，和第二相变温度Tc2可为用于将2D材料的第二结晶相改变为第一结晶相的临界温度。第一相变温度Tc1可高于第二相变温度Tc2。熔化温度Tm可高于第一相变温度Tc1。X轴代表时间。
可对相变层进行设置操作。设置操作可为将相变层的2D材料的至少一部分的相从第一结晶相改变为第二结晶相的操作。第一结晶相可为例如2H结晶相(参见图4A)，和第二结晶相可为例如1T'结晶相(参见图4B)。设置操作可包括将第一电信号施加到相变层第一时间的操作。施加第一电信号的操作可配置成在将2D材料加热到比第一相变温度Tc1高的第一温度之后将2D材料冷却。相变层的电阻(电阻)R可通过设置操作而降低，且相变层可被称为变成设置状态。
可对相变层进行复位操作。复位操作可为将相变层的2D材料的至少一部分的相从第二结晶相(例如，1T'结晶相)改变为第一结晶相(例如，2H结晶相)的操作。复位操作可包括将第二电信号施加到相变层比第一时间长的第二时间的操作。第二电信号的强度(水平)可低于第一电信号的强度(水平)。施加第二电信号的操作可配置成将2D材料在比第一相变温度Tc1低且比第二相变温度Tc2高的第二温度下退火。相变层的电阻(电阻)R可通过复位操作而增加，且相变层可被称为变成复位状态。
第一相变温度Tc1可例如高于(例如，大于)或等于约200℃且低于或等于约500℃。替代地，第一相变温度Tc1可高于或等于约300℃且低于或等于约500℃。第二相变温度Tc2可例如高于或等于约100℃且低于或等于约300℃。熔化温度Tm可高于第一相变温度Tc1。例如，熔化温度Tm可为第一相变温度Tc1的约两倍到约三倍高。作为示例，熔化温度Tm可为约600℃-约1000℃。然而，第一相变温度Tc1、第二相变温度Tc2、和熔化温度Tm可根据构成相变层的2D材料的类型而改变。
在一些示例实施方式中，用于设置操作的温度(即，第一温度)可低于2D材料的熔化温度Tm。此外，用于复位操作的温度(即，第二温度)可低于2D材料的熔化温度Tm。因而，在设置操作中，第一结晶相可改变为第二结晶相而没有经过熔化状态(即，液体状态)。此外，在复位操作中，第二结晶相可改变为第一结晶相而没有经过熔化状态(即，液体状态)。在图19中，用于设置操作的第一电信号和用于复位操作的第二电信号可为例如电压信号。通过在第一和第二电极之间施加电压，电流可流动通过相变层并且相变可由于通过电流的焦耳加热而发生。然而，在一些情形中，第一和第二电信号可被认为是电流信号。
图20为说明根据对比例的相变存储器件的操作的图。图20的操作方法涉及使用常规的相变材料(例如，Ge-Sb-Te)的相变存储器件。
参照图20，在对比例中，相变存储器件可包括常规的相变材料(例如，Ge-Sb-Te)，并且可进行复位操作以将所述相变材料的结晶相改变为非晶相(电阻增加)，和进行设置操作以将所述相变材料的非晶相改变为结晶相(电阻降低)。通过使用高的电压进行复位操作短的时间，和通过使用低的电压进行设置操作长的时间。相变层的温度通过复位操作增加到熔化温度Tm或更高，且相变层的温度通过设置操作增加到结晶化温度Tcryst或更高。
在一些示例实施方式、包括图19中显示的示例实施方式中，可施加与设置操作有关的高功率电信号短的时间和可施加与复位操作有关的低功率电信号长的时间。在图20中显示的对比例中，高电压的施加可与复位操作有关且低电压的施加可与设置操作有关。在这方面，根据一些示例实施方式的相变存储器件操作方法可不同于根据图20中显示的对比例的相变存储器件的操作方法。在一些示例实施方式中，相变材料的2D材料的相可在第一结晶相和第二结晶相之间可逆地改变，而根据图20中显示的对比例的相变存储器件可配置成将相变材料的相在结晶相和非晶相之间改变。根据一些示例实施方式的相变存储器件操作方法不同于根据图20中显示的对比例的相变存储器件的操作方法。此外，其中设置和复位操作可在低于熔化温度Tm的温度下进行的根据一些示例实施方式的相变存储器件操作方法不同于其中复位操作在高于或等于熔化温度Tm的温度下进行的根据图20中显示的对比例的操作相变存储器件的方法。
图21为说明根据一些示例实施方式的相变存储器件的操作的图。图21为图19的变型，并且图21中的由X轴、左边的Y轴和右边的Y轴表示的那些与图19中的那些相同。这也适用于图22。
参照图21，可进行对相变层的设置操作以将相变层加热到比熔化温度Tm高的温度。换句话说，施加用于设置操作的第一电信号的操作可配置成在将2D材料加热到比熔化温度Tm高的温度(第一温度)之后将2D材料冷却。在一些示例实施方式中，至少部分地构成相变层的2D材料的相可配置成将相从第一结晶相(例如，2H结晶相)通过熔化状态(即，液体状态)改变为第二结晶相(例如，1T'结晶相)。照这样，当通过熔化状态(液体状态)进行相变时，相变速度可增加。对相变层的复位操作可与参照图19描述的基本上相同或类似。因而，在复位操作中，可将2D材料在比第一相变温度Tc1低且比第二相变温度Tc2高的温度(第二温度)下退火。
图22为说明根据一些示例实施方式的相变存储器件的操作的图。
参照图22，对相变层的设置操作可与参照图21描述的基本上相同或类似。即，可进行设置操作以将相变层加热到比熔化温度Tm高的温度。换句话说，设置操作可包括将第一电信号施加到相变层的操作，和可进行施加第一电信号的操作以将相变层加热到熔化温度Tm或更高。对相变层的复位操作可包括将第二电信号施加到相变层的操作，和施加第二电信号的操作可包括初始的加热操作和随后的退火操作。在初始的加热操作中，可将2D材料加热到熔化温度Tm或更高。在随后的退火操作中，可将2D材料在比第一相变温度Tc1低且比第二相变温度Tc2高的温度下退火。因而，通过复位操作，相变层的至少一部分可从第二结晶相(例如，1T'结晶相)通过熔化状态(即，液体状态)改变为第一结晶相(例如，2H结晶相)。因而，根据本实施方式，在设置操作和复位操作两者中，相变层的相都可通过熔化状态(液体状态)而改变。在这种情况下，设置操作和复位操作的速度可增加。图21和22中图解的“熔化状态”可为完全熔化状态或部分熔化状态。此外，根据一些示例实施方式，由于相变层的熔化温度Tm可以多种方式降低到合适的水平，因此即使当如图21和22中所示使用高于或等于熔化温度Tm的温度时，也可相对容易地进行加热操作。
尽管以上已经参照图19、21、和22描述了根据多种实施方式的操作相变存储器件的方法，但是这些仅仅是示例并且可根据多种其它实施方式而改变。此外，尽管这些方法主要说明2H结晶相和1T'结晶相，但是它们也可类似地适用于具有不同的结晶相(第一和第二结晶相)的2D材料。
根据一些示例实施方式的相变存储器件可为具有ON和OFF两种状态的单-位存储器件。ON状态可对应于图19中图解的设置状态，且可对应于其中具有第一结晶相的相变层的一部分改变为第二结晶相的情况。OFF状态可对应于图19中图解的复位状态，且可对应于其中整个相变层具有第一结晶相的情况。当相变存储器件进行单-位操作时，它可呈现图23中图解的特性。
图23为说明根据一些示例实施方式的相变存储器件的根据切换计数的ON和OFF电流的变化的图。
参照图23，由于相变层的电阻在ON状态中是低的，其可代表高的电流水平。由于相变层的电阻在OFF状态中是高的，其可代表低的电流水平。ON状态可对应于数据“1”且OFF状态可对应于数据“0”，或反过来。因而，相变存储器件可进行在一个存储单元中存储数据“0”或“1”的单-位存储操作。
根据一些示例实施方式，相变存储器件可配置成呈现多位存储特性。例如，相变存储器件可配置成呈现图24中图解的特性。
图24为说明根据一些示例实施方式的相变存储器件的根据编程电压的相变层的电阻变化的图。
参照图24，相变层的电阻(电阻)可根据编程电压的变化而以若干水平(步骤(阶梯，step))改变。换句话说，根据编程电压，相变层可具有三个或更多个彼此明显地区分开的电阻水平。作为示例，相变层可具有第一电阻水平R1、第二电阻水平R2、第三电阻水平R3、和第四电阻水平R4。第一电阻水平R1可对应于数据“00”，第二电阻水平R2可对应于数据“01”，第三电阻水平R3可对应于数据“10”，和第四电阻水平R4可对应于数据“11”。因而，相变存储器件可呈现一种或多种多位存储特性。在这里，尽管已经描述了其中相变层具有四个电阻水平的情况，但是这仅仅是示例并且相变层可具有三个电阻水平或者五个或更多个电阻水平。
可以多种方式实现呈现多位存储特性的相变存储器件。作为示例，可通过逐步增加图1中图解的相变存储器件的相变层P10中的相变区域的尺寸(厚度)来实现(“呈现”)多位存储特性。例如，当相变层P10包括多个2D单层(2D层)时，可在第一操作中改变n个单层区域的相，可在第二操作中改变2n个单层区域的相，可在第三操作中改变3n个单层区域的相，和可在第四操作中改变4n个单层区域的相。可通过调节施加到相变层的电信号P10的施加时间(例如，一段在施加发生期间的耗用时间)或强度来实施逐步相变。因而，可基于包括具有层状结构的相变层P10的相变存储器件实现(呈现)多位存储特性。
根据一些示例实施方式，可通过使用这样的多层结构的相变层实现多位存储特性：其中，具有2D材料的第一材料层和具有与所述2D材料不同的材料的第二材料层交替堆叠(例如，至少一个二维(2D)材料层的层状结构包括多层结构，所述多层结构包括包含2D材料的第一材料层和包含与所述2D材料不同的材料的第二材料层的交替的堆)。这将参照图25更详细地描述。
图25为说明在根据一些示例实施方式的相变存储器件中可使用的相变层P50的横截面图。
参照图25，相变层P50可具有其中第一材料层L10和第二材料层L20交替堆叠的结构。第一材料层L10可包括2D材料，和第二材料层L20可包括与第一材料层L10不同的材料。例如，第一材料层L10的材料可与图1中图解的相变层P10的材料相同或类似。因而，第一材料层L10可包括具有层状结构的2D材料，和所述2D材料可包括基于硫属化物的材料或磷烯。第二材料层L20可包括导电材料或半导体材料。此外，第二材料层L20的材料可为不与第一材料层L10反应或者具有低的反应性的材料。作为示例，第二材料层L20可包括金属例如TiN、TaN、WN、Ti、W、Ta、Al、Cu、或Pt，或者可包括氧化物例如TiO2或ZnOx。
操作包括图25中图解的相变层P50的相变存储器件的过程可包括：在第一操作中改变第一个(最下面的)第一材料层L10的相；在第二操作中改变第二个第一材料层L10的相；和在第三操作中改变第三个第一材料层L10的相。数据可根据其中相变发生的第一材料层L10的数量而改变。照这样，当形成多层结构的相变层P50并且对第一材料层L10进行逐步相变操作时，可容易地实现(“呈现”)多水平和多位存储特性。尽管图25说明使用三个第一材料层L10的情况，但是可使用两个第一材料层L10或者四个或更多个第一材料层L10。此外，尽管图25说明其中第二材料层L20包括导体或半导体的情况，但是可使用薄的隧道绝缘层作为第二材料层L20。
图26为说明根据一些示例实施方式的相变存储器件的横截面图。本实施方式涉及堆叠相变存储器件。
参照图26，多个存储器件ML100、ML200、和ML300可堆叠在基底SUB100上。在这里，图解的是，存储器件ML100、ML200、和ML300包括第一存储器件ML100、第二存储器件ML200、和第三存储器件ML300。存储器件ML100、ML200、和ML300各自可包括例如参照图18描述的阵列结构(电路结构)。存储器件ML100、ML200、和ML300可堆叠且在其间有层间绝缘层NL100和NL200。第一层间绝缘层NL100可提供在第一存储器件ML100和第二存储器件ML200之间，且第二层间绝缘层NL200可提供在第二存储器件ML200和第三存储器件ML300之间。尽管未图解，但是额外的层间绝缘层和额外的存储器件可在第三存储器件ML300上面交替地堆叠一次或多次。
根据一些示例实施方式，可通过相对低温的过程(例如，约600℃或更低或者约500℃或更低的过程)容易地形成相变层(存储器层)。因而，可容易地制造图26中图解的堆叠相变存储器件。当需要高温过程(例如，高温沉积过程或高温退火过程)或外延生长过程来形成相变层时，实现图26中图解的堆叠相变存储器件可为困难的。这是因为器件的其它部分可被高温过程损坏并且不易提供用于外延生长的种子(晶种)层。然而，根据本实施方式，由于相变层的2D材料可在相对低的温度(例如，约600℃或更低或者约500℃或更低)下容易地形成，因此可容易地制造堆叠相变存储器件而没有由高温过程带来的限制。在这种情况下，由于每单位面积的存储单元的数量可通过将存储器件ML100、ML200、和ML300在竖直方向上堆叠而大大增加，因此存储器件的储存密度和容量可大大增加。此外，当使用高温过程时，可用作基底SUB100的材料可受限制。然而，在一些示例实施方式中，由于可使用相对低温的过程，因此可使可用作基底SUB100的材料的类型多样化。
根据一些示例实施方式，第一电极和第二电极可设置成在水平方向上彼此间隔开，并且可在第一电极和第二电极之间提供相变层。因而，可制造具有横向结构的单位单元和包括其的存储器件。这将参照图27和28进行描述。
图27为说明根据一些示例实施方式的相变存储器件的横截面图。
参照图27，可在基底SUB17上/上面提供相变层P17，并且可提供第一电极E17和第二电极E27以分别接触(或连接到)相变层P17的两个末端。相变层P17可对应于或可类似于参照图1-9描述的相变层P10、P10'和P15。相变层P17可设置在两个绝缘层N17和N27之间。即，第一绝缘层N17可提供在基底SUB17和相变层P17之间，且第二绝缘层N27可提供在相变层P17上。第一绝缘层N17、相变层P17和第二绝缘层N27可称为构成堆结构，且可提供第一电极E17和第二电极E27以覆盖堆结构的两个末端。
图28为说明图27的相变存储器件的平面结构的示例的平面图。图28说明图27的第一电极E17、第二电极E17和相变层P17的顶视结构(即，顶视图)。
参照图28，第一电极E17和第二电极E27可在水平方向上彼此间隔开，并且相变层P17可设置在其间。第一电极E17和第二电极E27可分别接触(或连接到)相变层P17的两个末端。第一电极E17和第二电极E27相对于相变层P17可具有非对称结构。例如，第一电极E17和第二电极E27的任一个可具有比另一个大的尺寸。在这里，图解的是，第一电极E17小于第二电极E27。第一电极E17和第二电极E27可被称为分别对应于图1的第一电极E10和第二电极E20。在接触具有相对小的尺寸的第一电极E17的相变层P17的部分区域中，相变可发生。照这样，当构造具有横向结构的相变存储器件并且使用具有小的尺寸的第一电极E17时，相变层P17中的相变区域的体积可大大降低。因而，可容易地改善操作特性。
参照图27和28描述的水平相变存储器件的结构仅仅是示例并且可根据多种实施方式而改变。例如，在一些情况中，可不提供第一绝缘层N17和第二绝缘层N27的至少一个，并且可将相变层和所述绝缘层交替堆叠两次或更多次。此外，第一电极E17和第二电极E27的形状和尺寸可根据多种实施方式而改变。此外，水平相变存储器件可制造成具有图15-17的电路构造和图18的阵列结构。此外，可将水平相变存储器件应用于图26的堆叠存储器件。例如，图26的存储器件ML100、ML200、和ML300的至少一个可具有水平相变存储器件的构造。
在一些示例实施方式中，相变存储器件，包括在本文的附图中图解的相变存储器件的一个或多个，可包括在存储器件(存储设备)中。所述存储器件可为非易失性存储器件，包括闪速存储器、铁电RAM(FeRAM)、和磁性RAM(MRAM)。
所述存储器件可包括一个或多个储存设备(storage device)。所述一个或多个储存设备可为有形的或非临时性的计算机可读的存储介质例如随机存取存储器(RAM)、只读存储器(ROM)、永久大容量储存设备(例如磁盘驱动器)、固态(例如NAND闪速)设备、和/或任何其它类似的能够储存和记录数据的数据储存机构。所述一个或多个储存设备可配置成储存计算机程序、程序代码、指令、或其一些(某，some)组合，用于一个或多个操作系统和/或用于实施本文中描述的示例实施方式。所述计算机程序、程序代码、指令、或其一些组合也可使用驱动机制从单独的计算机可读的储存介质加载到所述一个或多个储存设备和/或一个或多个计算机处理器中。这样的单独的计算机可读的储存介质可包括通用串行总线(USB)闪存驱动器、记忆棒、蓝光/DVD/CD-ROM驱动器、存储卡、和/或其它类似的计算机可读的储存介质。所述计算机程序、程序代码、指令、或其一些组合可经由网络接口、而不是经由本地计算机可读的储存介质从远程数据储存设备加载到所述一个或多个储存设备和/或所述一个或多个计算机处理器中。另外，所述计算机程序、程序代码、指令、或其一些组合可从配置成将计算机程序、程序代码、指令、或其一些组合传输和/或发布在网络上面的远程计算系统加载到所述一个或多个储存设备和/或所述一个或多个处理器中。所述远程计算系统可经由有线接口、空中接口、和/或任何其它类似的介质传输和/或发布计算机程序、程序代码、指令、或其一些组合。
所述一个或多个硬件设备、一个或多个储存设备、和/或计算机程序、程序代码、指令、或其一些组合可为了示例实施方式的目的而专门设计和构造，或者它们可为为了示例实施方式的目的而被改变和/或改进的已知的设备。
硬件设备例如计算机处理设备可运行操作系统(OS)和在OS上运行的一个或多个软件应用。计算机处理设备还可响应于软件的执行而访问、储存、操纵、处理和产生数据。为了简单，一个或多个示例实施方式可被示范作为一个计算机处理设备；然而，本领域技术人员将理解，硬件设备可包括多个处理元件和多种类型的处理元件。例如，硬件设备可包括多个处理器或者处理器和控制器。另外，其它处理构造是可能的，例如并行处理器。
在一些示例实施方式中，相变存储器件可包括在计算机系统中，所述计算机系统包括所述相变存储器件和处理器。处理器可包括中央处理器(CPU)、控制器、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、专用集成电路(ASIC)、可编程逻辑单元、微处理器、或任何其它的能够以限定的方式响应和执行指令的器件。相变存储器件可配置成储存指令的程序，且处理器可配置成执行所存储的指令的程序以进行一个或多个操作。
图29为说明根据一些示例实施方式的电子设备2900的图。
参照图29，电子设备2900包括存储器2920、处理器2930、和通信接口2950。存储器2920可包括本文中图解和描述的任何相变存储器件，包括参照图1-11描述的相变存储器件100、100’、100”和/或100”’的示例实施方式。
电子设备2900可包括在包括例如如下的多种电子设备的一种或多种中：移动电话、数字照相机(摄像机)、传感器设备、生物传感器设备等。在一些示例实施方式中，电子设备2900可包括如下的一种或多种：提供图像的服务器、移动设备、计算设备、图像输出设备、和图像捕捉设备。移动设备可包括移动电话、智能手机、个人数字助理(PDA)、其一些组合等。计算设备可包括个人计算机(PC)、平板计算机、膝上型计算机、笔记本、其一些组合等。图像输出设备可包括TV、智能TV、其一些组合等。图像捕捉设备可包括照相机、可携式摄像机、其一些组合等。
存储器2920、处理器2930、和通信接口2950可通过总线2910彼此通信。
通信接口2950可使用多种互联网协议从外部设备进行数据通信。例如，通信接口2950可将由电子设备2900的传感器(未图解)产生的传感器数据通信到外部设备。外部设备可包括例如提供图像的服务器，显示设备，移动设备例如移动电话、智能手机和个人数字助理(PDA)，计算设备例如个人计算机(PC)、平板计算机、膝上型计算机和笔记本，图像输出设备例如TV和智能TV，以及图像捕捉设备例如照相机和可携式摄像机。
处理器2930可执行程序和控制电子设备2900。待被处理器2930执行的程序代码可储存在存储器2920中。电子系统可通过输入/输出设备(未示出)连接到外部设备并且与外部设备交换数据。
存储器2920可储存信息。存储器2920可为易失性或非易失性存储器。存储器2920可为非临时性计算机可读的储存介质。存储器可储存计算机可读的指令，所述指令当被执行时，导致如本文中描述的一种或多种方法、功能、过程等的执行。在一些示例实施方式中，处理器2930可执行储存在存储器2920处的计算机可读的指令的一个或多个。
在一些示例实施方式中，电子设备可包括显示面板(未图解)。
在一些示例实施方式中，通信接口2950可包括USB和/或HDMI接口。在一些示例实施方式中，通信接口2950可包括无线通信接口。
根据以上描述的多种实施方式，可通过使用具有层状结构的2D材料实现具有优异的性质的相变层和包括其的高性能存储器件。特别地，可实现能够满足多种要求例如高的操作速度、高的数据持久性、低的热导率、和较低的功耗的相变层和包括其的存储器件。此外，如果必要，可容易地实现呈现多位存储特性的相变存储器件和/或堆叠相变存储器件，并且可因此获得多种效果。
尽管以上已经描述了许多细节，但是它们不意图限制本发明构思的范围，而是应被解释为实施方式的示例。例如，本领域普通技术人员将理解，参照图1-11、15-18和25-28描述的相变存储器件的构造可多样地改变。此外，本领域普通技术人员将理解，参照图19、21和22描述的相变存储器件操作方法可根据多种实施方式而改变。因此，本发明构思的范围不应由所描述的实施方式限定，而应由在所附权利要求中描述的技术精神和范围限定。
应理解，本文中描述的实施方式应仅在描述的意义上考虑且不用于限制的目的。在各实施方式中的特征或方面的描述应典型地被认为可用于其它实施方式中的其它类似特征或方面。
尽管已经参照附图描述了一个或多个实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求所限定的精神和范围的情况下，可在其中进行形式和细节方面的多种变化。

Claims (41)

1.相变存储器件，包括：
第一电极；
第二电极；以及
在所述第一电极和所述第二电极之间的相变层，所述相变层包括至少一个二维材料层的层状结构，所述至少一个二维材料层配置成基于通过所述第一电极和所述第二电极施加到所述相变层的电信号至少部分地改变相。
2.如权利要求1所述的相变存储器件，其中所述二维材料包括基于硫属化物的材料。
3.如权利要求2所述的相变存储器件，其中所述基于硫属化物的材料包括MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se的至少一种。
4.如权利要求2所述的相变存储器件，其中，
所述基于硫属化物的材料具有化学式单位MGx，“M”为金属元素，“G”为硫属元素，且“x”满足1.5≤x<2。
5.如权利要求2所述的相变存储器件，其中所述二维材料包括第一基于硫属化物的材料和第二基于硫属化物的材料的混合物。
6.如权利要求5所述的相变存储器件，其中，
所述第一基于硫属化物的材料为MoTex；和
所述第二基于硫属化物的材料为WTex。
7.如权利要求1所述的相变存储器件，其中所述二维材料包括磷烯。
8.如权利要求1所述的相变存储器件，其中，
所述相变层进一步包括在所述二维材料的层状结构中的插层材料；和
所述插层材料包括Li。
9.如权利要求1所述的相变存储器件，其中，
所述相变层进一步包括掺杂剂，所述掺杂剂包括在所述二维材料中；和
所述掺杂剂包括N、O、Si和W的至少一种。
10.如权利要求1所述的相变存储器件，其中所述二维材料具有大于或等于200℃且低于或等于500℃的相变温度。
11.如权利要求1所述的相变存储器件，其中所述相变层具有等于或小于50nm的厚度。
12.如权利要求1所述的相变存储器件，其中所述相变存储器件进一步包括基底且所述至少一个二维材料层包括基本上平行于所述基底的表面延伸的层。
13.如权利要求1所述的相变存储器件，其中所述相变存储器件进一步包括基底且所述至少一个二维材料层包括基本上垂直于所述基底的表面延伸的层。
14.如权利要求1所述的相变存储器件，其中，
所述第一电极包括塞型电极部分；
所述塞型电极部分具有比所述相变层的宽度小的宽度；和
所述塞型电极部分与所述相变层接触。
15.如权利要求1所述的相变存储器件，其中，
所述相变层包括塞部分；
所述塞部分具有比所述第一电极的宽度小的宽度；和
所述塞部分与所述第一电极接触。
16.如权利要求1所述的相变存储器件，其中所述至少一个二维材料层包括以弯曲部分延伸的层。
17.如权利要求1所述的相变存储器件，其中所述至少一个二维材料层包括以非线性图案延伸的层。
18.如权利要求1所述的相变存储器件，包括：
单位单元，所述单位单元包括所述第一电极、所述相变层、和所述第二电极；和
电连接到所述单位单元的切换器件，所述切换器件包括如下的至少一种：
晶体管，
二极管，
阈值开关，和
变阻器。
19.如权利要求1所述的相变存储器件，其中所述相变层配置成呈现一种或多种多位存储特性。
20.如权利要求19所述的相变存储器件，其中
所述相变层包括多层结构，所述多层结构包括包含所述二维材料的第一材料层和包含与所述二维材料不同的材料的第二材料层的交替的堆；和
所述多层结构配置成呈现所述相变层的所述一种或多种多位存储特性。
21.如权利要求1所述的相变存储器件，其中所述相变存储器件为堆叠存储器件，所述堆叠存储器件包括堆叠在基底上的多个存储器件。
22.操作相变存储器件的方法，所述方法包括：
将第一电信号施加到所述相变存储器件的相变层第一段耗用时间，所述相变层包括至少一个二维材料层的层状结构，以将所述至少一个二维材料层的至少一部分的相从第一结晶相改变为第二结晶相和减小所述相变层的电阻以导致所述相变层变成设置状态；和
将第二电信号施加到所述相变层第二段耗用时间以将所述至少一个二维材料层的至少一部分的相从所述第二结晶相改变为所述第一结晶相和增加所述相变层的电阻以导致所述相变层变成复位状态，所述第二段耗用时间比所述第一段耗用时间长。
23.如权利要求22所述的方法，其中，
所述相变层具有第一相变温度和第二相变温度，
所述第一相变温度为与从所述第一结晶相到所述第二结晶相的相变有关的特定的临界温度，使得所述相变层配置成在所述第一相变温度下将相从所述第一结晶相改变为所述第二结晶相，
所述第二相变温度为与从所述第二结晶相到所述第一结晶相的相变有关的独立的临界温度，使得所述相变层配置成在所述第二相变温度下将相从所述第二结晶相改变为所述第一结晶相，
所述第一相变温度大于所述第二相变温度；
所述第一电信号的施加包括在将所述二维材料加热至比所述第一相变温度大的第一温度之后冷却所述二维材料；和
所述第二电信号的施加包括将所述二维材料在比所述第一相变温度低且比所述第二相变温度大的第二温度下退火。
24.如权利要求23所述的方法，其中所述第一温度低于所述二维材料的熔化温度。
25.如权利要求23所述的方法，其中，
所述第一温度大于或低于所述二维材料的熔化温度；和
所述第二温度低于所述二维材料的熔化温度。
26.如权利要求23所述的方法，其中，
所述第二电信号的施加包括进行初始的加热操作和随后进行退火操作；
进行所述初始的加热操作包括将所述二维材料加热到至少所述二维材料的熔化温度；和
进行所述退火操作包括将所述二维材料在所述第二温度下退火。
27.如权利要求23所述的方法，其中所述第一相变温度大于或等于200℃且低于或等于500℃。
28.如权利要求23所述的方法，其中所述第二相变温度大于或等于100℃且低于或等于300℃。
29.如权利要求22所述的方法，其中所述二维材料包括基于硫属化物的材料。
30.如权利要求22所述的方法，其中所述二维材料包括磷烯。
31.相变层，包括：
二维材料的层状结构，所述层状结构包括至少一个二维材料层，所述至少一个二维材料层配置成基于施加到所述相变层的电信号至少部分地改变相。
32.如权利要求31所述的相变层，其中，
所述层状结构配置成被包括在相变存储器件中，使得所述层状结构在所述相变存储器件的第一电极和第二电极之间，和所述至少一个二维材料层配置成基于通过所述第一电极和所述第二电极施加到所述至少一个二维材料层的电信号至少部分地改变相。
33.如权利要求31所述的相变层，其中所述二维材料包括基于硫属化物的材料。
34.如权利要求33所述的相变层，其中所述基于硫属化物的材料包括MoTex、CoTex、NbSx、SnSx、InxSey、In-S、Tl-Se、Ge-Te、Ge-S和Ge-Se的至少一种。
35.如权利要求33所述的相变层，其中，
所述基于硫属化物的材料具有化学式单位MGx，“M”为金属元素，“G”为硫属元素，且“x”满足1.5≤x<2。
36.如权利要求33所述的相变层，其中所述二维材料包括第一基于硫属化物的材料和第二基于硫属化物的材料的混合物。
37.如权利要求36所述的相变层，其中，
所述第一基于硫属化物的材料为MoTex；和
所述第二基于硫属化物的材料为WTex。
38.如权利要求31所述的相变层，其中所述二维材料包括磷烯。
39.如权利要求31所述的相变层，其中，
所述相变层进一步包括在所述二维材料的层状结构中的插层材料；和
所述插层材料包括Li。
40.如权利要求31所述的相变层，其中，
所述相变层进一步包括掺杂剂，所述掺杂剂包括在所述二维材料中；和
所述掺杂剂包括N、O、Si和W的至少一种。
41.如权利要求31所述的相变层，其中所述二维材料具有大于或等于200℃且低于或等于500℃的相变温度。
CN201710362544.6A 2016-08-23 2017-05-22 包括二维材料的相变存储器件、操作其的方法和相变层 Pending CN107768517A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0106977 2016-08-23
KR1020160106977A KR102607859B1 (ko) 2016-08-23 2016-08-23 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법

Publications (1)

Publication Number Publication Date
CN107768517A true CN107768517A (zh) 2018-03-06

Family

ID=58410103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710362544.6A Pending CN107768517A (zh) 2016-08-23 2017-05-22 包括二维材料的相变存储器件、操作其的方法和相变层

Country Status (4)

Country Link
US (1) US10217513B2 (zh)
EP (1) EP3288092B1 (zh)
KR (1) KR102607859B1 (zh)
CN (1) CN107768517A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544742A (zh) * 2019-08-29 2019-12-06 华中科技大学 一种铁电相变混合存储单元、存储器及操作方法
CN110556476A (zh) * 2019-08-30 2019-12-10 华中科技大学 二维材料改良的超晶格相变薄膜、相变存储器及制备方法
CN110828661A (zh) * 2018-08-08 2020-02-21 原子能与替代能源委员会 存储元件
TWI741479B (zh) * 2019-07-30 2021-10-01 日商鎧俠股份有限公司 半導體記憶裝置
WO2023186148A1 (zh) * 2022-04-01 2023-10-05 华为技术有限公司 相变异质结的限制层材料
WO2024120160A1 (en) * 2022-12-08 2024-06-13 International Business Machines Corporation Phase-change memory cell with mixed-material switchable region

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527200B1 (ko) * 2016-07-26 2023-04-28 한양대학교 산학협력단 수직 원자 트랜지스터 및 이의 동작방법
US10658470B2 (en) * 2017-11-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Device with doped phosphorene and method for doping phosphorene
KR20210068796A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 가변 저항 메모리 장치
KR20210094187A (ko) 2020-01-20 2021-07-29 삼성전자주식회사 반도체 메모리 소자
KR102405011B1 (ko) * 2020-02-28 2022-06-02 경희대학교 산학협력단 ReS2 박막 형성 방법 및 이를 이용한 광 검출기 형성 방법
CN111463346B (zh) * 2020-03-26 2023-03-21 中国科学院上海微系统与信息技术研究所 一种ots选通材料、ots选通单元及其制备方法和存储器
CN112331766B (zh) * 2020-10-26 2023-04-25 华中科技大学 基于碲化钼的忆阻器及其制备方法、非易失性存储器
KR102499815B1 (ko) * 2021-03-18 2023-02-15 고려대학교 세종산학협력단 시냅스 소자

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040086802A1 (en) * 2002-10-31 2004-05-06 Gibson Gary A. Two-dimensional materials and methods for ultra-high density data storage and retrieval
US20090050869A1 (en) * 2007-08-21 2009-02-26 Samsung Electronics Co., Ltd. Phase-change random access memory and method of manufacturing the same
US20090127535A1 (en) * 2007-11-16 2009-05-21 Industrial Technology Research Institute Phase change memory element and method for fabricating the same
US20100220520A1 (en) * 2009-02-27 2010-09-02 Samsung Electronics Co., Ltd. Multi-bit phase change memory devices
US20120099371A1 (en) * 2007-11-29 2012-04-26 Cheol-Kyu Kim Method of operating a phase-change memory device
JP2013046010A (ja) * 2011-08-26 2013-03-04 Hitachi Ltd 情報記憶素子
US20140160839A1 (en) * 2011-07-13 2014-06-12 SK Hynix Inc. Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
US20150122315A1 (en) * 2013-11-05 2015-05-07 Samsung Electronics Co., Ltd. Two-dimensional materials, methods of forming the same, and devices including two-dimensional materials
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US20160019954A1 (en) * 2014-07-21 2016-01-21 Jozef Stefan Institute Switchable Macroscopic Quantum State Devices and Methods for Their Operation
US20160181516A1 (en) * 2014-02-21 2016-06-23 Board Of Trustees Of The Leland Stanford Junior University Phase transformation in transition metal dichalcogenides
US9401435B2 (en) * 2014-08-22 2016-07-26 Snu R&Db Foundation Reconfigurable electronic devices and operation method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613578A (en) 1993-12-21 1997-03-25 Aircraft Braking Systems Corporation Phase change brake disks
JP3509314B2 (ja) 1995-07-26 2004-03-22 松下電器産業株式会社 光ピックアップ
US5783818A (en) 1995-05-08 1998-07-21 Matsushita Electric Industrial Co., Ltd. Integrated type optical pickup having packaging with gas-tight seal
JP3607837B2 (ja) 1999-07-15 2005-01-05 グローバル クーリング ビー ヴイ 冷蔵庫
KR200258435Y1 (ko) 2001-08-04 2001-12-28 박규태 상변화 응용 유희구
US7052757B2 (en) 2003-10-03 2006-05-30 Hewlett-Packard Development Company, L.P. Capping layer for enhanced performance media
DE20321085U1 (de) 2003-10-23 2005-12-29 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR100650761B1 (ko) 2005-09-30 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
JP4810581B2 (ja) * 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
SI24265A (sl) 2012-11-30 2014-06-30 Institut "Jožef Stefan" Trajna bistabilna pomnilna naprava na osnovi ultrahitrega kaljenja
KR101395192B1 (ko) 2013-12-04 2014-05-16 한국건설기술연구원 콘크리트 구조물 보강용 불연성 frp 패널 및 이를 이용한 콘크리트 구조물의 보수보강공법
US9595566B2 (en) * 2015-02-25 2017-03-14 Sandisk Technologies Llc Floating staircase word lines and process in a 3D non-volatile memory having vertical bit lines

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040086802A1 (en) * 2002-10-31 2004-05-06 Gibson Gary A. Two-dimensional materials and methods for ultra-high density data storage and retrieval
US20090050869A1 (en) * 2007-08-21 2009-02-26 Samsung Electronics Co., Ltd. Phase-change random access memory and method of manufacturing the same
US20090127535A1 (en) * 2007-11-16 2009-05-21 Industrial Technology Research Institute Phase change memory element and method for fabricating the same
US20120099371A1 (en) * 2007-11-29 2012-04-26 Cheol-Kyu Kim Method of operating a phase-change memory device
US20100220520A1 (en) * 2009-02-27 2010-09-02 Samsung Electronics Co., Ltd. Multi-bit phase change memory devices
US20140160839A1 (en) * 2011-07-13 2014-06-12 SK Hynix Inc. Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
JP2013046010A (ja) * 2011-08-26 2013-03-04 Hitachi Ltd 情報記憶素子
US20150122315A1 (en) * 2013-11-05 2015-05-07 Samsung Electronics Co., Ltd. Two-dimensional materials, methods of forming the same, and devices including two-dimensional materials
US20160181516A1 (en) * 2014-02-21 2016-06-23 Board Of Trustees Of The Leland Stanford Junior University Phase transformation in transition metal dichalcogenides
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US20160019954A1 (en) * 2014-07-21 2016-01-21 Jozef Stefan Institute Switchable Macroscopic Quantum State Devices and Methods for Their Operation
US9401435B2 (en) * 2014-08-22 2016-07-26 Snu R&Db Foundation Reconfigurable electronic devices and operation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828661A (zh) * 2018-08-08 2020-02-21 原子能与替代能源委员会 存储元件
TWI741479B (zh) * 2019-07-30 2021-10-01 日商鎧俠股份有限公司 半導體記憶裝置
CN110544742A (zh) * 2019-08-29 2019-12-06 华中科技大学 一种铁电相变混合存储单元、存储器及操作方法
CN110556476A (zh) * 2019-08-30 2019-12-10 华中科技大学 二维材料改良的超晶格相变薄膜、相变存储器及制备方法
WO2023186148A1 (zh) * 2022-04-01 2023-10-05 华为技术有限公司 相变异质结的限制层材料
WO2024120160A1 (en) * 2022-12-08 2024-06-13 International Business Machines Corporation Phase-change memory cell with mixed-material switchable region

Also Published As

Publication number Publication date
KR20180022097A (ko) 2018-03-06
US20180061490A1 (en) 2018-03-01
EP3288092B1 (en) 2021-09-01
US10217513B2 (en) 2019-02-26
KR102607859B1 (ko) 2023-11-29
EP3288092A1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
CN107768517A (zh) 包括二维材料的相变存储器件、操作其的方法和相变层
Slesazeck et al. Nanoscale resistive switching memory devices: a review
Hwang Prospective of semiconductor memory devices: from memory system to materials
EP2043156B1 (en) Condensed memory cell structure using a FinFET
Jeong et al. Emerging memories: resistive switching mechanisms and current status
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
KR20210157295A (ko) 메모리 디바이스 및 이의 형성 방법
JP6628108B2 (ja) 障壁層を組み込んだ１ｓ１ｒメモリセル
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US20060038221A1 (en) Antiferromagnetic/paramagnetic resistive device, non-volatile memory and method for fabricating the same
TW201830686A (zh) 記憶體裝置
CN103855304B (zh) 可变电阻存储器件
CN108886051A (zh) 用于三维存储器阵列的热绝缘
US7579611B2 (en) Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
CN110291584A (zh) 有源边界拼布架构存储器
US20090201715A1 (en) Carbon Diode Array for Resistivity Changing Memories
CN106992196A (zh) 可变电阻存储器件
JP2013175570A (ja) 半導体記憶装置およびその製造方法
CN101136453A (zh) 薄膜相变存储单元及其制造方法
CN110943159B (zh) 电子设备及其制造方法
TW201730880A (zh) 包含調整臨界電壓之雙向臨界開關的記憶體裝置
US20190393266A1 (en) Vertical array of resistive switching devices having a tunable oxygen vacancy concentration
US7964935B2 (en) Phase change random access memory and semiconductor device
KR20200022664A (ko) 전자 장치 및 그 제조 방법
CN105742490A (zh) 一种提高相变存储器数据保持力的相变材料层结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination